專利名稱：一種差分延時鏈時間數(shù)字轉換器的制作方法
技術領域：
本發(fā)明涉及一種信息技術領域的時間間隔測量用電路結構，特別涉及一種差分延 時鏈時間數(shù)字轉換器。
背景技術：
時間間隔測量是當代信息技術研究的一個熱點，在各行各業(yè)都有廣泛的應用。時 間間隔測量的儀器多種多樣，包括超聲波流量儀，高能物理和核物理測量儀，各種手持/機 載或固定的高精度激光測距儀，激光雷達、激光掃描儀、CDMA無線蜂窩系統(tǒng)，無線定位、超聲 波密度儀，超聲波厚度儀，渦輪增壓器的轉速測試儀，張力計，磁致伸縮傳感器，飛行時間譜 儀等。時間間隔測量還應用于天文的時間間隔觀測、頻率和相位信號分析等高精度測試領 域。鎖相環(huán)是很重要的一類反饋系統(tǒng)，在調制、解調、頻率合成、載波同步、重定時等很 多方面具有廣泛的應用。鎖相環(huán)是將由振蕩器產生的輸出信號與一個輸入?yún)⒖夹盘栐谙辔缓皖l率上實現(xiàn) 同步的電路。在同步狀態(tài)(通常稱為鎖定)時，振蕩器的輸出信號和輸入?yún)⒖夹盘栔g的相 位差為0或者為某一個固定的常數(shù)。如果兩者之間的相位差發(fā)生變化，鎖相環(huán)中存在一個 反饋控制機制來調節(jié)振蕩器的輸出，使得相位差減小，并最終達到鎖定狀態(tài)。在鎖相環(huán)中， 輸出信號的相位實際上鎖定到輸入?yún)⒖夹盘柕南辔簧?。鎖相環(huán)的基本模塊包括電壓控制振蕩器(VCO)、鑒相器(Phase Detector, PD)和 環(huán)路濾波器。電壓控制振蕩器能使輸出振蕩信號的頻率隨輸入電壓的變化而變化。鑒相器 將輸出信號的相位和輸入?yún)⒖夹盘柕南辔贿M行比較，它的輸出在一個有限的輸入范圍內正 比于兩者之間的相位差。環(huán)路濾波器是一個低通濾波器，由它濾除交流成分，產生直流控制 電壓調節(jié)振蕩器的振蕩頻率，它可以是各種階數(shù)的。對于全數(shù)字鎖相環(huán)來說，參考時鐘信號 相位和振蕩器輸出信號相位都要進行量化，量化后的結果是一個實數(shù)，包括整數(shù)部分和小 數(shù)部分。整數(shù)部分的量化比較容易實現(xiàn)，但小數(shù)部分的量化就顯得要復雜一些。分數(shù)相位 的量化通常采用一種稱為TDC的時間數(shù)字轉換器來實現(xiàn)。時間數(shù)字轉換器中通過引入一個 更小的時間基本單位，來達到量化時間間隔的目的。這個更小的時間單位的物理實現(xiàn)通常 是通過基本邏輯門來實現(xiàn)的?，F(xiàn)在通常采用的方式是通過基本邏輯門的延時來實現(xiàn)，其相 應的時間精度即為該基本邏輯門單級的延時。但這種通過基本邏輯門單級的的延時來實現(xiàn)量化時間間隔不夠精確。

發(fā)明內容
本發(fā)明需要解決的技術問題就在于克服現(xiàn)有技術的缺陷，提供一種差分延時鏈時 間數(shù)字轉換器，本發(fā)明通過兩個可配置的路徑延時模塊實現(xiàn)兩條單位延時不等的基本邏輯 單元鏈來達到實現(xiàn)量化時間間隔的目的，其所能達到的時間間隔量化精度為這兩個可配置 的路徑延時模塊的延時之差，時間間隔量化精度高。
為解決上述技術問題，本發(fā)明采用如下技術方案本發(fā)明一種差分延時鏈時間數(shù)字轉換器，所述差分延時鏈時間數(shù)字轉換器由多個 多路開關差分延時鏈單元級聯(lián)構成，每個多路開關差分延時鏈單元由一個觸發(fā)器和兩個與 觸發(fā)器相連接的可配置的路徑延時模塊構成。所述觸發(fā)器至少包含一個數(shù)據(jù)輸入端、一個時鐘輸入端和一個輸出端；每個可配 置的路徑延時模塊包括一個輸入端、一個輸出端，其中一個可配置的路徑延時模塊的輸入 端連接觸發(fā)器的數(shù)據(jù)輸入端，另一個可配置的路徑延時模塊端連接觸發(fā)器的時鐘輸入端。 每個可配置的路徑延時模塊的輸入端接前一級的對應可配置的路徑延時模塊的輸出端。每個可配置的路徑延時模塊由一個反相器、兩個或門和一個兩輸入多路開關構 成；第一個或門的一個輸入端接第一配置控制信號端，另一個輸入端接反相器輸出端；第 二個或門的一個輸入端用于接第二配置控制信號端，另一個輸入端也接反相器輸出端；第 一個或門的輸出端接多路開關的選擇控制端，第二個或門的輸出端接多路開關的“1”輸入 端，多路開關的“0”輸入端固定接邏輯“0” ；第一配置控制信號和第二配置控制信號反相。兩個可配置的路徑延時模塊的其中一個可配置的路徑延時模塊的第一配置控制 信號端接固定高電平，第二配置控制信號端接固定低電平；另一個可配置的路徑延時模塊 的的第一配置控制信號端接固定低電平，第二配置控制信號端接固定高電平。本發(fā)明通過兩個可配置的路徑延時模塊實現(xiàn)兩條單位延時不等的基本邏輯單元 鏈來達到實現(xiàn)量化時間間隔的目的，其所能達到的時間間隔量化精度為這兩個可配置的路 徑延時模塊的延時之差，時間間隔量化精度高。


圖1是本發(fā)明實施例提供的多路開關差分延時鏈單元電路原理圖。圖2是本發(fā)明實施例提供的可配置的路徑延時模塊電路原理圖。圖3是本發(fā)明實施例提供的可配置的路徑延時模塊第一配置控制信號端接邏輯 低電平的路徑延時模型。圖4是本發(fā)明實施例提供的可配置的路徑延時模塊第一配置控制信號端接邏輯 高電平的路徑延時模型。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方 式作進一步地詳細描述。本發(fā)明實施例提供的一種差分延時鏈時間數(shù)字轉換器，差分延時鏈時間數(shù)字轉換 器由多個多路開關差分延時鏈單元級聯(lián)構成。如圖1所示，為多路開關差分延時鏈單元電路原理圖。所述多路開關差分延時鏈 單元由一個觸發(fā)器和兩個可配置的路徑延時模塊構成。其中觸發(fā)器至少包含一個數(shù)據(jù)輸入 端，一個時鐘輸入端和一個輸出端。每個可配置的路徑延時模塊包括一個輸入端、一個輸出 端，其中一個可配置的路徑延時模塊的輸入端連接觸發(fā)器的數(shù)據(jù)輸入端，另一個可配置的 路徑延時模塊端連接觸發(fā)器的時鐘輸入端。兩個可配置的路徑延時模塊結構相同。每個可 配置的路徑延時模塊的輸入端接前一級的對應可配置的路徑延時模塊的輸出。
圖2給出了可配置的路徑延時模塊的電路圖。每個可配置的路徑延時模塊包括一 個反相器、兩個或門和一個兩輸入多路開關；第一個或門的一個輸入端接第一配置控制信 號端，另一個輸入端接反相器輸出端；第二個或門的一個輸入端接第二配置控制信號端，另 一個輸入端也接反相器輸出端；第一個或門的輸出端接多路開關的選擇控制端，第二個或 門的輸出端接多路開關的“1”輸入端，多路開關的“0”輸入端固定接邏輯“0”;第一配置控 制信號和第二配置控制信號反相。兩個可配置的路徑延時模塊的其中一個可配置的路徑延時模塊的第一配置控制 信號端接固定高電平，第二配置控制信號端接固定低電平；另一個可配置的路徑延時模塊 的第一配置控制信號端接固定低電平，第二配置控制信號端接固定高電平。如圖1、圖2所示，多路開關差分延時鏈單元中的每個可配置的路徑延時模塊中的 兩個或門是相同的，但其后所驅動的卻是多路開關不同的輸入端。當將或門的第一配置控 制信號端固定接高電平，或第一配置控制信號端固定接低電平時，由于多路開關的選擇控 制端到輸出端的傳輸延時和數(shù)據(jù)輸入端到輸出端的傳輸延時是不同的，這兩個接法的傳輸 路徑是有差別的，從而導致延時上的差異，所得差分延時鏈的時間分辨率為這兩個延時之 差。如圖3所示是本發(fā)明可配置的路徑延時模塊第一配置控制信號端接邏輯低電平 的路徑延時模型，圖4所示是本發(fā)明可配置的路徑延時模塊第一配置控制信號端接邏輯高 電平的路徑延時模型。本發(fā)明通過兩條單位延時不等的基本邏輯單元鏈來實現(xiàn)量化時間間隔的目的，其 所能達到的時間量化精度為這兩條延時鏈的單位門延時之差。本發(fā)明所述多路開關差分延 時鏈單元可用標準數(shù)字單元實現(xiàn)，可用于游標型時間數(shù)字轉換器。以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和 原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種差分延時鏈時間數(shù)字轉換器，其特征在于所述差分延時鏈時間數(shù)字轉換器由 多個多路開關差分延時鏈單元級聯(lián)構成，每個多路開關差分延時鏈單元由一個觸發(fā)器和兩 個與觸發(fā)器相連接的可配置的路徑延時模塊構成。
2.如權利要求1所述的差分延時鏈時間數(shù)字轉換器，其特征在于所述觸發(fā)器至少包 含一個數(shù)據(jù)輸入端、一個時鐘輸入端和一個輸出端；每個可配置的路徑延時模塊包括一個 輸入端、一個輸出端；其中一個可配置的路徑延時模塊的輸入端連接觸發(fā)器的數(shù)據(jù)輸入端， 另一個可配置的路徑延時模塊端連接觸發(fā)器的時鐘輸入端；每個可配置的路徑延時模塊的 輸入端接前一級的對應可配置的路徑延時模塊的輸出端。
3.如權利要求2所述的差分延時鏈時間數(shù)字轉換器，其特征在于每個可配置的路徑 延時模塊由一個反相器、兩個或門和一個兩輸入多路開關構成；第一個或門的一個輸入端 接第一配置控制信號端，另一個輸入端接反相器輸出端；第二個或門的一個輸入端用于接 第二配置控制信號端，另一個輸入端也接反相器輸出端；第一個或門的輸出端接多路開關 的選擇控制端，第二個或門的輸出端接多路開關的“1”輸入端，多路開關的“0”輸入端固定 接邏輯“0” ；第一配置控制信號和第二配置控制信號反相。
4.如權利要求3所述的差分延時鏈時間數(shù)字轉換器，其特征在于兩個可配置的路徑 延時模塊的其中一個可配置的路徑延時模塊的第一配置控制信號端接固定高電平，第二配 置控制信號端接固定低電平；另一個可配置的路徑延時模塊的的第一配置控制信號端接固 定低電平，第二配置控制信號端接固定高電平。
全文摘要
本發(fā)明公開了一種差分延時鏈時間數(shù)字轉換器，所述差分延時鏈時間數(shù)字轉換器由多個多路開關差分延時鏈單元級聯(lián)構成，每個多路開關差分延時鏈單元由一個觸發(fā)器和兩個可配置的路徑延時模塊構成，所述觸發(fā)器至少包含一個數(shù)據(jù)輸入端、一個時鐘輸入端和一個輸出端；每個可配置的路徑延時模塊包括一個輸入端、一個輸出端，每個可配置的路徑延時模塊的輸入端接前一級的對應可配置的路徑延時模塊的輸出端。本發(fā)明通過兩條單位延時不等的基本邏輯單元鏈來實現(xiàn)量化時間間隔的目的，其所能達到的時間量化精度為這兩條延時鏈的單位門延時之差。本發(fā)明所述多路開關差分延時鏈單元可用標準數(shù)字單元實現(xiàn)，可用于游標型時間數(shù)字轉換器。
文檔編號G04F10/00GK102109812SQ200910312118
公開日2011年6月29日 申請日期2009年12月23日 優(yōu)先權日2009年12月23日
發(fā)明者唐立田, 張海英, 田歡歡 申請人:中國科學院微電子研究所