變電站gps對時irig-b解碼器的制造方法
【專利摘要】一種變電站GPS對時IRIG-B解碼器，包括主控芯片及連接在主控芯片外圍的電源電路、晶振電路、復位電路及串口通信電路，其特征在于：主控芯片采用TSSOP20封裝的STM8S103F芯片，IRIG-B碼信號從STM8S103F芯片的高級控制計數(shù)/定時器TIM1的輸入捕獲通道所對應的引腳PC3和PC4輸入，并經(jīng)STM8S103F解碼后通過所述的串口通信電路輸出絕對時間。本實用新型創(chuàng)新性地運用STM8S103F強大的16位高級控制定時器TIM1的邊沿捕獲技術(shù)來測量IRIG-B碼脈沖的脈寬來實現(xiàn)B碼解碼，完全能夠滿足變電站B碼準確解碼授時的要求，并且具有結(jié)構(gòu)簡單、體積小、功耗小、精度高等優(yōu)點，目前已在變電站GPS&IRIG-B授時系統(tǒng)中得到成功運用。
【專利說明】 變電站GPS對時IRIG-B解碼器
【技術(shù)領域】
[0001]本實用新型涉及一種解碼器，具體是指一種變電站GPS對時IRIG-B解碼器。
【背景技術(shù)】
[0002]隨著電力系統(tǒng)規(guī)模的日益擴大和電網(wǎng)自動化水平的不斷提高，時間的精確和統(tǒng)一在電力系統(tǒng)安全運行中顯得尤為重要，它是不同設備時間順序記錄、故障測距、事故時序分析、電能計費、繼電保護、自動控制的時間基準。
[0003]國家電網(wǎng)公司發(fā)布的技術(shù)規(guī)范中明確要求新投運的需要授時的變電站自動化系統(tǒng)間隔層設備原則上應采用GPS&IRIG-B碼對時方式實現(xiàn)對時。GPS&IRIG-B碼時間系統(tǒng)把GPS衛(wèi)星信號和現(xiàn)代化祀場間通用的IRIG-B(Inter-Range Instrumentation Group,革巴場儀器組B型格式)串行時間碼封裝于一體，提供高精度廉價的定時服務。IRIG-B碼對時方式是一種精確的對時方案，包含準時秒起始點信息和絕對時間信息，可建立單獨的對時網(wǎng)絡，每個變電站只需安裝一個GPS接收終端，利用RS422/485傳輸時間碼，在終端裝置前安裝具有標準RS422/485接口的解碼器即可完成時間解碼和設備精確對時，適于近距離傳輸，解碼器則是最關(guān)鍵最復雜的部分，GPS&IRIG-B碼時間系統(tǒng)結(jié)構(gòu)圖如圖1所示。
[0004]IRIG-B 碼(簡稱 B 碼)是 IRIG (Inter-Range Instrumentation Group)六種格式碼的一種，以其實際突出的優(yōu)越性能，成為時統(tǒng)設備首選的標準碼型。未經(jīng)幅度調(diào)制的稱為IRIG-B碼，標準B碼幀結(jié)構(gòu)如圖2所示。B碼時幀速率為I幀/秒，所有的時間格式都是脈寬碼，索引計數(shù)間隔10ms，每幀100個碼元，碼元有三種。位置識別標志PO的前沿在幀參考點(即PR)前一個索引計數(shù)間隔處，以后每十個碼元有一個位置識別標志，分別為P1、
P2.......P9，表示一個時間格式幀開始的參考標志是由一個位置識別標志(PO)和相鄰的
參考碼元(PR)組成，脈寬均為8ms ;二進制“ I”和“O”的脈寬分別為5ms和2ms。B碼時序為秒-分-時-天-年，位置在PO到P6之間，其中秒7位、分7位、時6位、天10位、年8位，通過加權(quán)計算解析出通用標準時間格式。IRIG-B碼解碼器的設計要求是能實時地解出編碼信息中的年、天、時、分、秒信息，并實時通過異步通信口送往其他設備。
[0005]如今IRIG-B解碼器的市場需求很大，國內(nèi)也出現(xiàn)了許多解碼方法和相關(guān)產(chǎn)品，但由于器件本身的限制和實現(xiàn)方法的原因，存在解碼過程復雜、體積大、功耗大等不足之處。如基于CPLD、FPGA等技術(shù)的解碼設計精度達到了要求，但是過于復雜；西安同步電子科技公司等生產(chǎn)的解碼器為機箱式，體積大、功耗大；濟南唯尚電子有限公司等生產(chǎn)的解碼器的時間報文格式不是標準B碼格式，在以后市場的標準化上沒有優(yōu)勢；深圳云辰科技有限公司開發(fā)了一系列IRIG-B解碼專業(yè)芯片，但是目前只有一種實現(xiàn)了量產(chǎn)，單片價格在40元左右，價格相對來說非常高。基于以上問題，有待對現(xiàn)有的IRIG-B解碼器進行改進。
實用新型內(nèi)容
[0006]本實用新型所要解決的技術(shù)問題是針對上述現(xiàn)有技術(shù)現(xiàn)狀，提供一種結(jié)構(gòu)簡單、精度高、體積小、功耗小并能完全達到精確對時要求的變電站GPS對時IRIG-B解碼器。[0007]本實用新型解決上述技術(shù)問題所采用的技術(shù)方案為:該變電站GPS對時IRIG-B解碼器，包括主控芯片及連接在主控芯片外圍的電源電路、晶振電路、復位電路及串口通信電路，其特征在于:所述的主控芯片采用TSS0P20封裝的STM8S103F芯片，IRIG-B碼信號從STM8S103F芯片的高級控制計數(shù)/定時器--Μ1的輸入捕獲通道所對應的引腳PC3和PC4輸入，并經(jīng)所述STM8S103F芯片解碼后通過所述的串口通信電路輸出絕對時間。
[0008]優(yōu)選地，所述的串口通信電路采用MAX232為主控芯片，MAX232主控芯片的引腳Tlin與所述STM8S103F芯片的引腳RX相連接。
[0009]進一步優(yōu)選，還包括有一程序燒寫電路，該程序燒寫電路的SWM接口與所述STM8S103F芯片的SWM數(shù)據(jù)接口相連接。
[0010]作為優(yōu)選方案，還包括有一由所述電源電路供電的USB接口電路。
[0011]作為另一優(yōu)選方案，所述的電源電路和STM8S103F芯片均外接有LED指示電路。
[0012]作為上述任一方案的優(yōu)選，包括有分頻模塊、--Μ1邊沿捕獲模塊、計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊、顯示模塊和接口模塊等功能模塊，系統(tǒng)基準時鐘頻率經(jīng)分頻模塊后作為--Μ1邊沿捕獲模塊的頻率，所述TM邊沿捕獲模塊對IRIG-B碼進行邊沿捕獲后輸出至所述的計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸入端，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端與所述接口模塊的輸入端相連接，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端同時連接在所述的顯示模塊上。
[0013]與現(xiàn)有技術(shù)相比，本實用新型創(chuàng)新性地運用STM8S103F強大的16位高級控制定時器--Μ1的邊沿捕獲技術(shù)來測量IRIG-B碼脈沖的脈寬來實現(xiàn)B碼解碼，完全能夠滿足變電站B碼準確解碼授時的要求，并且具有結(jié)構(gòu)簡單、體積小、功耗小、精度高等優(yōu)點，目前已在變電站GPS&IRIG-B授時系統(tǒng)中得到成功運用。
【專利附圖】

【附圖說明】
[0014]圖1為GPS&IRIG-B碼時間系統(tǒng)結(jié)構(gòu)圖；
[0015]圖2為標準IRIG-B碼幀結(jié)構(gòu)圖；
[0016]圖3為IRIG-B碼解碼器功能結(jié)構(gòu)框圖；
[0017]圖4為IRIG-B碼解碼器電路原理圖；
[0018]圖5為IRIG-B碼解碼器的程序流程圖。
【具體實施方式】
[0019]以下結(jié)合附圖實施例對本實用新型作進一步詳細描述。
[0020]如圖3所示，該變電站GPS對時IRIG-B碼解碼器(簡稱B碼解碼器)主要分為五個功能模塊，分別為分頻模塊、TIMl邊沿捕獲模塊、計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊、顯示模塊和接口模塊，其中最關(guān)鍵的部分是--Μ1邊沿捕獲模塊。系統(tǒng)基準時鐘頻率采用SMhz并經(jīng)分頻模塊后作為TMl邊沿捕獲模塊的頻率，所述TIM邊沿捕獲模塊對IRIG-B碼進行邊沿捕獲后輸出至所述的計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸入端，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端與所述接口模塊的輸入端相連接，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端同時連接在所述的顯示模塊上。
[0021 ] 1、B碼解碼器的硬件設計
[0022]如圖4所示，主控芯片采用ST公司的STM8S103F，采用TSS0P20封裝形式，其具有強大的16位高級控制定時器--Μ1，含4個捕獲/比較通道，輸入捕獲通道3和輸入捕獲通道4分別對應引腳PC3和PC4，捕獲精度可達us級，完全能夠同步靈活的在脈沖沿出現(xiàn)的位置。同時，該主控芯片具有用戶可調(diào)整的內(nèi)部16Mhz RC，具有3級流水線的哈佛結(jié)構(gòu)，8K字節(jié) Flash，IK 字節(jié) RAM。
[0023]解碼器電路包括電源電路、晶振電路、復位電路、串口通信電路、程序燒寫電路和USB接口電路，其中，電源電路提供3.3V和5V兩種電源，為上述各電路供電。
[0024]具體地，IRIG-B碼信號從STM8S103F芯片的高級控制計數(shù)/定時器--Μ1的輸入捕獲通道所對應的引腳PC3和PC4輸入，并經(jīng)STM8S103F芯片解碼后通過串口通信電路輸出絕對時間。串口通信電路采用MAX232為主控芯片，MAX232主控芯片的引腳Tlin與STM8S103F芯片的引腳RX相連接。程序燒寫電路的SWM接口與STM8S103F芯片的SWM數(shù)據(jù)接口相連接。另外，解碼器硬件電路設計中，電源電路和STM8S103F芯片均外接有LED指示電路。
[0025]2、B碼解碼器的軟件設計
[0026]IRIG-B碼解碼器的功能是首先從時間碼幀中判斷出秒的準時點，然后利用STM8S103F定時器--Μ1的輸入捕獲功能進行脈沖邊沿計數(shù)捕捉，通過計數(shù)值計算出脈沖高電平時間寬度，并根據(jù)5ms和2ms脈沖出現(xiàn)的位置提取時間信息，轉(zhuǎn)化為BCD碼存儲在內(nèi)存中，解析完成后以盡可能小的延時通過接口將絕對時間傳輸給其他裝置完成對時。開發(fā)程序全部用C語言編寫。[0027]I)、分頻
[0028]時鐘選擇STM8S103F可調(diào)的內(nèi)部16MHz RC時鐘，兩分頻后的8MHz時鐘作為系統(tǒng)基準時鐘頻率。
[0029]16位高級控制計數(shù)/定時器--Μ1的預分頻器可以將時鐘頻率按I到65536之間的任意值分頻，由于B碼索引計數(shù)間隔為10ms，則--Μ1從I計數(shù)到65536的時間周期必須大于10ms，本次--Μ1頻率定為0.5MHz，即再進行16分頻，并用此頻率計算高電平時間寬度。
[0030]2)、TIMl 邊沿捕獲
[0031]無論采用何種技術(shù)體制進行IRIG-B碼的解碼，其關(guān)鍵都在于時間碼元的識別、提取，本次提出了利用定時器邊沿捕獲技術(shù)實現(xiàn)解碼的新方法，具體實現(xiàn)方法是定時器捕捉通道寄存器在脈沖上升沿、下降沿來臨時精確捕捉記錄當前計數(shù)值，然后通過相鄰兩次計數(shù)值和計數(shù)頻率來計算每個碼元脈沖的脈寬，根據(jù)IRIG-B碼原理解析出絕對時間信息。
[0032]本次選用的STM8S103F芯片，其高級控制計數(shù)/定時器--Μ1由一個16位的自動裝載計數(shù)器組成，由一個可編程的預分頻器驅(qū)動，共有四個獨立的輸入捕獲/比較通道。定時器的I/o引腳(HMlCCi)可以用作輸入捕獲或者輸出比較，這個功能可以通過配置捕獲/比較通道模式寄存器(HMl_CCMRi)的CCiS通道選擇位來實現(xiàn)。每一個捕獲/比較通道都是圍繞著一個捕獲/比較寄存器來構(gòu)建的，捕獲/比較模塊由一個預裝載寄存器和一個影子寄存器組成，在捕獲模式下捕獲發(fā)生在影子寄存器上，然后再復制到預裝載寄存器中。
[0033]設計過程中將--Μ1的輸入捕獲通道3、通道4分別設置為脈沖上升沿捕獲和下升沿輸入捕獲模式，設置定時器--Μ1為向上計數(shù)模式，并使能輸入捕獲通道。當每次檢測到IC3/IC4信號上相應的邊沿后，計數(shù)器的當前值會被鎖存到捕獲/比較寄存器HM1_CCR3/HM1_CCR4中。當發(fā)生捕獲事件時，相應的CC3IF/CC4IF標志(HM1_SR寄存器)被置I ;如果發(fā)生捕獲事件時CC3IF/CC4IF標志已經(jīng)為高，那么重復捕獲標志CC30F/CC4IF (HM1_SR2寄存器)被置I。寫CCiIF=O或讀取存儲在HMl_CCRiL寄存器中的捕獲數(shù)據(jù)都可清除CCiIF，寫CCiOF=O可清除CCiOF。每次捕獲完成后立即將HM1_CCR3/HM1_CCR4中的計數(shù)值保存到內(nèi)存，以此循環(huán)地進行脈沖邊沿捕捉。
[0034]3)、計算脈寬
[0035]根據(jù)兩次捕獲的計數(shù)值的差值和TIMl計數(shù)頻率計算脈沖脈寬。
[0036]4)、判斷IRIG-B碼時間幀秒準時點
[0037]根據(jù)IRIG-B碼格式，連續(xù)兩個8ms寬脈沖中的第二個8ms脈沖前沿為秒的準時起始點，因此將連續(xù)的兩個8ms寬脈沖作為信息頭，只有正確判斷出秒的準時起始點才能解析出正確的時間信息。
[0038]5)、轉(zhuǎn)B⑶碼并存儲
[0039]IRIG-B碼共有3種碼元，其中5ms和2ms兩種碼元代表了時間信息，在轉(zhuǎn)B⑶碼時二進制B⑶碼“I”和“O”分別代表5ms和2ms脈寬。由于在計算時難免會存在誤差，轉(zhuǎn)碼時根據(jù)B碼3種碼元給計算的脈寬設定一個不交叉的范圍。轉(zhuǎn)碼表如表1所示。
[0040]
【權(quán)利要求】
1.一種變電站GPS對時IRIG-B解碼器，包括主控芯片及連接在主控芯片外圍的電源電路、晶振電路、復位電路及串口通信電路，其特征在于:所述的主控芯片采用TSS0P20封裝的STM8S103F芯片，IRIG-B碼信號從STM8S103F芯片的高級控制計數(shù)/定時器--Μ1的輸入捕獲通道所對應的引腳PC3和PC4輸入，并經(jīng)所述STM8S103F芯片解碼后通過所述的串口通信電路輸出絕對時間。
2.根據(jù)權(quán)利要求1所述的變電站GPS對時IRIG-B解碼器，其特征在于:所述的串口通信電路采用MAX232為主控芯片，MAX232主控芯片的引腳Tlin與所述STM8S103F芯片的引腳RX相連接。
3.根據(jù)權(quán)利要求1或2所述的變電站GPS對時IRIG-B解碼器，其特征在于:還包括有一程序燒寫電路，該程序燒寫電路的SWM接口與所述STM8S103F芯片的SWM數(shù)據(jù)接口相連接。
4.根據(jù)權(quán)利要求1或2所述的變電站GPS對時IRIG-B解碼器，其特征在于:還包括有一由所述電源電路供電的USB接口電路。
5.根據(jù)權(quán)利要求1或2所述的變電站GPS對時IRIG-B解碼器，其特征在于:所述的電源電路和STM8S10 3F芯片均外接有LED指示電路。
6.根據(jù)權(quán)利要求1或2所述的變電站GPS對時IRIG-B解碼器，其特征在于:包括有分頻模塊、TIMl邊沿捕獲模塊、計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊、顯示模塊和接口模塊等功能模塊，系統(tǒng)基準時鐘頻率經(jīng)分頻模塊后作為--Μ1邊沿捕獲模塊的頻率，所述TIM邊沿捕獲模塊對IRIG-B碼進行邊沿捕獲后輸出至所述的計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸入端，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端與所述接口模塊的輸入端相連接，所述計算轉(zhuǎn)碼轉(zhuǎn)換時間模塊的輸出端同時連接在所述的顯示模塊上。
【文檔編號】G04G5/00GK203561840SQ201320391908
【公開日】2014年4月23日 申請日期:2013年7月1日 優(yōu)先權(quán)日:2013年7月1日
【發(fā)明者】亓常松, 賈成龍, 潘洪軍 申請人:浙江海洋學院