一種光數(shù)字繼電保護測試儀時間特性檢驗裝置制造方法
【專利摘要】一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，該檢驗裝置以CPU、現(xiàn)場可編程門陣列FPGA、存儲器系統(tǒng)、復雜可編程邏輯器件CPLD為核心，再加上光纖以太網(wǎng)模塊PHY、光纖收發(fā)器、電以太網(wǎng)模塊PHY、恒溫晶振、本地時鐘電路、LED外圍部件組成；所述FPGA通過數(shù)據(jù)接口PCIe與CPU互聯(lián)，同時CPU與光纖以太網(wǎng)模塊互聯(lián)；所述恒溫晶振分別與CPU和本地時間電路連接；所述存儲器系統(tǒng)由EEROM存儲器和DDR3存儲器組成，所述存儲器DDR3與CPU連接。本實用新型光數(shù)字繼電保護測試儀時間特性檢驗裝置可有效檢驗光數(shù)字繼電保護測試儀的時間特性，適用于電力科研單位及高校電力實驗室。
【專利說明】一種光數(shù)字繼電保護測試儀時間特性檢驗裝置
[0001]
【技術領域】
[0002]本實用新型涉及一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，屬于電力系統(tǒng)繼電保護測試領域。
[0003]
【背景技術】
[0004]光數(shù)字繼電保護測試儀作為智能變電站測試的基礎調試工具，其性能對保障智能變電站穩(wěn)定可靠運行起著舉足輕重的作用。光數(shù)字繼電保護測試儀的推廣應用，提高了繼電保護試驗人員的工作效率，降低了勞動強度，對促進保護裝置調試水平的提高起了巨大的作用。目前，國內的光數(shù)字繼電保護測試儀的廠家較多，在持續(xù)工作能力、可靠性、功率輸出能力、暫態(tài)輸出性能及軟件的易操作性等方面普遍存在一些問題。其中，由于光數(shù)字報文時間特性對光數(shù)字繼電保護測試儀的性能有著決定性的影響，在出廠檢驗及入網(wǎng)檢驗時尤其需要重點關注。本項目研制的光數(shù)字繼電保護測試儀時間特性檢驗裝置用于對光數(shù)字繼電保護測試儀的時間特性進行檢驗，從而提高檢驗效率、降低勞動強度。
[0005]現(xiàn)有的光數(shù)字繼電保護測試儀的檢驗沒有專用裝置或系統(tǒng)，而是由多個裝置組合而成，包括信號發(fā)生器、網(wǎng)絡報文記錄分析儀等。
[0006]
【發(fā)明內容】
[0007]針對現(xiàn)有技術的不足，本實用新型的目的是提供一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，可有效檢驗光數(shù)字繼電保護測試儀的以下時間特性特性:SV報文離散度、SV報文延時準確度、報文同步、時間測量、時間控制。
[0008]本實用新型的目的是采用下述技術方案實現(xiàn)的:
[0009]本實用新型提供一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，所述檢驗裝置以CPU、現(xiàn)場可編程門陣列FPGA、存儲器系統(tǒng)、復雜可編程邏輯器件CPLD為核心，再加上光纖以太網(wǎng)模塊PHY、光纖收發(fā)器、電以太網(wǎng)模塊PHY、恒溫晶振、本地時鐘電路、LED外圍部件組成。所述FPGA通過數(shù)據(jù)接口 PCIe與CPU互聯(lián)，同時CPU與光纖以太網(wǎng)模塊互聯(lián)；所述恒溫晶振分別與CPU和本地時間電路連接；所述存儲器系統(tǒng)由DDR3存儲器和EEROM存儲器組成，所述存儲器DDR3與CPU連接；所述電以太網(wǎng)模塊通過數(shù)據(jù)接口 RGMII與CPU互聯(lián)；所述CPLD通過本地總線與CPU互聯(lián)，CPLD通過地址總線與EEROM互聯(lián)，CPLD還與LED互聯(lián)。
[0010]進一步地，所述檢驗裝置包括光纖以太網(wǎng)模塊PHY和光纖收發(fā)器，所述光纖收發(fā)器與光纖以太網(wǎng)PHY互聯(lián)，用于光纖以太網(wǎng)模塊PHY的電信號和外部的光信號的轉換；所述光纖以太網(wǎng)模塊PHY與FPGA互聯(lián)，用于和FPGA之間交互以太網(wǎng)數(shù)據(jù)幀。
[0011]進一步地，所述CPU為雙核CPU，采用PowerPC內核的MPC8377E，所述CPU內建PC1-E控制器，通過PC1-E總線連接FPGA，用來向FPGA傳輸采樣值、開關量數(shù)據(jù)；所述CPU內建以太網(wǎng)MAC，通過標準的RGMII總線與外部電以太網(wǎng)MAC連接，所述電以太網(wǎng)MAC與RJ45接口連接。
[0012]進一步地，所述FPGA包括數(shù)字報文編解碼電路、報文發(fā)送時間控制電路、報文時間標記電路和光纖以太網(wǎng)MAC電路。
[0013]所述數(shù)字報文編解碼電路包括:將來自CPU的采樣值、開關量數(shù)據(jù)分別編碼并打包為DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文；將DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文解碼，提取其中的采樣值、開關量數(shù)據(jù)并傳輸給 CPU。
[0014]所述報文發(fā)送時間控制電路包括:實現(xiàn)與外部光纖以太網(wǎng)接口通信，并且通過PC1-E總線從CPU獲取報文；報文發(fā)送時間由CPU計算得出，F(xiàn)PGA在CPU指定時刻自動發(fā)送報文，無需CPU干預。
[0015]所述報文時間標記電路包括:實時監(jiān)聽正在收發(fā)的以太網(wǎng)鏈路幀，當檢測到前導/起始符時記錄當前本地時間的值。
[0016]所述光纖以太網(wǎng)MAC電路實現(xiàn)與光纖以太網(wǎng)模塊PHY的接口。
[0017]進一步地，所述存儲器系統(tǒng)包括EEROM存儲器和DDR3存儲器；所述EEROM存儲器通過數(shù)據(jù)地址線與CPLD的片選信號引腳連接，所述EEROM存儲器容量為256Mbit，所述DDR3存儲器與CPU連接，DDR3存儲器由4片X16 IG DDR3擴展為64位DDR3。
[0018]進一步地，所述CPLD用于完成裝置內器件的尋址工作以及邏輯功能，邏輯功能包括LED燈的控制等。
[0019]進一步地，所述本地時間電路用于生成全局時間，以太網(wǎng)鏈路幀的時間標記和報文發(fā)送時間控制均是基于所述全局時間。
[0020]本實用新型的有益效果是，本實用新型光數(shù)字繼電保護測試儀時間特性檢驗裝置可有效檢驗光數(shù)字繼電保護測試儀的以下時間特性:sv報文離散度、SV報文延時準確度、報文同步、時間測量、時間控制，為光數(shù)字繼電保護測試儀的檢驗提供必要的科學技術手段，本實用新型是在當前檢驗手段上開發(fā)的專用裝置，可有效提高檢驗系統(tǒng)的集成度。
[0021]本實用新型適用于各電力科學研究單位、監(jiān)測單位及高校電力專業(yè)實驗室對光數(shù)字繼電保護測試儀的時間特性進行檢驗。
[0022]
【專利附圖】
【附圖說明】
[0023]圖1是光數(shù)字繼電保護測試儀時間特性檢驗裝置結構圖；
[0024]圖2是FPGA實現(xiàn)的電路的結構圖。
【具體實施方式】
[0025]下面結合附圖對本實用新型的【具體實施方式】作進一步的詳細說明。
[0026]本實用新型提供一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其結構圖如圖1所示，本實用新型結構以CPU、FPGA、存儲器系統(tǒng)、CPLD為核心，再加上光纖以太網(wǎng)模塊PHY、光纖收發(fā)器、電以太網(wǎng)模塊PHY、恒溫晶振、本地時鐘電路、LED等外圍部件組成。所述FPGA分別與CPU和光纖以太網(wǎng)模塊連接，所述恒溫晶振分別與CPU和本地時間電路連接；所述存儲器系統(tǒng)由DDR3存儲器和EEROM存儲器組成，所述DDR3存儲器與CPU連接；所述電以太網(wǎng)模塊與CPU連接；所述CPLD與EEROM、LED和CPU連接。
[0027]FPGA實現(xiàn)的電路的結構圖如圖2所示。
[0028](I) CPU采用PowerPC內核的MPC8377E，內建PC1-E控制器，通過PC1-E總線連接FPGA，向FPGA高速傳輸經(jīng)編碼、打包之后的報文，并接收經(jīng)FPGA解碼、提取之后的采樣值、開關量數(shù)據(jù)。CPU內建以太網(wǎng)MAC，通過標準的RGMII總線與外部點以太網(wǎng)MAC連接。
[0029](2)FPGA功能之一是報文編解碼，將來自CPU的采樣值、開關量數(shù)據(jù)分別編碼并打包為DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文；將DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文解碼，提取其中的采樣值、開關量數(shù)據(jù)并傳輸給 CPU。
[0030](3) FPGA功能之二是報文發(fā)送時間控制，報文發(fā)送時間由CPU計算得出，F(xiàn)PGA在CPU指定時刻自動發(fā)送報文，無需CPU干預。
[0031](4)FPGA功能之三是報文時間標記，實時監(jiān)聽正在收發(fā)的以太網(wǎng)鏈路幀，當檢測到前導/起始符時記錄當前本地時間的值。
[0032](5)存儲器系統(tǒng)由兩部分組成=EEROM存儲器和DDR3存儲器。EEROM存儲器容量為256Mbit，DDR3存儲器由4片X16 IG DDR2擴展為64位DDR2。
[0033](6)光纖以太網(wǎng)模塊主要負責DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文的發(fā)送，其鏈路層由FPGA實現(xiàn)，物理層由光纖以太網(wǎng)PHY芯片和光纖收發(fā)器實現(xiàn)。
[0034](7)電以太網(wǎng)模塊實現(xiàn)了上、下位機通訊的接口，由CPU內建的以太網(wǎng)控制器、夕卜部的以太網(wǎng)物理層、RJ45接頭組成。
[0035](8) CPLD完成系統(tǒng)內各部分器件的尋址工作以及其他邏輯功能，例如LED燈的控制、啟動模數(shù)轉換信號等。
[0036](9)本地時間電路用于生成全局時間，以太網(wǎng)鏈路幀的時間標記和報文發(fā)送時間控制均是基于該全局時間。
[0037]以上實施例僅用以說明本實用新型的技術方案而非對其限制，盡管參照上述實施例對本實用新型進行了詳細的說明，所屬領域的普通技術人員應當理解:依然可以對本實用新型的【具體實施方式】進行修改或者等同替換，而未脫離本實用新型精神和范圍的任何修改或者等同替換，其均應涵蓋在本實用新型的權利要求范圍當中。
【權利要求】
1.一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述檢驗裝置以CPU、現(xiàn)場可編程門陣列FPGA、存儲器系統(tǒng)、復雜可編程邏輯器件CPLD為核心，再加上光纖以太網(wǎng)模塊PHY、光纖收發(fā)器、電以太網(wǎng)模塊PHY、恒溫晶振、本地時鐘電路、LED外圍部件組成；所述FPGA通過數(shù)據(jù)接口 PCIe與CPU互聯(lián)，同時CPU與光纖以太網(wǎng)模塊互聯(lián)；所述恒溫晶振分別與CPU和本地時間電路連接；所述存儲器系統(tǒng)由EEROM存儲器和DDR3存儲器組成，所述存儲器DDR3與CPU連接；所述電以太網(wǎng)模塊通過數(shù)據(jù)接口 RGMII與CPU互聯(lián)；所述CPLD通過本地總線與CPU互聯(lián)，CPLD通過地址總線與EEROM互聯(lián)，CPLD還與LED互聯(lián)。
2.根據(jù)權利要求1所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述光纖收發(fā)器與光纖以太網(wǎng)PHY互聯(lián)，用于光纖以太網(wǎng)模塊PHY的電信號和外部的光信號的轉換；所述光纖以太網(wǎng)模塊PHY與FPGA互聯(lián)，用于和FPGA之間交互以太網(wǎng)數(shù)據(jù)幀。
3.根據(jù)權利要求1所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述CPU內建PC1-E控制器，通過PC1-E總線連接FPGA，用來向FPGA傳輸采樣值、開關量數(shù)據(jù)；所述CPU內建以太網(wǎng)MAC，通過標準的RGMII總線與外部電以太網(wǎng)MAC連接，所述電以太網(wǎng)MAC與RJ45接口連接。
4.根據(jù)權利要求1所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述EEROM存儲器通過數(shù)據(jù)地址線與CPLD的片選信號引腳連接，所述EEROM存儲器容量為256Mbit，所述DDR3存儲器由4片X16 IG DDR3擴展為64位DDR3。
5.根據(jù)權利要求1所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述FPGA包括數(shù)字報文編解碼電路、報文發(fā)送時間控制電路、報文時間標記電路和光纖以太網(wǎng)MAC電路。
6.根據(jù)權利要求5所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述數(shù)字報文編解碼電路包括:將來自CPU的采樣值、開關量數(shù)據(jù)分別編碼并打包為DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文；將DL/T 860.92格式的SV報文和DL/T 860.81格式的GOOSE報文解碼，提取其中的采樣值、開關量數(shù)據(jù)并傳輸給CPU。
7.根據(jù)權利要求5所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述報文時間標記電路包括:實時監(jiān)聽正在收發(fā)的以太網(wǎng)鏈路幀，當檢測到前導/起始符時記錄當前本地時間的值。
8.根據(jù)權利要求5所述的一種光數(shù)字繼電保護測試儀時間特性檢驗裝置，其特征在于，所述光纖以太網(wǎng)MAC電路實現(xiàn)與光纖以太網(wǎng)模塊PHY的接口。
【文檔編號】G04F10/00GK204065685SQ201420492873
【公開日】2014年12月31日 申請日期:2014年8月28日 優(yōu)先權日:2014年8月28日
【發(fā)明者】周勤, 熊華強, 王治, 胡海梅, 陳克旭, 裴茂林, 衷麗蘭, 謝文婧, 劉見, 熊茹 申請人:國家電網(wǎng)公司, 國網(wǎng)江西省電力科學研究院