專利名稱：時(shí)間測(cè)量裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于測(cè)量例如說(shuō)差分壓力檢測(cè)裝置一類的過(guò)程裝置的傳感器輸出的時(shí)間信號(hào)或周期信號(hào)的時(shí)間測(cè)量裝置。


圖1示出常規(guī)時(shí)間測(cè)量裝置的一個(gè)例子，而圖2則示出裝置該傳送的信號(hào)波形。
如圖1所示，這個(gè)常規(guī)時(shí)間測(cè)量裝置包括計(jì)數(shù)器C1和C2，觸發(fā)器電路FF1和FF2，以及“與”門電路G1和G2。CLK、CLR杠以及PIN分別表示基準(zhǔn)時(shí)鐘信號(hào)、清零信號(hào)和測(cè)量輸入脈沖。
參照?qǐng)D1和2，這個(gè)常規(guī)時(shí)間測(cè)量裝置所執(zhí)行的操作敘述如下。
如圖2的(b)所示，清零信號(hào)CLR杠(CLR(一)附加上杠的信號(hào)名字表示它是一個(gè)在低電平(“L”)值得注意的信號(hào)(SignificantSignal))被置于低電平，使得每一個(gè)元件都復(fù)位。當(dāng)測(cè)量輸入脈沖PIN輸入到計(jì)數(shù)器C1時(shí)，如圖2的(c)所示，計(jì)數(shù)器C1開始對(duì)測(cè)量輸入脈沖PIN的脈沖進(jìn)行計(jì)數(shù)。
當(dāng)計(jì)數(shù)器C1計(jì)數(shù)到測(cè)量輸入脈沖PIN的8個(gè)脈沖時(shí)，觸發(fā)器電路FF1的輸出GA杠(GA(-))進(jìn)入“L”，如圖2的(d)所示。由于觸發(fā)器電路FF2的輸出GB杠(GB(-))這時(shí)是“L”，如圖2的(e)所示，因此“與”門G1打開并且其輸出信號(hào)GATE進(jìn)到高電平(“H”)，如圖2的(f)所示。下一步，當(dāng)計(jì)數(shù)器C1計(jì)數(shù)到8位(27＝128)時(shí)，GB(-)進(jìn)入“H”，如圖2的(e)所示。結(jié)果，信號(hào)GATE進(jìn)入“L”。在“與”門G1打開的同時(shí)，也就是說(shuō)，在信號(hào)GATE仍然為“H”時(shí)，圖2的(a)所示的基準(zhǔn)時(shí)鐘信號(hào)CLK以CLKG的形式通過(guò)“與”門G2，如圖2的(g)所示。計(jì)數(shù)器C2對(duì)CLKG信號(hào)的脈沖計(jì)數(shù)，以便能夠得出根據(jù)測(cè)量輸入脈沖的周期的時(shí)間數(shù)值。
由于基準(zhǔn)時(shí)鐘信號(hào)與信號(hào)GATE的上升和下降不同(非同步型)的關(guān)系，因而可能出現(xiàn)如圖3的情形(1)至(4)的四種典型情形。
在這四種情形下，每一情形的計(jì)數(shù)數(shù)值都是“5”，并且信號(hào)GATE的門寬在情形(1)等于基準(zhǔn)時(shí)鐘信號(hào)CLK的寬度(脈沖周期)的4.5至5.5倍，在情形(2)和(3)等于4至5倍，在情形(4)等于3.5至4.5倍。也就是說(shuō)，這個(gè)信號(hào)的門寬具有一個(gè)(4.5±1)×(CLK的脈沖周期)范圍內(nèi)變化時(shí)，各計(jì)數(shù)數(shù)值不變，就在時(shí)間測(cè)量結(jié)果中出現(xiàn)了±1個(gè)時(shí)鐘脈沖的誤差。因而，測(cè)量的分辨率降低。雖然在這一情形下可以考慮一種提高時(shí)鐘信號(hào)速度的方法，或者考慮擴(kuò)寬門控時(shí)間(增加計(jì)數(shù)器的位數(shù))的方法，但前一方法有一個(gè)消耗電流變得過(guò)高的問(wèn)題，而后一方法則有一個(gè)測(cè)量時(shí)間變得過(guò)長(zhǎng)的問(wèn)題。
因此，本申請(qǐng)人提出圖4所示日本公開專利公布TOKKAI-HEI7-72273中的時(shí)間測(cè)量電路。
正如在與圖1所示電路的比較中明顯看出的，這一時(shí)間測(cè)量電路的特征在于觸發(fā)器電路FF3和FF4被加到圖1所示電路上。這一圖中示出的INV表示一個(gè)倒相器或倒相電路。觸發(fā)器電路FF3保持時(shí)鐘信號(hào)CLK在門信號(hào)上升(L→H)時(shí)的狀態(tài)，而觸發(fā)器電路FF4則保持時(shí)鐘信號(hào)在門信號(hào)下降時(shí)(H→L)時(shí)的狀態(tài)。這些狀態(tài)分別以輸出B0A和B0B表示。
下面通過(guò)參照?qǐng)D5至7提供關(guān)于圖4所示時(shí)間測(cè)量電路執(zhí)行的操作的說(shuō)明。
圖5相應(yīng)于圖3，表示CLK、GATE、CLKG各信號(hào)以及FF3和FF4的輸出B0A和B0B之間的關(guān)系。
在這個(gè)圖中，情形(1)表示輸出BOA和BOB兩者都變?yōu)椤?”的情形；情形(2)表示BOA和BOB分別變?yōu)椤?”和“0”的情形；情形(3)表示BOA和BOB分別變?yōu)椤?”和“1”的情形；以及情形(4)表示BOA和BOB兩者均變?yōu)椤?”的情形。這個(gè)時(shí)間測(cè)量電路根據(jù)相應(yīng)的情形進(jìn)行圖6所示的校正，使得測(cè)量誤差在±0.5個(gè)時(shí)鐘脈沖的范圍之內(nèi)。
但是，使用這個(gè)時(shí)間測(cè)量電路，圖7的(a)和(b)所示的兩種情形，可以被認(rèn)為是門信號(hào)GATE的前沿(上升沿)或后沿(下降沿)幾乎與時(shí)鐘信號(hào)CLK的上升沿或下降沿是同一時(shí)刻的情形。圖7的(a)所示的情形，是在門信號(hào)GATE的前沿和后沿處的兩個(gè)時(shí)鐘信號(hào)CLK的電平都被確定為“H”，然而計(jì)數(shù)器在時(shí)刻T1和T2卻不執(zhí)行計(jì)數(shù)操作(計(jì)數(shù)數(shù)值＝5)的情形。與此同時(shí)，圖7的(b)所示的情形則是在門信號(hào)的前沿和后沿處的時(shí)鐘信號(hào)CLK的電平都被確定為“L”，然而計(jì)數(shù)器在時(shí)刻T1和T2卻執(zhí)行計(jì)數(shù)操作(計(jì)數(shù)數(shù)值＝7)的情形。這時(shí)的校正結(jié)果將變成(5.5±1.5)×CLK，其誤差大于不做校正情形下的結(jié)果(6±1)×CLK。
本發(fā)明主要目的是改善時(shí)間測(cè)量電路的分辨率，既不需要增加電流消耗，也不需要增加測(cè)量時(shí)間。
根據(jù)本發(fā)明的時(shí)間測(cè)量裝置用于測(cè)量時(shí)間寬度(脈沖持續(xù)時(shí)間)例如輸入信號(hào)的時(shí)間間隔或周期，包括一個(gè)用于根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值產(chǎn)生門信號(hào)的第一門電路；一個(gè)用于保持在時(shí)鐘信號(hào)下降時(shí)刻的門信號(hào)的第一保持(鎖存)單元；一個(gè)用于保持在時(shí)鐘信號(hào)上升時(shí)刻的門信號(hào)的第二保持單元；一個(gè)用于根據(jù)第一和第二保持電路的輸出信號(hào)寬度之一讓時(shí)鐘信號(hào)通過(guò)的第二門電路；一個(gè)用于保持第二保持單元在第一保持電路的輸出前沿時(shí)刻的輸出狀態(tài)的第三保持單元；一個(gè)用于保持第二保持單元在第一保持電路的輸出后沿時(shí)刻的輸出狀態(tài)的第四保持電路；以及一個(gè)用于對(duì)第二門電路輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。
這個(gè)時(shí)間測(cè)量裝置還包括用于根據(jù)第三和第四保持單元的輸出校正計(jì)數(shù)器所得到的計(jì)數(shù)數(shù)值的校正裝置。校正裝置根據(jù)第三和第四保持單元的輸出采用計(jì)數(shù)數(shù)值、計(jì)數(shù)數(shù)值加1/2，以及計(jì)數(shù)數(shù)值減1/2中的一個(gè)作為測(cè)量結(jié)果。
時(shí)間測(cè)量裝置還可包括一個(gè)第一時(shí)鐘輸出單元，用于僅在門信號(hào)的前沿鄰近的一個(gè)第一時(shí)間區(qū)間向第一和第二保持電路供應(yīng)時(shí)鐘信號(hào)；以及一個(gè)第二時(shí)鐘輸出單元，用于僅在門信號(hào)的后沿鄰近的一個(gè)第二時(shí)間區(qū)間向第一和第二保持電路供應(yīng)時(shí)鐘信號(hào)。在這一情形，第一和第二時(shí)間區(qū)間均短于門信號(hào)的區(qū)間。
根據(jù)本發(fā)明的另一種時(shí)間測(cè)量裝置包括一個(gè)用于根據(jù)對(duì)輸入信號(hào)的計(jì)數(shù)數(shù)值生成門信號(hào)的第一門電路；一個(gè)用于在門信號(hào)的前沿鄰近的一個(gè)短于門信號(hào)區(qū)間的第一時(shí)間區(qū)間輸出時(shí)鐘信號(hào)的第一時(shí)鐘輸出單元；一個(gè)用于保持在時(shí)鐘信號(hào)下降時(shí)刻的門信號(hào)的第一保持單元；一個(gè)用于保持在時(shí)鐘信號(hào)上升時(shí)刻的門信號(hào)的第二保持單元；一個(gè)用于保持第一保持電路在第二保持電路的輸出前沿時(shí)刻的輸出狀態(tài)的第三保持單元；一個(gè)用于在門信號(hào)的后沿鄰近的一個(gè)短于門信號(hào)區(qū)間的第二時(shí)間區(qū)間輸出時(shí)鐘信號(hào)的第二時(shí)鐘輸出單元；一個(gè)用于保持在時(shí)鐘信號(hào)下降時(shí)刻的門信號(hào)的第四保持單元；一個(gè)用于保持在時(shí)鐘信號(hào)的上升時(shí)刻的門信號(hào)的第五保持單元；一個(gè)用于保持第四保持電路在第五保持電路的輸出前沿時(shí)刻的輸出狀態(tài)的第六保持單元；一個(gè)用于在由第一、第二、第四和第五保持電路的四個(gè)輸出信號(hào)之中的兩個(gè)所決定的時(shí)刻讓時(shí)鐘信號(hào)通過(guò)的第二門電路；以及一個(gè)用于對(duì)第二門電路輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。這個(gè)時(shí)間測(cè)量裝置區(qū)還可包括一個(gè)校正裝置，用于根據(jù)第三和第六保持電路的輸出校正計(jì)數(shù)器所得到的計(jì)數(shù)數(shù)值。
根據(jù)本發(fā)明的時(shí)間測(cè)量方法用于測(cè)量時(shí)間寬度例如輸入信號(hào)的時(shí)間間隔或周期，包括的步驟是根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；從時(shí)鐘信號(hào)的下降時(shí)刻保持門信號(hào)并輸出一個(gè)第一信號(hào)；在時(shí)鐘信號(hào)的上升時(shí)刻保持門信號(hào)并輸出一個(gè)第二信號(hào)；保持第二信號(hào)在第一信號(hào)前沿時(shí)刻的輸出狀態(tài)并輸出一個(gè)第三信號(hào)；以及保持第二信號(hào)在第一信號(hào)的后沿時(shí)刻的輸出狀態(tài)并輸出一個(gè)第四信號(hào)；根據(jù)第一和第二信號(hào)的寬度的任一個(gè)讓時(shí)鐘信號(hào)通過(guò)；以及對(duì)通過(guò)的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。
這個(gè)時(shí)間測(cè)量方法還可包括根據(jù)第三和第四信號(hào)校正時(shí)鐘信號(hào)的計(jì)數(shù)數(shù)值的步驟。通過(guò)這一校正，例如說(shuō)根據(jù)第三和第四信號(hào)的輸出選擇計(jì)數(shù)數(shù)值、計(jì)數(shù)數(shù)值加1/2，以及計(jì)數(shù)數(shù)值減1/2中的一個(gè)作為測(cè)量結(jié)果。
時(shí)間測(cè)量方法還可包括在門信號(hào)的前沿鄰近的一個(gè)第一時(shí)間區(qū)間供應(yīng)時(shí)鐘信號(hào)的步驟，以及在門信號(hào)的后沿鄰近的一個(gè)第二時(shí)間區(qū)間供應(yīng)時(shí)鐘信號(hào)的步驟。在這一情形，第一和第二時(shí)間區(qū)間均短于門信號(hào)的區(qū)間。
根據(jù)本發(fā)明的另一種時(shí)間測(cè)量裝置包括一個(gè)用于根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成門信號(hào)的第一門電路；一個(gè)用于在時(shí)鐘信號(hào)的第一類改變的時(shí)刻保持門信號(hào)的第一保持單元；一個(gè)用于在時(shí)鐘信號(hào)的第二類改變(與第一類改變相反)的時(shí)刻保持門信號(hào)的第二保持單元；一個(gè)用于根據(jù)第一和第二保持單元的輸出信號(hào)寬度之一讓時(shí)鐘信號(hào)通過(guò)的第二門電路單元；一個(gè)用于保持第二保持單元在第一保持單元的輸出前沿時(shí)刻的輸出狀態(tài)的第三保持單元；一個(gè)用于保持第二保持單元在第一保持單元的輸出后沿時(shí)刻的輸出狀態(tài)的第四保持單元；以及一個(gè)用于對(duì)第二門電路輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。
根據(jù)本發(fā)明的另一種時(shí)間測(cè)量方法包括的步驟是根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成門信號(hào)；從時(shí)鐘信號(hào)的第一類型改變的時(shí)刻保持門信號(hào)，并輸出一個(gè)第一信號(hào)；從時(shí)鐘信號(hào)的第二類型改變的時(shí)刻保持門信號(hào)，并輸出一個(gè)第二信號(hào)；保持第二信號(hào)在第一信號(hào)的前沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第三信號(hào)；保持第二信號(hào)在第一信號(hào)的后沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第四信號(hào)；根據(jù)第一和第二信號(hào)的寬度之一讓時(shí)鐘信號(hào)通過(guò)；以及對(duì)通過(guò)的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。
圖1是一個(gè)電路圖，示出一個(gè)常規(guī)時(shí)間測(cè)量裝置；圖2是一個(gè)示意圖，示出常規(guī)時(shí)間測(cè)量裝置的信號(hào)波形；圖3是一個(gè)示意圖，用于說(shuō)明常規(guī)時(shí)間測(cè)量裝置中時(shí)間測(cè)量的一個(gè)問(wèn)題；圖4是一個(gè)電路圖，示出時(shí)間測(cè)量電路的一個(gè)例子；圖5是一個(gè)示意圖，用于說(shuō)明圖4所示時(shí)間測(cè)量電路執(zhí)行的操作；圖6是一個(gè)示意圖，用于說(shuō)明圖4所示時(shí)間測(cè)量電路所執(zhí)行的計(jì)數(shù)校正；圖7是一個(gè)示意圖，用于說(shuō)明圖4所示時(shí)間測(cè)量電路中時(shí)間測(cè)量的一個(gè)問(wèn)題；圖8是一個(gè)原理圖，示出根據(jù)本發(fā)明第一實(shí)施例的時(shí)間測(cè)量裝置的結(jié)構(gòu)；圖9是一個(gè)示意圖，用于說(shuō)明根據(jù)第一實(shí)施例的時(shí)間測(cè)量裝置所執(zhí)行的操作；圖10是一個(gè)示意圖，用于說(shuō)明根據(jù)第一實(shí)施例的時(shí)間測(cè)量裝置所執(zhí)行的操作；圖11是一個(gè)示意圖，示出一種根據(jù)第一實(shí)施例用于校正計(jì)數(shù)數(shù)值的方法；
圖12是一個(gè)示意圖，示出根據(jù)第一實(shí)施例校正計(jì)數(shù)數(shù)值的結(jié)果；圖13是一個(gè)原理圖，示出根據(jù)本發(fā)明第二實(shí)施例的時(shí)間測(cè)量裝置的結(jié)構(gòu)；圖14是一個(gè)示意圖，用于說(shuō)明根據(jù)第二實(shí)施例的時(shí)間測(cè)量裝置所執(zhí)行的操作；以及圖15是一個(gè)示意較，用于說(shuō)明根據(jù)第二實(shí)施例的時(shí)間測(cè)量裝置所執(zhí)行的操作。
圖8是一個(gè)原理圖，示出根據(jù)本發(fā)明第一實(shí)施例的時(shí)間測(cè)量裝置的結(jié)構(gòu)。在這個(gè)圖中，與圖1和4所示那些用一樣的組成元件用同一標(biāo)號(hào)表示，并在這里略去其詳細(xì)說(shuō)明。
如圖8所示，根據(jù)第一實(shí)施例的時(shí)間測(cè)量裝置包括計(jì)數(shù)器C1和C2，觸發(fā)器電路FF1至FF6，“與”門電路G1和G2，以及一個(gè)倒相器(倒相電路)。CLK、CLR杠以及PIN分別表示基準(zhǔn)時(shí)鐘信號(hào)、清零信號(hào)和測(cè)量輸入脈沖。BOA′和BOB′分別表示觸發(fā)電路FF5和FF6的輸出信號(hào)。這個(gè)時(shí)間測(cè)量裝置還包括一個(gè)用于校正計(jì)數(shù)結(jié)果的校正裝置10。
觸發(fā)電路FF3在時(shí)鐘信號(hào)CLK的下降時(shí)刻保持來(lái)自“與”門G1的門信號(hào)，而觸發(fā)電路FF4則保持在時(shí)鐘信號(hào)CLK上升時(shí)刻的門信號(hào)GATE。觸發(fā)電路FF5保持觸發(fā)電路FF4在觸發(fā)電路FF3的輸出上升時(shí)刻的輸出電平。而觸發(fā)電路FF6則保持FF4在觸發(fā)電路FF3的輸出下降時(shí)刻的輸出電平。由于在觸發(fā)電路FF3的輸出觸發(fā)電路FF4的輸出的上升時(shí)刻之間和下降時(shí)刻之間存在著一個(gè)1/2時(shí)鐘脈沖的差，因而發(fā)生在圖4所示時(shí)間測(cè)量電路中的某一時(shí)刻進(jìn)行不適當(dāng)?shù)男Ｕ鸬臏y(cè)量誤差增加問(wèn)題(參照?qǐng)D5至7)可通過(guò)進(jìn)行適當(dāng)校正來(lái)避免。而且，一個(gè)較大的誤差，例如出現(xiàn)在圖1電路中的誤差可以避免。
圖9和10是用于說(shuō)明圖8所示電路所執(zhí)行的操作的示意圖，并且圖9相當(dāng)于圖5。這些圖分八種情形(情形1至8)表示出觸發(fā)電路FF3和FF4的每一個(gè)輸出(FF3-Q和FF4Q)以及觸發(fā)電路FF5和FF6的每一個(gè)輸出(BOA′和BOB′)之間的關(guān)系。根據(jù)本發(fā)明，計(jì)數(shù)器C2計(jì)數(shù)的數(shù)值由校正裝置10根據(jù)輸出BOA′和BOB′進(jìn)行校正。
圖11是一個(gè)示意圖，示出由校正裝置10執(zhí)行的校正計(jì)數(shù)數(shù)值的方法。
校正裝置10在步驟S1讀出計(jì)數(shù)器C2的數(shù)值B0到B7，并如圖11所示那樣在步驟S2將此數(shù)值加倍。然后校正裝置在步驟S3讀取輸出信號(hào)BOA′和BOB′。在步驟S4，校正裝置10判決輸出信號(hào)BOA′的數(shù)值。如果數(shù)值是“1”(步驟S4中的“是”)，則過(guò)程進(jìn)到步驟S5，對(duì)輸出信號(hào)BOB′的數(shù)值進(jìn)行判決。如果BOB′的數(shù)值是“1”(步驟S5中的“是”)，則過(guò)程進(jìn)到步驟S6，從步驟S2所得的結(jié)果中減去“1”。然后過(guò)程進(jìn)到步驟S9。如果BOB′的數(shù)值不是“1”(步驟S5中的“否”)，則過(guò)程進(jìn)到步驟S9。如果BOA′的數(shù)值不是被判決為“1”(步驟S4中的“否”)，則過(guò)程進(jìn)到步驟S7，判決BOB′的數(shù)值是不是“1”，如果它是“1”(步驟S7中的“是”)則過(guò)程進(jìn)到S9。如果它不是“1”(步驟S7中的“否”)，則過(guò)程進(jìn)到S8，對(duì)步驟S2所得到的結(jié)果加“1”。然后，過(guò)程進(jìn)到S9。在這一步驟中，步驟S2、S6或S8所得到的結(jié)果被乘以1/2。
圖12示出用上述校正過(guò)程進(jìn)行校正的結(jié)果。
圖12所示的情形(1)至(4)分別相應(yīng)于圖9所示的情形(1)至(4)，而情形(5)至(8)則分別相應(yīng)于圖(10)所示的情形(5)至(8)。圖12所示的門寬欄表示在相應(yīng)的情形下時(shí)鐘單元中的門信號(hào)GATE的寬度，而計(jì)數(shù)數(shù)值欄則表示計(jì)數(shù)器C2所執(zhí)行的計(jì)數(shù)操作的結(jié)果。BOA′和BOB′欄表示輸出BOA′和BOB′的數(shù)值。校正結(jié)果欄表示在完成上述校正之后的計(jì)數(shù)數(shù)值。校正結(jié)果和門寬之間的差表示在誤差范圍欄內(nèi)。校正數(shù)據(jù)欄表示在校正過(guò)程中加到或者從加倍的計(jì)數(shù)數(shù)值中減去的數(shù)值。在加法或減法之后，將所得結(jié)果乘以1/2，如校正結(jié)果欄所示。
在上述校正過(guò)程中，輸入步驟S9的數(shù)值(在步驟S2、S6或S8所得到的結(jié)果)表示在每一校正結(jié)果的左端。該數(shù)值在情形(1)、(7)和(8)等于10；在情形(2)、(3)、(5)和(6)等于9；在情形(4)等于8。校正結(jié)果和門信號(hào)的實(shí)際寬度之間的誤差范圍在情形(1)等于(5.0±0.5)×CLK；在情形(2)和(3)等于(4.5±0.5)×CLK；在情形(4)等于(4±0.5)×CLK；在情形(5)等于(4.5+0.5)×CLK；在情形(6)等于(4.5+0.5)×CLK；以及在情形(7)和(8)等于(5-0.5)×CLK。因此，使用根據(jù)本實(shí)施例的時(shí)間測(cè)量裝置總能實(shí)現(xiàn)1/2個(gè)CLK的分辨率(±0.5CLK的誤差)。
圖12所示的情形(5)至(8)表示時(shí)鐘信號(hào)CLK幾乎在與門信號(hào)GATE的前沿(上升沿)或后沿(下降沿)同一時(shí)刻上升和下降的情形。在這樣的情形下，圖4所示裝置中的誤差增加到±1.5CLK。但是，根據(jù)本實(shí)施例，通過(guò)這些情形的上述校正過(guò)程，該差也都在±0.5CLK之內(nèi)。因此，裝置的分辨率可以被確定在1/2CLK之內(nèi)。
圖13是一個(gè)電路圖，示出根據(jù)本發(fā)明第二實(shí)施例的時(shí)間測(cè)量裝置的結(jié)構(gòu)。在這個(gè)圖中，凡與圖1、4和8所示的那些同一樣的組成元件均用同一標(biāo)號(hào)表示，并在這里略去其詳細(xì)說(shuō)明。
如圖13所示，根據(jù)本發(fā)明第二實(shí)施例的時(shí)間測(cè)量裝置包括計(jì)數(shù)器C1和C2，觸發(fā)器電路FF1、FF2、FF3-1、FF3-2、FF4-1、FF4-2以及FF5至FF8，門電路G1至G10，倒相器(倒相電路)INV1和INV2以及一個(gè)校正裝置10。
這一裝置基本上通過(guò)將虛線圍出的部分“X”和“Y”加到根據(jù)圖8所示第一實(shí)施例的裝置上構(gòu)成。其結(jié)果，時(shí)鐘信號(hào)CLK流經(jīng)觸發(fā)器電路的時(shí)間減少了，并且裝置的分辨率可在將消耗的電功率壓縮至最小的同時(shí)得到提高。
圖13所示的“X”部分包括觸發(fā)器電路FF7以及門電路G3和G4。這一部分使時(shí)鐘信號(hào)能僅在門信號(hào)的上升沿(前沿)鄰近傳送到觸發(fā)器電路FF3-1和FF4-1(即門信號(hào)保持電路)。觸發(fā)器FF5保持FF3-1和FF4-1的輸出前沿的狀態(tài)。“Y”部分包括觸發(fā)器電路FF8和門電路G5至G8。這一部分使時(shí)鐘信號(hào)能夠僅在門信號(hào)的下降沿(后沿)鄰近傳送到觸發(fā)器電路FF3-2和FF4-2(即門信號(hào)保持電路)。FF6保持FF3-2在FF4-2的輸出前沿的狀態(tài)。
圖14示出與圖13的“X”部分相關(guān)的操作。
如圖14的(a)所示，當(dāng)觸發(fā)器電路FF1的一個(gè)輸出端FF1-Q在計(jì)數(shù)器C1計(jì)數(shù)到輸入信號(hào)PIN的8個(gè)脈沖之后作由低向高(由“L”向“H”過(guò)渡時(shí)，觸發(fā)器電路FF3-1保持在時(shí)鐘信號(hào)的下降沿的門信號(hào)GATE，如圖14的(b)所示，而觸發(fā)器電路FF4-1則保持在時(shí)鐘信號(hào)CLK的上升沿的門信號(hào)GATE，如圖14的(c)所示。由于G9是一個(gè)“或”門，故“與”門G1的輸出在門信號(hào)GATE的上升沿處是一個(gè)未經(jīng)變化的輸出。其結(jié)果，“與”門電路G2的輸出將變得如圖14的(d)所示(因?yàn)殚T電路G10從觸發(fā)器電路FF4-1接收到一個(gè)“H”信號(hào))。計(jì)數(shù)器C2根據(jù)“與”門電路G2的輸出CLKG開始其計(jì)數(shù)操作。當(dāng)輸出C2-B0即計(jì)數(shù)器C2的輸出QA如圖14的(e)所示上升時(shí)，觸發(fā)器電路FF7被置“1”，如圖14的(f)所示。從而，時(shí)鐘信號(hào)CLK僅在門電路G3的輸出端如圖14的(g)所示那樣保持為“H”時(shí)被傳送到觸發(fā)器電路FF3-1和FF4-1，如圖14的(h)所示。這個(gè)時(shí)間周期從觸發(fā)器電路FF1的“H”輸出開始時(shí)刻至觸發(fā)器電路FF7的“H”輸出開始時(shí)刻，亦即門電路G4從門電路G3接收“H”輸出的周期。
圖15示出與圖13的“Y”部分相關(guān)的操作。
當(dāng)測(cè)量輸入脈沖PIN輸入計(jì)數(shù)器C1時(shí)，計(jì)數(shù)器C1開始對(duì)脈沖PIN計(jì)數(shù)。用于對(duì)輸出QA至QG執(zhí)行“與”操作的門電路G5的輸出將變成如圖15的(a)所示。正如這個(gè)圖中所示的一樣，門電路G5恰好在從計(jì)數(shù)器C1輸出最后一個(gè)計(jì)數(shù)信號(hào)QH之前僅為輸入信號(hào)PIN輸出一個(gè)“H”信號(hào)。此外，門電路G6的輸出將根據(jù)圖15的(b)所示的觸發(fā)器電路FF2的Q輸出變成如圖15的(c)所示。這時(shí)，門電路G6的輸出變成“H”，而且觸發(fā)器電路FF8在計(jì)數(shù)器C1的輸出QA的上升邊沿處保持觸發(fā)器電路FF2的Q輸出，如圖15的(d)所示，其結(jié)果，門電路G7的輸出將變成如圖15的(e)所示，并且時(shí)鐘信號(hào)CLK僅在門電路G7保持為“H”時(shí)傳送到觸發(fā)器電路FF3-2和FF4-2，如圖15的(f)所示。
一般，裝置的功耗在時(shí)鐘信號(hào)流經(jīng)觸發(fā)器電路時(shí)變得較高。但是，由于根據(jù)本實(shí)施例這一周期已被縮短，因此能夠提高時(shí)間測(cè)量裝置的分辨率而不需要增加功耗和提高時(shí)鐘信號(hào)的頻率。雖然與第一實(shí)施例相比，在這一實(shí)施例中增加了多個(gè)元件，但由于數(shù)字元件(比模擬元件便宜)可以用作被增加的元件。因而，可以降低時(shí)間測(cè)量裝置的功耗而不需要增加裝置的成本。
權(quán)利要求
1.一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的時(shí)間寬度的時(shí)間測(cè)量裝置，包括第一門電路裝置，用于根據(jù)對(duì)輸入信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；第一保持裝置，用于保持在時(shí)鐘信號(hào)的下降時(shí)刻的門信號(hào)；第二保持裝置，用于保持在時(shí)鐘信號(hào)的上升時(shí)刻的門信號(hào)；第二門電路裝置，用于根據(jù)所述第一和第二保持裝置輸出信號(hào)的寬度之一讓時(shí)鐘信號(hào)通過(guò)；第三保持裝置，用于保持所述第二保持裝置在所述第一保持裝置的輸出的前沿時(shí)刻的輸出狀態(tài)；第四保持裝置，用于保持所述第二保持裝置在所述第一保持裝置的輸出的后沿時(shí)刻的輸出狀態(tài)；以及計(jì)數(shù)裝置，用于對(duì)所述第二門電路裝置輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。
2.根據(jù)權(quán)利要求1的時(shí)間測(cè)量裝置，還包括一個(gè)校正裝置，用于根據(jù)所述第三和第四保持裝置的輸出校正所述計(jì)數(shù)裝置得出的計(jì)數(shù)數(shù)值。
3.根據(jù)權(quán)利要求2的時(shí)間測(cè)量裝置，其中所述校正裝置根據(jù)第三和第四保持裝置的輸出采用計(jì)數(shù)數(shù)值、計(jì)數(shù)數(shù)值加1/2以及計(jì)數(shù)數(shù)值減1/2之一。
4.根據(jù)權(quán)利要求1的時(shí)間測(cè)量裝置，還包括第一時(shí)鐘輸出裝置，用于僅在門信號(hào)的前沿鄰近的第一時(shí)間區(qū)間向所述第一和第二保持裝置供應(yīng)時(shí)鐘信號(hào)；以及第二時(shí)鐘輸出裝置，用于僅在門信號(hào)的后沿鄰近的第二時(shí)間區(qū)間向所述第一和第二保持裝置供應(yīng)時(shí)鐘信號(hào)。
5.根據(jù)權(quán)利要求4的時(shí)間測(cè)量裝置，其中第一和第二時(shí)間區(qū)間短于門信號(hào)區(qū)間。
6.一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的時(shí)間寬度的時(shí)間測(cè)量裝置，包括第一門電路裝置，用于根據(jù)對(duì)輸出信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；第一時(shí)鐘輸出裝置，用于在門信號(hào)前沿鄰近的一個(gè)短于門信號(hào)區(qū)間的第一時(shí)間區(qū)間輸出時(shí)鐘信號(hào)；第一保持裝置，用于保持在時(shí)鐘信號(hào)下降的時(shí)刻的門信號(hào)；第二保持裝置，用于保持在時(shí)鐘信號(hào)上升的時(shí)刻的門信號(hào)；第三保持裝置，用于保持所述第一保持裝置在所述第二保持裝置的輸出前沿時(shí)刻的輸出狀態(tài)；第二時(shí)鐘輸出裝置，用于在門信號(hào)后沿鄰近的一個(gè)短于門信號(hào)區(qū)間的第二時(shí)間區(qū)間輸出時(shí)鐘信號(hào)；第四保持裝置，用于保持在時(shí)鐘信號(hào)的下降時(shí)刻的門信號(hào)；第五保持裝置，用于保持在時(shí)鐘信號(hào)的上升時(shí)刻的門信號(hào)；第六保持裝置，用于保持所述第四保持裝置在所述第五保持裝置的輸出前沿時(shí)刻的輸出狀態(tài)；第二門電路裝置，用于在所述第一、第二、第四和第五保持裝置的兩個(gè)輸出信號(hào)所決定的時(shí)間內(nèi)讓時(shí)鐘信號(hào)通過(guò)；以及計(jì)數(shù)裝置，用于對(duì)所述第二門電路裝置輸出的時(shí)鐘信號(hào)計(jì)數(shù)。
7.根據(jù)權(quán)利要求6的時(shí)間測(cè)量裝置，還包括一個(gè)校正裝置，用于根據(jù)所述第三和第六保持裝置的輸出校正由所述計(jì)數(shù)裝置得出的計(jì)數(shù)數(shù)值。
8.一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的時(shí)間寬度的時(shí)間測(cè)量方法，包括的步驟是根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；從時(shí)鐘信號(hào)的下降時(shí)刻保持門信號(hào)并輸出一個(gè)第一信號(hào)；從時(shí)鐘信號(hào)的上升時(shí)刻保持門信號(hào)并輸出一個(gè)第二信號(hào)；保持第二信號(hào)在第一信號(hào)的前沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第三信號(hào)；保持第二信號(hào)在第一信號(hào)的后沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第四信號(hào)；根據(jù)第一和第二信號(hào)的寬度之一讓時(shí)鐘信號(hào)通過(guò)；以及對(duì)所通過(guò)的時(shí)鐘信號(hào)計(jì)數(shù)。
9.根據(jù)權(quán)利要求8的時(shí)間測(cè)量方法，還包括根據(jù)第三和第四信號(hào)校正時(shí)鐘信號(hào)的計(jì)數(shù)數(shù)值的步驟。
10.根據(jù)權(quán)利要求9的時(shí)間測(cè)量方法，其中計(jì)數(shù)數(shù)值、計(jì)數(shù)數(shù)值加1/2和計(jì)數(shù)數(shù)值減1/2之一被在校正步驟中根據(jù)第三和第四信號(hào)的輸出選為測(cè)量結(jié)果。
11.根據(jù)權(quán)利要求8的時(shí)間測(cè)量方法，還包括步驟在門信號(hào)前沿鄰近的一個(gè)第一時(shí)間區(qū)間供應(yīng)時(shí)鐘信號(hào)；以及在門信號(hào)后沿鄰近的一個(gè)第二時(shí)間區(qū)間供應(yīng)時(shí)鐘信號(hào)。
12.根據(jù)權(quán)利要求11的時(shí)間測(cè)量方法，其中第一和第二時(shí)間區(qū)間均短于門信號(hào)區(qū)間。
13.一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的時(shí)間寬度的時(shí)間測(cè)量裝置，包括第一門電路裝置，用于根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；第一保持裝置，用于保持在時(shí)鐘信號(hào)的第一類型變化時(shí)刻的門信號(hào)；第二保持裝置，用于保持在時(shí)鐘信號(hào)的第二類型變化時(shí)刻的門信號(hào)；第二門電路裝置，用于根據(jù)所述第一和第二保持裝置的輸出信號(hào)寬度之一讓時(shí)鐘信號(hào)通過(guò)；第三保持裝置，用于保持所述第二保持裝置在所述第一保持裝置的輸出的前沿時(shí)刻的輸出狀態(tài)；第四保持裝置，用于保持所述第二保持裝置在所述第一保持裝置的輸出的后沿時(shí)刻的輸出狀態(tài)；以及計(jì)數(shù)器裝置，用于對(duì)所述第二門電路裝置輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。
14.一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的時(shí)間寬度的時(shí)間測(cè)量方法，包括的步驟是根據(jù)輸入信號(hào)的計(jì)數(shù)數(shù)值生成一個(gè)門信號(hào)；從時(shí)鐘信號(hào)的第一類型變化的時(shí)刻保持門信號(hào)，并輸出一個(gè)第一信號(hào)；從時(shí)鐘信號(hào)的第二類型變化的時(shí)刻保持門信號(hào)，并輸出一個(gè)第二信號(hào)；保持第二信號(hào)在第一信號(hào)的前沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第三信號(hào)；保持第二信號(hào)在第一信號(hào)的后沿時(shí)刻的輸出狀態(tài)，并輸出一個(gè)第四信號(hào)；根據(jù)第一信號(hào)和第二信號(hào)的寬度之一讓時(shí)鐘信號(hào)通過(guò)；以及對(duì)通過(guò)的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)。
全文摘要
一種用于以時(shí)鐘信號(hào)為基礎(chǔ)測(cè)量輸入信號(hào)的持續(xù)時(shí)間的時(shí)間測(cè)量裝置,包括第一門電路;一個(gè)用于保持在時(shí)鐘信號(hào)下降時(shí)刻的門信號(hào)的第一保持電路;一個(gè)用于保持在時(shí)鐘信號(hào)上升時(shí)刻的門信號(hào)的第二保持電路;一個(gè)第二門電路;一個(gè)用于保持第二保持電路在第一保持電路的輸出前沿時(shí)刻的輸出狀態(tài)的第三保持電路;一個(gè)第四保持電路;以及一個(gè)用于對(duì)第二門電路輸出的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)的計(jì)數(shù)器電路。計(jì)數(shù)數(shù)值根據(jù)第三和第四保持電路的輸出校正。
文檔編號(hào)G04F10/04GK1176416SQ97117940
公開日1998年3月18日 申請(qǐng)日期1997年9月3日 優(yōu)先權(quán)日1996年9月4日
發(fā)明者工藤高裕, 高橋正人, 加藤修久, 中村公弘 申請(qǐng)人:富士電機(jī)株式會(huì)社