專(zhuān)利名稱(chēng)：半導(dǎo)體集成電路器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，及涉及例如一種有效地應(yīng)用于配備有降壓電源電路的半導(dǎo)體器件，該降壓電源電路用于降低一個(gè)外部電源電壓和將它提供給一個(gè)內(nèi)部電路。
背景技術(shù)：
隨著半導(dǎo)體處理技術(shù)的發(fā)展，已經(jīng)在減小每個(gè)MOSFET尺寸和存儲(chǔ)單元尺寸方面取得進(jìn)展。由于減小器件尺寸，已經(jīng)能夠降低MOSFET的操作電壓以便解決例如短溝道效應(yīng)和熱載流子等問(wèn)題。另一方面，一個(gè)半導(dǎo)體集成電路器件的外部電源電壓取決于配備有該電路的系統(tǒng)的電源電壓。隨著在半導(dǎo)體集成電路器件中提出的器件尺寸的減小而降低系統(tǒng)電源電壓是困難的。作為一種用于彌補(bǔ)系統(tǒng)電源電壓與每個(gè)形成于半導(dǎo)體集成電路器件上的MOSFET的操作電壓之間的差距，一種降壓電路被提供給半導(dǎo)體集成電路器件以便降低對(duì)應(yīng)于系統(tǒng)電源電壓的外部電源電壓，從而適合于組成內(nèi)部電路的每個(gè)MOSFET。
如圖21中所示的這類(lèi)負(fù)反饋放大器電路(電壓跟隨器)被用作降壓電路。如圖22中所示，認(rèn)為一個(gè)由恒定電壓生成電路所形成的基準(zhǔn)電壓Vref被輸入至負(fù)反饋放大器電路并且在該處被功率放大以便形成一個(gè)輸出電壓Vout，此后它作為操作電壓被提供給一個(gè)負(fù)載電路(內(nèi)部電路)Z，后者的典型電路是由一個(gè)電阻器和一個(gè)電容器組成的平行電路。作為使用MOSFET的放大器電路的另一個(gè)例子，已知有未審查專(zhuān)利出版物Nos.Hei11(1999)-284447，Hei3(1991)-174811，Hei5(1993)-252020，Hei10(1998)-22749等。

發(fā)明內(nèi)容
特別希望將安裝于攜帶式電子設(shè)備中的半導(dǎo)體集成電路器件的電流消耗減少至實(shí)際上最小。因此，配備有降壓電路的半導(dǎo)體集成電路器件需要盡可能地減少降壓電路的電流消耗。然而，以上所述例如圖21中所示負(fù)反饋放大器電路要求有數(shù)百μA偏流流經(jīng)電流源I1a，以便將一個(gè)內(nèi)部電壓初始化?？赡苡幸韵虑闆r，即在無(wú)操作的備用情況下將安裝于攜帶式電子設(shè)備中的半導(dǎo)體集成電路器件的電流消耗設(shè)為大約0.5μA。產(chǎn)生的問(wèn)題是為實(shí)現(xiàn)這類(lèi)低功率消耗的降壓電路所能允許的電流消耗最多是大約120nA，及無(wú)法為這類(lèi)低功率消耗在半導(dǎo)體集成電路器件中安裝降壓電路。
本發(fā)明的一個(gè)目的是提供一種配備有負(fù)反饋放大器電路或降壓電路的半導(dǎo)體集成電路器件，它能夠響應(yīng)于電源電壓的波動(dòng)而有效地將輸出電壓穩(wěn)壓。本發(fā)明的另一個(gè)目的是提供一種配備有負(fù)反饋放大器電路或降壓電路的半導(dǎo)體集成電路器件，它能夠擴(kuò)大電源電壓的操作范圍及將輸出電壓穩(wěn)壓。本說(shuō)明書(shū)和附圖的描述將使本發(fā)明的以上和其他目的和新穎特征更為明顯。
下面將簡(jiǎn)要地描述本應(yīng)用中公開(kāi)的典型發(fā)明的概要一個(gè)恒定電流源用于產(chǎn)生一個(gè)偏流，用于設(shè)置每個(gè)差動(dòng)放大MOSFET中的電流消耗。一個(gè)電容器被提供于一個(gè)外部電源電壓與一個(gè)預(yù)定電路節(jié)點(diǎn)之間以便檢測(cè)外部電源電壓的減少。由于這類(lèi)外部電源的波動(dòng)而使電流在電容器中流動(dòng)，該差動(dòng)放大MOSFET的操作電流增加，從而執(zhí)行操作，將一個(gè)對(duì)應(yīng)于外部電源電壓的減少而變動(dòng)的輸出電壓進(jìn)行穩(wěn)壓。
此外，一個(gè)恒定電流源用于使每個(gè)差動(dòng)放大MOSFET中流動(dòng)一個(gè)偏流以便設(shè)置電流消耗。一個(gè)電容器被提供于一個(gè)響應(yīng)于外部電源電壓波動(dòng)的電路節(jié)點(diǎn)與一個(gè)接地電位之間，從而檢測(cè)外部電源電壓的升高。由于這類(lèi)外部電源的波動(dòng)而使電流在電容器中的流動(dòng)，該放大MOSFET的操作電流增加，從而執(zhí)行操作，對(duì)一個(gè)對(duì)應(yīng)于外部電源電壓的升高而變動(dòng)的輸出電壓進(jìn)行穩(wěn)壓。


圖1是一個(gè)用于顯示安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的一個(gè)實(shí)施例的電路圖；圖2是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的另一個(gè)實(shí)施例的電路圖；圖3是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖；圖4是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的還有一個(gè)實(shí)施例的電路圖；圖5是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖；圖6是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖；圖7是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖；圖8是一個(gè)用于顯示被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的降壓電路的一個(gè)實(shí)施例的電路圖；圖9是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖；圖10是一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電容器的一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖；圖11是一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電容器的另一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖；圖12是一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電阻性元件的一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖；圖13是一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電阻性元件的另一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖；圖14是一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的一個(gè)實(shí)施例的電路圖；
圖15是一個(gè)用于闡述根據(jù)本發(fā)明的半導(dǎo)體集成電路器件的一個(gè)
具體實(shí)施例方式
一個(gè)安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的一個(gè)實(shí)施例的電路圖被顯示于圖1中。組成本實(shí)施例的相應(yīng)的電路元件以及其他用于組成半導(dǎo)體集成電路器件的電路元件一起由已知的CMOS半導(dǎo)體制造技術(shù)形成于單片基片上。同一圖中顯示的負(fù)反饋放大器電路包括一個(gè)由N溝道型MOSFET和P溝道型MOSFET組成的CMOS電路。通過(guò)將這些P溝道型MOSFET的柵極(溝道部分)標(biāo)以箭頭而將它們與N溝道型MOSFET區(qū)別開(kāi)。即使在其他電路圖中這也是類(lèi)似的。
根據(jù)本發(fā)明的負(fù)反饋放大器電路組成一個(gè)電壓跟隨器電路，其中它的輸出電壓被百分之百地反饋從而將一個(gè)輸入電壓(基準(zhǔn)電壓)進(jìn)行功放，以便形成或產(chǎn)生一個(gè)輸出電壓Vout。因此，負(fù)反饋放大器電路完成一個(gè)功放操作以使輸出電壓Vout變?yōu)榈扔谳斎腚妷篤ref。輸出電壓Vout用作一個(gè)未闡述的內(nèi)部電路的操作電壓。
根據(jù)本實(shí)施例的負(fù)反饋放大器電路的電源電壓Vdd被設(shè)為外部電源或從半導(dǎo)體集成電路器件的外部端點(diǎn)提供的電源電壓。類(lèi)似地，一個(gè)用作外部電源端點(diǎn)的接地端點(diǎn)被提供于半導(dǎo)體集成電路器件中并且被提供有一個(gè)接地電位。該負(fù)反饋放大器電路根據(jù)電源電壓Vdd和接地電位進(jìn)行操作。輸入電壓Vref被設(shè)為低于外部電源電壓Vdd的電壓。因此，由根據(jù)本實(shí)施例的負(fù)反饋放大器電路配置的電壓跟隨器電路用作一個(gè)降壓電源電路，它通過(guò)將外部電源電壓Vdd降壓而獲得一個(gè)內(nèi)部電壓Vout。
根據(jù)本實(shí)施例的的負(fù)反饋放大器電路使用兩對(duì)差動(dòng)電路。用作第一對(duì)或組的差動(dòng)電路包括N溝道型差動(dòng)MOSFET Q1和Q2及被提供于它們的公共源極與接地電位之間的P溝道型MOSFET Q8。用作另一組的差動(dòng)電路包括N溝道型差動(dòng)MOSFET Q3和Q4及被提供于它們的公共源極與接地電位之間的P溝道型MOSFET Q9。
一個(gè)負(fù)載電路被公共地提供于兩對(duì)差動(dòng)電路之間。該負(fù)載電路由一個(gè)電流鏡像電路組成，該電流鏡像電路包括一個(gè)二極管連接的P溝道型MOSFET Q6，及MOSFET Q6的柵極和源極分別與其公共地連接的一個(gè)P溝道型MOSFET Q5。P溝道型MOSFET Q5和Q6的源極被提供有電源電壓Vdd。一個(gè)差動(dòng)電路的MOSFET Q1和Q3的漏極被公共地連接并且連至電流鏡像電路的輸出側(cè)上的MOSFET Q5的漏極。另一個(gè)差動(dòng)電路的MOSFET Q2和Q4的各漏極被公共地連接并且連至電流鏡像電路的輸入側(cè)的MOSFET Q6的漏極。
從電流鏡像電路的輸出側(cè)上的MOSFET Q5的漏極輸出的信號(hào)被傳輸至一個(gè)P溝道型輸出MOSFET Q10的柵極。MOSFET Q10用作可變阻抗裝置并且通過(guò)一條源極-至-漏極或源極-漏極路徑將電源電壓Vdd降壓，從而形成或產(chǎn)生一個(gè)輸出電壓Vout。其漏極被公共地連接的一個(gè)差動(dòng)電路的MOSFET Q1和Q3的各柵極被公共地提供有輸入電壓Vref。其漏極被公共地連接的另一個(gè)差動(dòng)電路的MOSFETQ2和Q4的各柵極被公共地提供有輸出電壓Vout，從而建立百分之百反饋的電壓跟隨器電路。
雖然不限于具體情況，但當(dāng)在本實(shí)施例中P溝道型MOSFET Q8和Q9用作用于形成差動(dòng)MOSFET Q1、Q2和Q3、Q4的操作電流的MOSFET時(shí)，以下的偏流電路用于穩(wěn)壓地操作這些P溝道型MOSFETQ8和Q9。
一個(gè)用于設(shè)置偏流的恒定電流源I1被提供于P溝道型MOSFETQ7的柵極和漏極與接地電位之間，而該MOSFET Q7的柵極和漏極是公共地連接的并且被提供為二極管配置。MOSFET Q7的源極連至N溝道型MOSFET Q11的對(duì)應(yīng)的源極，而該MOSFET Q11的柵極被提供有輸入電壓Vref。雖然不限于具體情況，但MOSFET Q11的漏極連至電源電壓Vdd。
在此配置中，由恒定電流源I1所形成的電流流經(jīng)MOSFET Q11和Q7的串連電路。MOSFET Q7的柵極連至MOSFET Q8和Q9的柵極。MOSFET Q8和Q9的源極分別連至差動(dòng)Q1、Q2和Q3、Q4的公共源極。P溝道型MOSFET Q7至Q9所形成的結(jié)構(gòu)彼此類(lèi)似，及差動(dòng)MOSFET Q1至Q4所形成的結(jié)構(gòu)彼此類(lèi)似。此外，它們?nèi)绱诵纬梢允顾鼈冎蠵溝道型MOSFET和N溝道型MOSFET的閾值電壓彼此相等。因此有可能在MOSFET Q8和Q9中的每一個(gè)中流動(dòng)著對(duì)應(yīng)于MOSFET Q7中流動(dòng)的電流。如果MOSFET Q8和Q9被形成為具有與MOSFET Q7相同的尺寸，則就有可能在MOSFET Q8和Q9中流動(dòng)著類(lèi)似于由恒定電流源I1所形成的恒定電流那樣的電流。
雖然不限于本實(shí)施例的具體情況，為降低功率消耗，在MOSFETQ7至Q9中流動(dòng)的電流被設(shè)為非常小的大約120μA的電流。每個(gè)差動(dòng)放大器電路中采用的操作電流和操作頻率之間的關(guān)系被顯示于圖20中。當(dāng)操作電流被如上所述地設(shè)為小值時(shí)，操作頻率變?yōu)榉浅５?，以致無(wú)法控制一個(gè)輸出MOSFET Q10來(lái)抑制系統(tǒng)電源的波動(dòng)而使輸出電壓Vout不穩(wěn)定。
在本實(shí)施例中，一個(gè)電容器C1被提供于差動(dòng)MOSFET Q1和Q2與電源電壓Vdd之間，即使當(dāng)操作電流沒(méi)有像以上所述的那樣減少得很多，也能將輸出電壓Vout相對(duì)于電源電壓Vdd的波動(dòng)而進(jìn)行穩(wěn)壓及提供低功耗。電容器C1被人工制成以便具有以下功能檢測(cè)電源電壓Vdd的減少以及使由于電源電壓Vdd的減少而引起電容器C1的放電操作而產(chǎn)生的電流流經(jīng)差動(dòng)MOSFET Q1和Q2中從而有助于改進(jìn)操作頻率。
由于表現(xiàn)為輸入電壓Vref-MOSFET Q1的柵極、MOSFET Q8的源極-源極、MOSFET Q7的柵極-柵極、MOSFET Q11的源極-源極以及柵極-Vref的形式的閉環(huán)，相應(yīng)的MOSFET的各源極和柵極處的節(jié)點(diǎn)電位是平衡的。即使在其他差動(dòng)MOSFET Q3和Q4的情況下，由于與以上所述類(lèi)似的閉環(huán)，MOSFET Q3和Q9的源極以及MOSFET Q9的柵極在電位上是平衡的。
因此，當(dāng)電源電壓Vdd如圖17中的波形所示地降低時(shí)，如上所述，來(lái)自差動(dòng)電路的輸出電壓Vout也在根據(jù)由這類(lèi)MOSFET Q8和Q9所形成的操作電流進(jìn)行操作的差動(dòng)電路中減少。然而，由于電容器C1的耦合作用，差動(dòng)MOSFET Q1和Q2的公共源極的節(jié)點(diǎn)(1)處的電位也減少。由于節(jié)點(diǎn)(1)處電位的減少，一個(gè)大于Vref-Vth(N)的電壓(a)被加于差動(dòng)MOSFET Q1和Q2的柵極與源極之間，以使流經(jīng)差動(dòng)MOSFET Q1和Q2中的每一個(gè)中的電流增加。Vth(N)標(biāo)示例如由MOSFET Q1作為例子的N溝道型MOSFET的閾值電壓。
由于只提供了相對(duì)于以上所述差動(dòng)MOSFET Q1和Q2公共源極的恒定電流流動(dòng)的基于MOSFET Q8的電流路徑，差動(dòng)MOSFET Q1和Q2中的每一個(gè)中流動(dòng)的對(duì)應(yīng)于以上電壓(a)的電流的增加是由平衡電壓(Vref-Vth(N))的恢復(fù)時(shí)電容器C1的放電電流引起的。也即，電容器C1將用于在節(jié)點(diǎn)(1)處的電位恢復(fù)至初始平衡狀態(tài)時(shí)生成一個(gè)放電電流的作用與用于在將電源電壓Vdd的減少傳輸至節(jié)點(diǎn)(1)的作用結(jié)合起來(lái)。
由于將一個(gè)電容器C1加至本實(shí)施例中的差動(dòng)放大器電路的這一簡(jiǎn)單電路配置，差動(dòng)MOSFET的操作電流被增加以便改進(jìn)此時(shí)用于檢測(cè)電源電壓的減少和將輸出電壓Vout進(jìn)行穩(wěn)壓所需操作頻率，以此方式，輸出MOSFET Q10的柵極處的電壓(4)被控制為具有高響應(yīng)以便減少輸出電壓Vout(3)的降低。
再次，一個(gè)電容器C2被提供于差動(dòng)MOSFET Q3和Q4的公共源極與接地電位之間。提供這一發(fā)明，以便允許電容器C2具有以下功能與以上功能相反的通過(guò)輸出電壓Vout間接地檢測(cè)電源電壓Vdd的升高的功能及使差動(dòng)MOSFET Q3和Q4中的每一個(gè)中流動(dòng)的電流和電流源MOSFET Q9的電流隨著輸出電壓Vout的升高而增加從而有助于改進(jìn)操作頻率的功能。
也即，當(dāng)電源電壓Vdd改變而如圖17中波形圖所示地升高時(shí)，輸出電壓Vout(3)也相應(yīng)地升高。此時(shí)差動(dòng)MOSFET Q3和Q4的源極處的電位(5)被電容器C2保持為Vref-Vth(N)。因此，差動(dòng)MOSFET Q4的柵極和源極之間的電壓變大，猶如電壓(b)一樣，以此方式增加在這類(lèi)放大MOSFET Q4中流動(dòng)的電流。如上所述，由于只有用作電流源的MOSFET Q9被提供于差動(dòng)MOSFET Q3和Q4的公共源極處，MOSFET Q4中流動(dòng)的電流的增加是由電容器C2的放電電流所引起的。
當(dāng)由于電容器C2的充電電流而使公共源極的節(jié)點(diǎn)(5)的電位，試圖升高時(shí)，MOSFET Q9的柵極和源極之間的電壓增加，以致流經(jīng)MOSFET Q9的電流增加。也即，輸出電壓Vout由于差動(dòng)MOSFETQ4、電容器C2和電流源MOSFET Q9之間的相互作用而增加，而這又使流經(jīng)差動(dòng)MOSFET Q4的操作電流增加，以致施加于P溝道型MOSFET Q10的柵極上的控制電壓(4)升高，從而增加等效電阻值，并且以此方式操作相應(yīng)的電路以便抑制輸出電壓Vout的升高。
當(dāng)這一電源電壓Vdd升高時(shí)，被提供于差動(dòng)MOSFET Q1和Q2的公共源極與電源電壓Vdd之間的電容器C1使公共源極的節(jié)點(diǎn)(1)處的電位升高，從而使MOSFET Q1和Q2分別進(jìn)入關(guān)斷狀態(tài)。此外，一個(gè)例如電壓(c)的大電壓被施加于電流源MOSFET Q8的柵極與源極之間，以使流經(jīng)這一MOSFET Q8中的電流增加。其結(jié)果是，能夠依靠流經(jīng)MOSFET Q8的電流來(lái)高速地完成電容器C1的充電操作。也即，由于電容器C1高速地響應(yīng)于電源電壓Vdd的升高而完成其充電操作，即使當(dāng)電源電壓Vdd在以上操作后立即降低，電容器C1也能檢測(cè)到電源電壓Vdd的減少，及每個(gè)對(duì)應(yīng)于它的差動(dòng)MOSFET的操作頻率能夠得到改進(jìn)。
由于如上所述地為兩個(gè)差動(dòng)電路提供了電容器C1和C2，差動(dòng)MOSFET Q1和Q2或Q3和Q4的操作電流響應(yīng)于電源電壓Vdd的波動(dòng)例如減少和升高而臨時(shí)地增加，因而改進(jìn)其操作頻率。因此，能夠預(yù)料到這類(lèi)電容器C1和C2的操作電流的臨時(shí)增加而減少M(fèi)OSFETQ8和Q9所設(shè)操作電流，以此方式有可能減少功率消耗。
圖18中顯示圖1中其接地電位臨時(shí)升高的實(shí)施例電路的操作波形圖。將輸出電壓Vout保持恒定的操作是以接地電位為基準(zhǔn)電位的。因此，圖1中所示實(shí)施例電路完成類(lèi)似于圖17的操作，其中電源電壓Vdd被臨時(shí)地減少。然而，隨著接地電位的升高而將輸出電壓Vout升高的操作能夠?qū)⑹褂媒拥仉娢蛔鳛榛鶞?zhǔn)電位的輸出電壓Vout保持恒定。
當(dāng)接地電位按照?qǐng)D18的波形圖升高時(shí)，節(jié)點(diǎn)(2)和(6)處相對(duì)于輸入電壓Vref的電位也相應(yīng)地升高，而輸入電壓Vref是以接地電位為基準(zhǔn)電位的。此外，差動(dòng)MOSFET Q3和Q4的公共源極的節(jié)點(diǎn)(5)處的電位也以相同方式由于電容器C2的作用而升高。然而，電容器C1中的電壓阻止差動(dòng)MOSFET Q1和Q2的公共源極的節(jié)點(diǎn)(1)處的電位升高。由于節(jié)點(diǎn)(1)的電位保持不變，一個(gè)大于Vref-Vth(N)的電壓(a)被施加于每個(gè)差動(dòng)MOSFET Q1和Q2中的每一個(gè)的柵極與源極之間，以使每個(gè)差動(dòng)MOSFET Q1和Q2中流動(dòng)的電流增加。
由于只提供了相對(duì)于以上所述差動(dòng)MOSFET Q1和Q2公共源極的恒定電流流動(dòng)的基于MOSFET Q8的電流路徑，差動(dòng)MOSFET Q1和Q2中的每一個(gè)中流動(dòng)的對(duì)應(yīng)于以上電壓(a)的電流的增加是由平衡電壓(Vref-Vth(N))恢復(fù)時(shí)電容器C1的放電電流所引起的。也即，電容器C1將用于在節(jié)點(diǎn)(1)處的電位恢復(fù)至初始平衡狀態(tài)時(shí)生成一個(gè)放電電流的作用與用于將接地電位的升高傳輸至節(jié)點(diǎn)(1)的作用結(jié)合起來(lái)。
由于將一個(gè)電容器C1加至本實(shí)施例中的差動(dòng)放大器電路的這一簡(jiǎn)單電路配置，差動(dòng)MOSFET的操作電流被增加以便改進(jìn)此時(shí)用于檢測(cè)接地電位的增加和將輸出電壓Vout進(jìn)行穩(wěn)壓所需操作頻率，以此方式，輸出MOSFET Q10的柵極處的電壓(4)被控制為具有高響應(yīng)以便隨著接地電位而升高輸出電壓Vout(3)。
當(dāng)接地電位被降低而回至如圖18中波形圖所示初始狀態(tài)時(shí)，差動(dòng)MOSFET處的公共源極節(jié)點(diǎn)(5)處的電位也相應(yīng)地減少。因此，對(duì)其施加輸出電壓Vout的差動(dòng)MOSFET Q4的柵極與其源極之間的電壓變大，猶如電壓(b)一樣，以此方式增加在這類(lèi)放大MOSFET Q4中流動(dòng)的電流。由于如上所述，只有用作電流源的MOSFET Q9被提供于差動(dòng)MOSFET Q3和Q4的公共源極處，MOSFET Q4中流動(dòng)的電流的增加是由電容器C2的充電電流所引起的。
當(dāng)由于電容器C2的充電電流而使公共源極的節(jié)點(diǎn)(5)的電位試圖升高時(shí)，MOSFET Q9的柵極和源極之間的電壓增加，以致流經(jīng)MOSFET Q9的電流增加。也即，輸出電壓Vout由于差動(dòng)MOSFETQ4、電容器C2和電流源MOSFET Q9之間的相互作用而增加，而這又使流經(jīng)差動(dòng)MOSFET Q4的操作電流增加，以致施加于P溝道型MOSFET Q10的柵極上的控制電壓(4)升高，從而使相應(yīng)的電路進(jìn)行操作以便抑制輸出電壓Vout的升高。
當(dāng)這一接地電位被降低時(shí)，相對(duì)于節(jié)點(diǎn)(6)處的電位的減少，被提供于差動(dòng)MOSFET Q1和Q2的公共源極與電源電壓Vdd之間的電容器C1所保持的電壓促使公共源極的節(jié)點(diǎn)(1)處的電位實(shí)際上升高，從而使MOSFET Q1和Q2分別進(jìn)入關(guān)斷狀態(tài)。此外，一個(gè)例如電壓(c)的大電壓被施加于電流源MOSFET Q8的柵極與源極之間，以使流經(jīng)這一MOSFET Q8中的電流增加。其結(jié)果是，能夠依靠流經(jīng)MOSFET Q8的電流來(lái)高速地完成電容器C1的充電操作。
也即，由于電容器C1高速地響應(yīng)于接地電位的減少而完成其充電操作，即使在以上操作后如圖18中所示地電源電壓Vdd立即降低和接地電位立即升高，電容器C1也能檢測(cè)到電源電壓Vdd的減少或接地電位的升高，及每個(gè)差動(dòng)MOSFET的操作頻率能夠得到相應(yīng)的改進(jìn)。
當(dāng)根據(jù)本實(shí)施例的負(fù)反饋放大器電路在一個(gè)降壓電路中用作電壓跟隨器配置時(shí)，能夠省略電容器C2。也即，當(dāng)由一個(gè)降壓電路為一個(gè)內(nèi)部電路包括觸發(fā)器電路和例如存儲(chǔ)單元等的存儲(chǔ)器電路提供操作電壓時(shí)，不允許由于電源電壓Vdd的減少或接地電位的升高而使每個(gè)觸發(fā)器電路和存儲(chǔ)單元的操作電壓減少因而無(wú)法保證存儲(chǔ)器的正常操作。另一方面，如果即使降壓電路臨時(shí)地抬高電位也容許器件出故障，則不會(huì)產(chǎn)生實(shí)質(zhì)的損害或破壞。因此，如果負(fù)反饋放大器電路被用于這類(lèi)電路中，其中只是輸出電壓即接地電位與輸出端點(diǎn)之間的電位減少會(huì)成為問(wèn)題，例如降壓電路等的情況，則能夠省略差動(dòng)MOSFET Q3和Q4及電容器C2。
圖2中顯示一個(gè)安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的另一個(gè)實(shí)施例的電路圖。根據(jù)本實(shí)施例的負(fù)反饋放大器電路采用這類(lèi)發(fā)明以便減少其低限操作電壓。在圖1中所示實(shí)施例電路中，需要將基準(zhǔn)電壓Vref設(shè)為一個(gè)大于Vth(P)+Vth(N)+VI的電壓，其中P溝道型MOSFET的閾值電壓被表示為Vth(P)，N溝道型MOSFET的閾值電壓被表示為Vth(N)及跨越電流源I1兩端的電壓被表示為VI。
在根據(jù)本實(shí)施例的的負(fù)反饋放大器電路中，兩個(gè)N溝道型電流源MOSFET Q17和Q18被分別提供于差動(dòng)MOSFET Q12和Q13的公共源極與接地電位之間。被提供于電流鏡像配置中的P溝道型負(fù)載MOSFET Q14和Q15和由其輸出電壓控制的P溝道型輸出MOSFETQ16被提供給差動(dòng)MOSFET Q12和Q13的漏極。輸出MOSFET Q16的漏極和差動(dòng)MOSFET Q13的柵極彼此相連，以及差動(dòng)MOSFETQ12的柵極被提供有一個(gè)輸入電壓(基準(zhǔn)電壓)Vref，從而配置一個(gè)電壓跟隨器電路。
MOSFET Q17被以下電路控制以便當(dāng)電源電壓Vdd升高時(shí)(當(dāng)接地電位降低時(shí))增加操作電流。一個(gè)電流源I2促使一個(gè)偏流流經(jīng)被提供于二極管配置中的N溝道型MOSFET Q19和Q21。MOSFET Q21的源極被提供有接地電位，及電流源I2被提供于MOSFET Q19的柵極和漏極與電源電壓Vdd之間。其柵極被公共地連至MOSFET Q19和Q21柵極的MOSFET Q20和Q22被提供給MOSFET Q19和Q21。這些MOSFET Q20和Q22被串連。MOSFET Q22的源極被提供有接地電位及MOSFET Q20的漏極被提供有電源電壓Vdd。MOSFET Q20和Q22彼此相連處的電壓(1)被施加于MOSFET Q17的柵極。一個(gè)電容器C3被提供于這一連接點(diǎn)與電源電壓Vdd之間。
使用與圖1中所示電路類(lèi)似的方式，一個(gè)由恒定電流源I2形成的電流流經(jīng)MOSFET Q19和Q21的串連電路。由于MOSFET Q21的柵極連至MOSFET Q22的柵極以及MOSFET Q20與MOSFETQ22串連，MOSFET Q19和Q20及MOSFET Q21和Q22分別具有類(lèi)似結(jié)構(gòu)并且被如此形成以使它們的閾值電壓變?yōu)楸舜讼嗟?。因此有可能允許在MOSFET Q20和Q22中流動(dòng)與MOSFET Q19和Q21中流動(dòng)電流等效的電流。由于與MOSFET Q22等效的柵極電壓被加于MOSFET Q17的柵極上，如果MOSFET Q21、Q22和Q17的尺寸做得相等，則甚至能夠使一個(gè)類(lèi)似于由恒定電流源I2所形成電流的電流流至MOSFET Q17。
MOSFET Q18被以下電路控制以便當(dāng)電源電壓Vdd降低時(shí)(當(dāng)接地電位升高時(shí))增加操作電流。一個(gè)用于攜帶或提供偏流的恒電流源I3被提供于配置為二極管形式的P溝道型MOSFET Q25的柵極和漏極與接地電位之間。一個(gè)P溝道型MOSFET Q26連同MOSFET Q25被提供于一個(gè)電流鏡像配置中。一個(gè)電容器C4被提供于這些MOSFET Q25和Q26的柵極與接地電位之間以便使一個(gè)柵極電壓穩(wěn)壓。
MOSFET Q25和Q26的源極連至N溝道型MOSFET Q23和Q24的與它們相對(duì)應(yīng)的源極，后者在它們的柵極處接受一個(gè)恒定電壓Vdc。因此，P溝道型MOSFET Q25和Q26的源極處的電位彼此相等，以便它們完成電流鏡像操作。MOSFET Q23的漏極被提供有電源電壓Vdd，及包括P溝道型MOSFET Q27和Q28在內(nèi)的電流鏡像電路被提供于MOSFET Q24的漏極與電源電壓Vdd之間。一個(gè)二極管連接N溝道型MOSFET Q29被提供于MOSFET Q28的漏極與接地電位之間。MOSFET Q29和MOSFET Q18被連接為電流鏡像配置。
使用與圖1中所示電路類(lèi)似的方式，一個(gè)由恒定電流源I3形成的電流流經(jīng)MOSFET Q23和Q25的串連電路。由于MOSFET Q25的柵極連至MOSFET Q26的柵極以及MOSFET Q25與MOSFETQ26串連，MOSFET Q23和Q24及MOSFET Q25和Q26分別形成為類(lèi)似結(jié)構(gòu)并且被如此形成以使它們的閾值電壓變?yōu)楸舜讼嗟?。因此有可能允許在MOSFET Q26和Q24中流動(dòng)與MOSFET Q25和Q23中流動(dòng)電流等效的電流。如果MOSFET Q26被形成為在尺寸上與MOSFET Q25相等，則能夠?qū)⒁粋€(gè)類(lèi)似于由恒定電流源I3所形成恒定電流的電流提供給MOSFET Q26。
為相應(yīng)地檢測(cè)電源電壓Vdd的變化和每個(gè)差動(dòng)MOSFET Q12和13的操作電流的增加，即使在本實(shí)施例中，一個(gè)電容器C5也被提供于MOSFET Q24和Q26的連接點(diǎn)與電源電壓Vdd之間。雖然不限于具體情況，為降低功率消耗，即使在本實(shí)施例中，在每個(gè)MOSFET Q17至Q18中流動(dòng)的電流也被設(shè)為非常小的大約120μA的電流。
圖19中顯示一個(gè)用于描述圖2中所示實(shí)施例電路的操作的一個(gè)例子的波形圖。當(dāng)電源電壓Vdd按照?qǐng)D19的波形圖降低時(shí)，在由以上MOSFET Q17和Q18中的每一個(gè)所形成的操作電流的作用下，差動(dòng)電路的輸出電壓Vout也被減少。
然而，由于電容器C5的耦合作用，P溝道型MOSFET Q26的源極處的節(jié)點(diǎn)(6)的電位減少。由于節(jié)點(diǎn)(6)處的電位的減少，一個(gè)大于Vdc-Vth(N)的電壓被施加于MOSFET Q24的柵極和源極之間，從而增加流經(jīng)MOSFET Q24的電流。
由于只提供了相對(duì)于以上所述MOSFET Q24的源極的基于MOSFET Q26的用于促使恒定電流流動(dòng)的電流路徑，MOSFET Q24中流動(dòng)的電流的增加是由平衡電壓(Vdc-Vth(N))的恢復(fù)時(shí)電容器C5的放電電流的引起的。電流增加的結(jié)果是通過(guò)MOSFET Q27-Q28-Q29-Q18的電流鏡像電路將差動(dòng)MOSFET Q12和Q13中的每一個(gè)的操作電流增加。因此，電容器C5將用于在節(jié)點(diǎn)(6)處的電位恢復(fù)至初始平衡狀態(tài)時(shí)生成一個(gè)放電電流以便增加差動(dòng)MOSFET Q12和Q13中的每一個(gè)的操作電流的作用與用于將電源電壓Vdd的減少傳輸至節(jié)點(diǎn)(6)的作用結(jié)合起來(lái)。
由于增加每個(gè)差動(dòng)MOSFET的操作電流以便改進(jìn)為檢測(cè)電源電壓Vdd的減少和如同本實(shí)施例地將此時(shí)輸出電壓Vout進(jìn)行穩(wěn)壓所需操作頻率，輸出MOSFET Q16的柵極處的電壓(4)被控制為高響應(yīng)以便有可能減少輸出電壓Vout(3)的下降。
當(dāng)電源電壓Vdd被降低時(shí)，節(jié)點(diǎn)(1)處的電位被電容器C3降低。因此，流經(jīng)MOSFET Q20中的電流以與MOSFET Q24類(lèi)似的方式增加以使電容器C3放電以便獲得平衡電壓Vth(N)。
當(dāng)電源電壓Vdd變化而如圖19中波形圖所示地升高時(shí)，輸出電壓Vout(3)也相應(yīng)地升高。此時(shí)連至MOSFET Q17的柵極的節(jié)點(diǎn)(1)處的電位通過(guò)電容器C3的耦合作用而升高。隨著節(jié)點(diǎn)(1)處的電位的升高，流經(jīng)MOSFET Q17的電流增加并且促使MOSFET Q12和Q13中的每一個(gè)的操作電流增加。差動(dòng)MOSFET Q12和Q13中的操作電流增加以便使提供給P溝道型輸出MOSFET Q16的柵極的控制電壓(4)升高，從而增加等效電阻值及因而抑制輸出電壓Vout的升高。
當(dāng)這一電源電壓Vdd升高時(shí)，被提供于MOSFET Q24的源極與電源電壓Vdd之間的電容器C5使電源節(jié)點(diǎn)(6)處的電位升高，以使MOSFET Q24進(jìn)入關(guān)斷狀態(tài)。相對(duì)于MOSFET Q26電源電位的升高，由于柵極電壓穩(wěn)定地處于原來(lái)值Vdc-Vth(N)-Vth(P)，電流源MOSFET Q26的柵極和源極之間的電壓變大以便增加流經(jīng)MOSFETQ26的電流。其結(jié)果是，能夠使用流經(jīng)MOSFET Q26的電流高速地將電容器C5充電。也即，由于電容器C5高速地響應(yīng)于電源電壓Vdd的升高并且完成其充電操作，即使當(dāng)電源電壓Vdd在以上操作后立即降低，電容器C5也能檢測(cè)到電源電壓Vdd的減少，及每個(gè)對(duì)應(yīng)于它的差動(dòng)MOSFET的操作頻率能夠得到改進(jìn)。
由于如上所述地為兩個(gè)差動(dòng)電路提供了電容器C3和C5，根據(jù)MOSFET Q17和Q18的以上操作，差動(dòng)MOSFET Q12和Q13的操作電流響應(yīng)于電源電壓Vdd的波動(dòng)例如減少和升高而臨時(shí)地增加，因而改進(jìn)其操作頻率。因此，能夠預(yù)料到這類(lèi)電容器C3和C5的操作電流的臨時(shí)增加而減少由MOSFET Q17和Q18所設(shè)置的操作電流，以此方式有可能減少功率消耗。
本實(shí)施例的另一個(gè)特征在于能夠減少操作電壓Vdd或降低輸出電壓Vout。如圖19中所示，一個(gè)輸入電壓(基準(zhǔn)電壓)Vref可以優(yōu)選地大于MOSFET Q12和Q13等中的每一個(gè)的閾值電壓Vth(N)+MOSFET Q17的源極和漏極之間的電壓。換言之，輸入電壓能夠被設(shè)為低于圖1的實(shí)施例中采用的基準(zhǔn)電壓的最低電壓＝Vth(P)+Vth(N)+VI。附帶地，每個(gè)P溝道型MOSFET的閾值電壓Vth(P)被表示為絕對(duì)值。
雖然接地電壓的升高操作沒(méi)有具體地描述于圖2中所示實(shí)施例中，但接地電壓的升高等效于圖1的電路中的電源電壓Vdd的變化方式，及接地電壓的減少等效于電源電壓Vdd的升高。因此，根據(jù)類(lèi)似于圖1中的實(shí)施例電路的操作來(lái)穩(wěn)壓輸出電壓Vout。
圖3中顯示一個(gè)用于顯示安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖1實(shí)施例的修改，并且與圖1實(shí)施例的主要差別在于電流源電路被提供給差動(dòng)MOSFET Q1、Q2和Q3和Q4的公共射極中的每一個(gè)。
MOSFET Q71與圖1中所示MOSFET Q7完全相同。與MOSFETQ71串連的MOSFET Q72在其柵極處提供有一個(gè)恒定電壓Vs，因此組成圖1的恒定電流源I1。在本實(shí)施例中，提供N溝道型Q82和Q92，它們?cè)谒鼈儢艠O處接收恒定電壓Vs。這些MOSFET Q82和Q92被分別提供為差動(dòng)MOSFET Q1、Q2和Q3、Q4的公共源極以便提供恒定電流。
圖1的實(shí)施例中采用的對(duì)應(yīng)于MOSFET Q8和Q9的P溝道型電流源MOSFET Q81和Q91被提供于一個(gè)與這些MOSFET Q82和Q92平行的配置中，以便等效地完成電流鏡像操作，該電流鏡像操作類(lèi)似于圖1的實(shí)施例連同組成偏流的MOSFET Q17一起操作的方式。通過(guò)將每個(gè)N溝道型MOSFET Q82和Q92所形成的恒定電流與對(duì)應(yīng)于每個(gè)P溝道型Q81和Q91的電源電壓Vdd的波動(dòng)的可變電流組合而獲得的電流被用作每個(gè)差動(dòng)MOSFET Q1、Q2和Q3、Q4的操作電流。
在本實(shí)施例中，除以上所述電流源電路中的變化之外，一個(gè)用于防止振蕩等的相位補(bǔ)償電容器C6還被提供于P溝道型輸出MOSFETQ10的柵極和漏極之間。由于根據(jù)本發(fā)明的電路操作類(lèi)似于顯示于圖1中的實(shí)施例電路的操作，它的描述將被省略。
圖4中顯示一個(gè)用于顯示安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖3中所示實(shí)施例的修改。差動(dòng)電路的負(fù)載電路的變動(dòng)被主要地加至圖3的實(shí)施例電路中。
在本實(shí)施例中，差動(dòng)電路的P溝道型負(fù)載MOSFET Q5和Q6被提供為一個(gè)推拉輸出配置而不連接于電流鏡像配置中，從而增加差動(dòng)電路的輸出幅值，即施加于輸出MOSFET Q10的柵極上的控制電壓的信號(hào)幅值。
P溝道型MOSFET Q5被提供有一個(gè)二極管連接的P溝道型MOSFET Q51并且被設(shè)為電流鏡像配置。MOSFET Q51將一個(gè)差動(dòng)電路的輸出電流改變?yōu)橐粋€(gè)推電流并且允許它流經(jīng)一個(gè)被提供于接地電位側(cè)的二極管連接的N溝道型MOSFET Q52中。在電流鏡像配置中MOSFET Q62連至MOSFET Q52。
類(lèi)似地，P溝道型MOSFET Q5也被提供有一個(gè)二極管連接的P溝道型MOSFET Q61和被提供于電流鏡像配置中。一個(gè)推拉配置被如此設(shè)置以使MOSFET Q61將另一個(gè)差動(dòng)電路的輸出電流改變?yōu)橐粋€(gè)推電流，及輸出一個(gè)被提供于接地電位側(cè)的MOSFET Q62所形成的推電流和拉電流之間的差別。一個(gè)包括這些P溝道型MOSFET Q61和N溝道型MOSFET Q62的推拉電路形成一個(gè)被放大的輸出信號(hào)以便驅(qū)動(dòng)P溝道型MOSFET Q10。
由于使用這類(lèi)推拉輸出電路，差動(dòng)電路的輸出幅值被增加以便允許對(duì)輸出MOSFET Q10進(jìn)行有效控制。在本實(shí)施例中，電容器C7被提供于組成電流源電路和偏流電路和接地電位的MOSFET Q71、Q81和Q91的各柵極之間以便使施加于MOSFET Q71、Q81和Q91的柵極上的電壓穩(wěn)壓。
圖5中顯示一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖3實(shí)施例的修改。在本實(shí)施例中，對(duì)圖4的實(shí)施例電路增加對(duì)輸出電路和相位補(bǔ)償電路的改動(dòng)。
在本實(shí)施例中，一個(gè)輸出MOSFET Q10被配置為相對(duì)于圖4實(shí)施例電路的一個(gè)N溝道型。與此相關(guān)的是，作為選代內(nèi)容，一個(gè)MOSFET Q62被二極管連接至差動(dòng)電路中的MOSFET Q52，及MOSFET Q51和Q52組成一個(gè)推拉輸出電路。這類(lèi)推拉輸出電路的一個(gè)輸出信號(hào)被施加于N溝道型輸出MOSFET Q10的柵極。該相位補(bǔ)償電路配備有一個(gè)插入于輸出MOSFET Q10的源極與一個(gè)輸出端點(diǎn)Vout之間的電阻器R1，及一個(gè)插入于輸出MOSFET Q10的源極輸出端與MOSFET Q61和Q62的連接點(diǎn)之間的一個(gè)電容器C6。
圖6中顯示一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖2中所示實(shí)施例的修改。相對(duì)于圖2中所示實(shí)施例電路，闡述了差動(dòng)電路的輸出段的修改和恒定電流源I2和I3的具體配置。
差動(dòng)電路的輸出段中使用包括MOSFET Q14、Q141、Q142、Q15、Q151和Q152的推拉電路的方式類(lèi)似于圖4和5。因此有可能增加提供給P溝道型輸出MOSFET Q16的柵極的控制電壓的信號(hào)幅值。
一個(gè)接收柵極及其電源之間的恒定電壓Vs的N溝道型MOSFETQ31形成一個(gè)電流并且將它提供給一個(gè)電流鏡像電路，該電流鏡像電路包括被提供于電源電壓Vdd側(cè)的P溝道型MOSFET Q32和Q33。MOSFET Q33用作圖2的恒定電流源I2。類(lèi)似地，一個(gè)接收柵極及其電源之間的恒定電壓Vs的N溝道型MOSFET Q30形成一個(gè)恒定電流并且用作圖2的恒定電流源I3。
圖7中顯示一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖1實(shí)施例的修改。與圖1相關(guān)聯(lián)，圖6的實(shí)施例電路用作一個(gè)用于檢測(cè)電源電壓Vdd中的升高的電路。也即，N溝道型MOSFET Q9被提供于差動(dòng)MOSFET Q3和Q4的公共源極與接地電位之間。一個(gè)對(duì)應(yīng)于圖9的MOSFET Q17的電路被提供于MOSFET Q9的柵極處。
與圖6的方式類(lèi)似，一個(gè)接收柵極及其電源之間的恒定電壓Vs的N溝道型MOSFET Q35形成一個(gè)電流并且將它提供給一個(gè)電流鏡像電路，該電流鏡像電路包括被提供有電源電壓Vdd的P溝道型MOSFET Q36和Q37。MOSFET Q37用作圖2的恒定電流源I2。具有二極管配置的N溝道型MOSFET Q38和Q40用于導(dǎo)通以上所述電流。MOSFET Q40的源極被提供有接地電位。其柵極被公共地連接的MOSFET Q39和Q41被提供給MOSFET Q38和Q40。這些MOSFETQ39和Q41是串連的。MOSFET Q41的源極被提供有接地電位。MOSFET Q20的漏極被提供有電源電壓Vdd。MOSFET Q9的柵極連至MOSFET Q20和Q22的連接點(diǎn)，及一個(gè)電容器C9被連接于這一連接點(diǎn)與電源電壓Vdd之間。
圖8中顯示一個(gè)用于顯示被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的降壓電路的一個(gè)實(shí)施例的電路圖。根據(jù)本實(shí)施例的降壓電路基本上包括一個(gè)恒定電壓生成電路和兩個(gè)負(fù)反饋放大器電路PA1和PA2，其中該恒定電壓生成電路用于形成或產(chǎn)生一個(gè)與降壓電壓Vout相關(guān)聯(lián)而設(shè)置的基準(zhǔn)電壓Vref。該降壓電路形成一個(gè)操作電壓Vout(降壓電壓)，該電壓被提供給一個(gè)等效于包括一個(gè)電阻器RL和一個(gè)電容器CL的電路的內(nèi)部電路。
當(dāng)該內(nèi)部電路處于激勵(lì)狀態(tài)中時(shí)，根據(jù)該內(nèi)部電路的操作，半導(dǎo)體集成電路器件具有相對(duì)地大的電流消耗。該內(nèi)部電路根據(jù)其操作狀態(tài)改變電流消耗并且改變其高頻。為將相對(duì)于其操作電流的改變而引起的例如對(duì)應(yīng)于內(nèi)部電路操作電壓的變化的降壓電壓Vout進(jìn)行穩(wěn)壓，負(fù)反饋放大器電路PA1被設(shè)計(jì)為由MOSFET Q44形成一個(gè)足夠的偏流。例如，該偏流被設(shè)為約數(shù)百μA。
當(dāng)該內(nèi)部電路如上所述地處于激勵(lì)狀態(tài)中時(shí)，內(nèi)部電路所消耗或使用的電流增加。即使為降壓電路設(shè)置一個(gè)數(shù)百μA的偏流，它的比例仍然是低的。因此，寧愿使用這類(lèi)降壓電路進(jìn)行降壓而不是增加這類(lèi)電流消耗，以便避免每個(gè)MOSFET微制造中的短溝道效應(yīng)和熱載流子的問(wèn)題。
然而，如果當(dāng)半導(dǎo)體集成電路器件的內(nèi)部電路被設(shè)為備用狀態(tài)時(shí)，這一數(shù)百μA的電流繼續(xù)流入降壓電路中，則它將很大地超過(guò)電池驅(qū)動(dòng)攜帶式小型電子設(shè)備所需備用電流。因此，如果使用例如一個(gè)猶如芯片選擇信號(hào)/CS那樣的信號(hào)將半導(dǎo)體集成電路器件設(shè)為備用狀態(tài)，則MOSFET Q44被設(shè)為關(guān)斷狀態(tài)以便抑制或降低負(fù)反饋放大器電路PA1的操作。
當(dāng)負(fù)反饋放大器電路PA1以此方式被不激勵(lì)時(shí)，換言之，當(dāng)半導(dǎo)體集成電路器件被設(shè)為備用狀態(tài)時(shí)，負(fù)反饋放大器電路PA2用于形成內(nèi)部電路降壓電壓。負(fù)反饋放大器電路PA2包括如圖1和2中的每一個(gè)圖中示例的實(shí)施例電路，及如上所述地將其操作電流下降至大約120μA。由于當(dāng)半導(dǎo)體集成電路器件處于備用狀態(tài)中時(shí)，基本上只有泄漏電流流入內(nèi)部電路，可以簡(jiǎn)單地對(duì)泄漏電流所引起的降壓電壓Vout的減少進(jìn)行補(bǔ)償。
在以上所述攜帶式電子設(shè)備中，并不是所有功能都被提供于一個(gè)半導(dǎo)體集成電路器件中。一般而言，一個(gè)系統(tǒng)由多個(gè)半導(dǎo)體集成電路器件組成，這些半導(dǎo)體集成電路器件包括外圍電路例如存儲(chǔ)器等，它具有控制器件例如用作中心的CPU等。一個(gè)系統(tǒng)通常使多個(gè)半導(dǎo)體集成電路器件分享電源電壓Vdd和接地電位。當(dāng)一個(gè)半導(dǎo)體集成電路器件被設(shè)為備用狀態(tài)時(shí)，其他半導(dǎo)體集成電路器件通常是被激勵(lì)的。
因此當(dāng)其他半導(dǎo)體集成電路器件被激勵(lì)而內(nèi)部電路的操作電壓由置于備用狀態(tài)中的負(fù)反饋放大器電路PA2所保持時(shí)，在系統(tǒng)的電源電壓Vdd和接地電位中產(chǎn)生噪音，以致被保持于備用狀態(tài)中的半導(dǎo)體集成電路器件的電源電壓Vdd和接地電位都變化。因此，為被保持于備用狀態(tài)中的半導(dǎo)體集成電路器件完成降壓操作的負(fù)反饋放大器電路必須具有一種功能，能夠相對(duì)于電源電壓Vdd和接地電位中的這類(lèi)變動(dòng)而使提供給內(nèi)部電路的降壓電壓得到穩(wěn)壓。
圖1和2每1圖中所示例的負(fù)反饋放大器電路具有如上所述的相對(duì)于電源電壓Vdd和接地電位中的變動(dòng)而使提供給內(nèi)部電路的降壓電壓得到穩(wěn)壓的功能。此外，負(fù)反饋放大器電路能夠提供非常小的備用電流消耗，并且被配置為一個(gè)適合于用作本實(shí)施例中描述的這類(lèi)降壓電路的負(fù)反饋放大器電路PA2。
如果在被保持于備用狀態(tài)中的半導(dǎo)體集成電路器件中的內(nèi)部電路中只流動(dòng)泄漏電流，及電源電壓Vdd和接地電位中的變動(dòng)被簡(jiǎn)單地處理，則降壓電壓Vout能夠被負(fù)反饋放大器電路PA2進(jìn)行穩(wěn)壓。然而，內(nèi)部電路的一部分所具有的電位用于臨時(shí)地完成由于噪音突發(fā)等所造成的未曾預(yù)料的操作。在此情況下，當(dāng)電源電壓Vdd和接地電位是恒定的而只有降壓電壓Vout變動(dòng)時(shí)，則當(dāng)電源電壓Vdd和接地電位變動(dòng)時(shí)，負(fù)反饋放大器電路PA2并不具有增加操作電流的功能。
因此，當(dāng)電源電壓Vdd和接地電位為如上所述地恒定而只有降壓電壓Vout變動(dòng)時(shí)，內(nèi)部電路的操作電壓極大地下降以致需要相當(dāng)長(zhǎng)的一段時(shí)間來(lái)將它恢復(fù)。當(dāng)一個(gè)存儲(chǔ)器電路例如寄存器、一個(gè)存儲(chǔ)器單元等被包括于內(nèi)部電路中時(shí)，產(chǎn)生一個(gè)問(wèn)題，即如果內(nèi)部電路的操作電壓如上所述地極大地下降以致需要相當(dāng)長(zhǎng)的一段時(shí)間來(lái)將它恢復(fù)，則所保持的存儲(chǔ)器信息將被丟失。
當(dāng)在本實(shí)施例中提供一個(gè)用于檢測(cè)降壓電壓Vout的電路及降壓電壓Vout如上所述地減少時(shí)，不管負(fù)反饋放大器電路是否處于備用狀態(tài)，它都被置于操作狀態(tài)，從而及時(shí)地將降壓電壓Vout中的上述變動(dòng)加以恢復(fù)并且達(dá)到其穩(wěn)壓狀態(tài)。
MOSFET Q40的柵極被提供有一個(gè)基準(zhǔn)電壓Vref，及其源極被提供有一個(gè)降壓電壓Vout。一個(gè)用作負(fù)電阻器、其柵極被提供有接地電位的P溝道型MOSFET Q41被提供于MOSFET Q40漏極與電源電壓Vdd之間。如果Vref-Vout＜Vth(N)，則MOSFET Q40被置于關(guān)斷狀態(tài)，以及如果Vref-Vout＞Vth(N)，則MOSFET Q40被置于接通狀態(tài)，因此有可能使用閾值電壓Vth(N)檢測(cè)降壓電壓Vout。
MOSFET Q41響應(yīng)于MOSFET Q40的接通狀態(tài)/關(guān)斷狀態(tài)而形成一個(gè)電壓信號(hào)。該電壓信號(hào)被一個(gè)反相放大器電路放大，該反相放大器電路包括一個(gè)用于構(gòu)成放大元件的P溝道型MOSFET Q42和一個(gè)構(gòu)成負(fù)載元件的N溝道型MOSFET Q43，然后該被放大的信號(hào)被一個(gè)CMOS反相器電路INV1進(jìn)一步反相和放大，從而形成一個(gè)電壓檢測(cè)信號(hào)。
該電壓檢測(cè)信號(hào)和芯片選擇信號(hào)/CS被輸入至一個(gè)NAND柵極電路G1，以使從NAND柵極電路G1輸出的信號(hào)用于控制用于形成負(fù)反饋放大器電路PA1的操作電流的MOSFET Q44。也即，即使在芯片選擇信號(hào)/CS處于低電平的半導(dǎo)體集成電路器件的激勵(lì)狀態(tài)下以及在芯片選擇信號(hào)/CS處于高電平的半導(dǎo)體集成電路器件的備用狀態(tài)下，負(fù)反饋放大器電路PA1都在降壓電壓Vout減少時(shí)進(jìn)入操作狀態(tài)，從而有力地將降壓電壓Vout進(jìn)行穩(wěn)壓。
圖9中顯示一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的又一個(gè)實(shí)施例的電路圖。本實(shí)施例是圖5或7中所示實(shí)施例的修改。被提供于差動(dòng)MOSFET Q1和Q2的公共射極處的電流源MOSFET、它的控制電路和被提供于差動(dòng)MOSFETQ1、Q2和Q3、Q4處的輸出電路部分對(duì)應(yīng)于圖5的實(shí)施例電路。被提供于差動(dòng)MOSFET Q3和Q4的公共射極處的電流源MOSFET和它的控制電路與根據(jù)圖7實(shí)施例的電路相關(guān)聯(lián)。
圖10中顯示一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電容器的一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖。根據(jù)本實(shí)施例的電容器主要用于檢測(cè)電源電壓Vdd和接地電位的變動(dòng)和負(fù)反饋放大器電路的操作電流的增加，對(duì)應(yīng)于負(fù)反饋放大器電路中提供的電容器C1和C2。此外，該電容器可以用于使偏壓穩(wěn)壓，猶如電容器C4等，并且補(bǔ)償相位，例如電容器C6。
根據(jù)本實(shí)施例的電容器使用一個(gè)MOS電容器。雖然沒(méi)有具體限制，但一個(gè)類(lèi)似于MOSFET的柵極的導(dǎo)體被提供于P型半導(dǎo)體基片的表面上形成的N行井區(qū)上，其絕緣薄膜類(lèi)似于每個(gè)被放置于其間的MOSFET的柵極絕緣薄膜。該導(dǎo)體被配置為電容器的一個(gè)電極A。N+型擴(kuò)散層被形成于N型井的外圍部分，該N型井被配置為電容器的另一個(gè)電極B。該MOS電容器被配置為將導(dǎo)體和N型井用作兩個(gè)電極及將放置于其間的絕緣薄膜用作介質(zhì)材料。偶然P型半導(dǎo)體基片被提供有一個(gè)基片偏壓SUB例如接地電位。一個(gè)P+擴(kuò)散層被提供于基片表面上以便提供電壓SUB。
圖11中顯示一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電容器的另一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖。根據(jù)本實(shí)施例的電容器也使用一個(gè)MOS電容器。雖然沒(méi)有具體限制，但一個(gè)類(lèi)似于MOSFET的柵極的導(dǎo)體被提供于N型半導(dǎo)體基片的表面上形成的P型井區(qū)上，其絕緣薄膜類(lèi)似于每個(gè)被放置于其間的MOSFET的柵極絕緣薄膜。該導(dǎo)體被配置為電容器的一個(gè)電極A。類(lèi)似于MOSFET的源極和漏極的N+擴(kuò)散層被提供于該導(dǎo)體的兩側(cè)。用于向P型井提供偏壓的P+型擴(kuò)散層被形成于N型井的外圍部分，并且通過(guò)一條由導(dǎo)體組成的布線與N+擴(kuò)散層連接在一起。P+型擴(kuò)散層被配置為電容器的另一個(gè)電極B。該MOS電容器被配置為將該導(dǎo)體和形成于P型井表面上的井用作兩個(gè)電極及將放置于其間的絕緣薄膜用作介質(zhì)材料。偶然P型半導(dǎo)體基片被提供有一個(gè)基片偏壓例如電源電壓Vdd。一個(gè)N+擴(kuò)散層被提供于基片表面上以便提供電壓VDD。
圖12中顯示一個(gè)用于闡述被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電阻性元件的一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖。根據(jù)本實(shí)施例的電阻性元件用作用于組成圖5的相位補(bǔ)償電路的電阻器R1。在硅基片上形成的電場(chǎng)絕緣薄膜上形成一層多晶硅層，并且用作一個(gè)電阻性元件。一個(gè)用于構(gòu)成電阻性元件的半導(dǎo)體雜質(zhì)被引入多晶硅層。
圖13中顯示一個(gè)用于顯示被提供于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的電阻性元件的另一個(gè)實(shí)施例的器件結(jié)構(gòu)剖面圖。根據(jù)本實(shí)施例的電阻性元件用作用于組成圖5的相位補(bǔ)償電路的電阻器R1。在本實(shí)施例中，一層擴(kuò)散層用作電阻性元件。雖然沒(méi)有具體限制，但一個(gè)類(lèi)似于P溝道型MOSFET的源極和漏極的P+型擴(kuò)散層被形成于P型半導(dǎo)體基片表面上形成的N型井區(qū)上，并且用作電阻性元件。偶然地，一個(gè)電源電壓VDD被提供給N型井作為偏壓，及P型半導(dǎo)體基片被提供有一個(gè)基片偏壓SUB例如接地電位。為提供電源電壓VDD，該N型井被提供有一層N+擴(kuò)散層。為提供電壓SUB，在基片的表面上提供一層P+擴(kuò)散層。
圖14中顯示一個(gè)用于闡述安裝于根據(jù)本發(fā)明的半導(dǎo)體集成電路器件中的負(fù)反饋放大器電路的一個(gè)實(shí)施例的電路圖。根據(jù)本實(shí)施例的的負(fù)反饋放大器電路是圖8中所示負(fù)反饋放大器電路的一個(gè)具體電路。如上所述的這一電流源MOSFET Q44為差動(dòng)MOSFET Q45和Q46形成一個(gè)操作電流。一個(gè)包括提供于電流鏡像配置中的P溝道型MOSFET Q47和Q48的負(fù)載電路被提供于這些MOSFET Q45和Q46的漏極處。此差動(dòng)電路的輸出電壓通過(guò)一個(gè)P溝道型輸出MOSFETQ49被輸出。一個(gè)電壓跟隨器操作被完成以便將MOSFET Q49的一個(gè)漏極輸出反饋至差動(dòng)MOSFET Q46的柵極，以及施加一個(gè)基準(zhǔn)電壓Vref于差動(dòng)MOSFET Q45的柵極，從而形成一個(gè)對(duì)應(yīng)于基準(zhǔn)電壓Vref的輸出電壓Vout。
圖15中顯示一個(gè)用于顯示根據(jù)本發(fā)明的半導(dǎo)體集成電路器件的一個(gè)實(shí)施例的配置圖。本實(shí)施例意在用于半導(dǎo)體集成電路器件由一個(gè)疊層組件配置的情況。例如，芯片1和芯片2以疊層形式被組裝或安裝于一片基片上。在此情況下，采用一個(gè)疊層結(jié)構(gòu)，其中當(dāng)例如芯片2的芯片尺寸是小時(shí)，芯片1被提供為一片被倒裝的小芯片?；ㄟ^(guò)焊線連至相應(yīng)的芯片。
一個(gè)半導(dǎo)體存儲(chǔ)器件被配置為具有一個(gè)采用于攜帶式設(shè)備中的由電池驅(qū)動(dòng)的猶如芯片1的閃爍存儲(chǔ)器以及猶如芯片2的SRAM。當(dāng)完成一個(gè)快速存儲(chǔ)器操作時(shí)，能夠例如訪問(wèn)SRAM，同時(shí)訪問(wèn)閃爍存儲(chǔ)器中的非易失性數(shù)據(jù)。通過(guò)將一個(gè)半導(dǎo)體集成電路器件配備為具有兩種類(lèi)型的存儲(chǔ)器芯片，它們成為適用于一種要求減少尺寸和重量的攜帶式電子設(shè)備。
圖16中顯示一個(gè)用于闡述一個(gè)使用根據(jù)本發(fā)明的半導(dǎo)體集成電路器件的電子設(shè)備的一個(gè)實(shí)施例的框圖。雖然沒(méi)有具體限制，但根據(jù)本實(shí)施例的的電子設(shè)備意在用于攜帶式電子設(shè)備中。
根據(jù)本實(shí)施例的的電子設(shè)備包括一個(gè)控制器IC、一個(gè)NOR閃爍存儲(chǔ)器和一個(gè)SRAM(靜態(tài)RAM)?？刂破鱅C由一個(gè)例如單芯片微機(jī)組成。相應(yīng)的IC的各數(shù)據(jù)端點(diǎn)通過(guò)由多條信號(hào)線組成的數(shù)據(jù)總線彼此連接。從控制器IC的地址端點(diǎn)輸出的地址信號(hào)通過(guò)一條地址總線被提供給兩片存儲(chǔ)器芯片的與它們對(duì)應(yīng)的地址端點(diǎn)。控制器IC具有用于兩片存儲(chǔ)器芯片的控制端點(diǎn)，并且通過(guò)控制總線連至相應(yīng)的存儲(chǔ)器芯片的控制端點(diǎn)。
雖然沒(méi)有具體限制，但當(dāng)控制器IC訪問(wèn)NOR閃爍存儲(chǔ)器時(shí)，提供一個(gè)從相應(yīng)的地址端點(diǎn)提供的地址信號(hào)和一個(gè)從相應(yīng)的控制端點(diǎn)提供的控制信號(hào)。如果從控制信號(hào)中給出一個(gè)用于指令寫(xiě)入的寫(xiě)操作，則寫(xiě)數(shù)據(jù)被從控制器IC的相應(yīng)數(shù)據(jù)端點(diǎn)輸入至閃爍存儲(chǔ)器的相應(yīng)數(shù)據(jù)端點(diǎn)。如果從控制信號(hào)中給出一個(gè)用于指令讀取的讀操作，則讀數(shù)據(jù)被從閃爍存儲(chǔ)器輸入至控制器IC的相應(yīng)數(shù)據(jù)端點(diǎn)中。
雖然沒(méi)有具體限制，但當(dāng)控制器IC訪問(wèn)SRAM時(shí)，提供一個(gè)從相應(yīng)的地址端點(diǎn)提供的地址信號(hào)和一個(gè)從相應(yīng)的控制端點(diǎn)提供的控制信號(hào)。如果從控制信號(hào)中給出一個(gè)用于指令寫(xiě)入的寫(xiě)操作，則寫(xiě)數(shù)據(jù)被從控制器IC的相應(yīng)數(shù)據(jù)端點(diǎn)輸入至SRAM的相應(yīng)數(shù)據(jù)端點(diǎn)。如果從控制信號(hào)中給出一個(gè)用于指令讀取的讀操作，則從SRAM輸出的讀數(shù)據(jù)被輸入至控制器IC的相應(yīng)數(shù)據(jù)端點(diǎn)中。
在本實(shí)施例中，雖然沒(méi)有具體限制，但一個(gè)從系統(tǒng)電源(2)提供給電源端點(diǎn)的電壓和一個(gè)通過(guò)回流阻止二極管(4)從備用電池(3)提供給它的電壓用于將SRAM的存儲(chǔ)器信息設(shè)為非易失性。一個(gè)電源電壓被從一個(gè)系統(tǒng)電源(1)提供給閃爍存儲(chǔ)器。作為備用電池(3)，使用一個(gè)小容量的鈕扣電池。因此，在使用這類(lèi)電池完成存儲(chǔ)器信息的備用操作時(shí)，需要將SRAM消耗的電流盡可能地減少，以便增加電池壽命。
例如，系統(tǒng)電源(2)被中斷或關(guān)斷及SRAM被保持為備用狀態(tài)以便由備用電池保留存儲(chǔ)器信息。當(dāng)在電源電壓(2)供電的狀態(tài)下控制器IC在閃爍存儲(chǔ)器上實(shí)現(xiàn)寫(xiě)和讀操作時(shí)，由于流經(jīng)這一存儲(chǔ)器的操作電流或由于流經(jīng)控制器IC的操作電流等，在系統(tǒng)電源(1)和接地電位中產(chǎn)生很大噪音。由于SRAM中的以上所述的系統(tǒng)電源(2)是與系統(tǒng)電源(1)隔開(kāi)和斷開(kāi)的，在電源端點(diǎn)上沒(méi)有噪音。然而，由于接地電位是公共地使用的，當(dāng)控制器IC在閃爍存儲(chǔ)器上實(shí)現(xiàn)寫(xiě)和讀操作時(shí)，在接地電位上存在噪音。因此，在這類(lèi)備用狀態(tài)下，使用以上所述負(fù)反饋放大器電路PA2對(duì)降壓電壓Vout進(jìn)行穩(wěn)壓，從而在實(shí)用中達(dá)到保持存儲(chǔ)器信息的目的。
當(dāng)SRAM被保持于備用狀態(tài)中及當(dāng)在系統(tǒng)電源被公共地提供給閃爍存儲(chǔ)器和SRAM的電源端點(diǎn)的配置中在閃爍存儲(chǔ)器上實(shí)現(xiàn)寫(xiě)和讀操作時(shí)，在訪問(wèn)閃爍存儲(chǔ)器時(shí)產(chǎn)生的電源噪音甚至被傳輸至SRAM。因此，在這類(lèi)備用狀態(tài)下，使用為SRAM提供的以上所述負(fù)反饋放大器電路PA2對(duì)降壓電壓Vout進(jìn)行穩(wěn)壓，從而在實(shí)用中達(dá)到保留存儲(chǔ)器信息的目的。
雖然本發(fā)明者所作的以上發(fā)明已通過(guò)所述實(shí)施例而具體地得到了描述，但本發(fā)明不限于各實(shí)施例。無(wú)需提及，能夠在不背離它的實(shí)例的情況下作出不同變動(dòng)。例如，基準(zhǔn)電壓被設(shè)為低于降壓電壓的電壓，及可以由一個(gè)負(fù)反饋放大器電路完成電壓放大操作。在此情況下，可以根據(jù)反饋量設(shè)置電壓增益。如果輸出電壓的二分之一被反饋，則基準(zhǔn)電壓能夠被減少至輸出電壓的二分之一。
本發(fā)明的發(fā)明者和應(yīng)用者知道本發(fā)明應(yīng)用的說(shuō)明除權(quán)利要求書(shū)所規(guī)定的發(fā)明內(nèi)容之外，還包括例如以下(1)至(9)的組成元件。
(1)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)內(nèi)部電壓生成電路，它將第一電源電壓轉(zhuǎn)換為第二電源電壓；一個(gè)內(nèi)部電路，它響應(yīng)于第二電源電壓而操作；及一個(gè)接地端點(diǎn)，它接收接地電位，其中內(nèi)部電壓生成電路包括一個(gè)第一MOSFET，一個(gè)第二MOSFET，一個(gè)第一電流源、它連至第一和第二MOSFET的公共源極，一個(gè)負(fù)載電路、它被提供于第一和第二MOSFET與外部電源端點(diǎn)之間，一個(gè)第三MOSFET、用于根據(jù)第一和第二MOSFET中的至少一個(gè)輸出信號(hào)來(lái)輸出內(nèi)部電壓，以及一個(gè)第四MOSFET、它構(gòu)成一個(gè)電容性元件。
其中一個(gè)基準(zhǔn)電壓被提供給第一MOSFET的柵極，及一個(gè)根據(jù)第三MOSFET輸出信號(hào)的信號(hào)被輸入至第二MOSFET的柵極，其中第四MOSFET的柵極用作電容性元件的一個(gè)電極，及一個(gè)第四MOSFET的源極和漏極與其連接的公共節(jié)點(diǎn)用作該電容性元件的另一個(gè)電極，及其中該電容性元件被連接于公共源極與第一電源端點(diǎn)之間。
(2)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)電壓生成電路，它用于輸出一個(gè)低于第一電源電壓的第二電源電壓；及一個(gè)接地端點(diǎn)，它接收接地電位，其中電壓生成電路包括一個(gè)第一MOSFET，一個(gè)第二MOSFET，一個(gè)第三MOSFET、它具有在第一和第二MOSFET的公共源極與接地端點(diǎn)之間的源極-漏極路徑，一個(gè)負(fù)載電路、它被提供于第一和第二MOSFET與第一電源端點(diǎn)之間，一個(gè)驅(qū)動(dòng)電路、用于形成一個(gè)提供給第三MOSFET柵極的電壓，以及一個(gè)第四MOSFET、它根據(jù)從負(fù)載電路獲得的信號(hào)輸出第二電源電壓，其中一個(gè)基準(zhǔn)電壓被提供給第一MOSFET的柵極，及一個(gè)根據(jù)第四MOSFET輸出信號(hào)的信號(hào)被輸入至第二MOSFET的柵極，及其中該驅(qū)動(dòng)電路包括一個(gè)第五MOSFET、它構(gòu)成一個(gè)電容性元件，及一個(gè)第五MOSFET的柵極用作該電容性元件的一個(gè)電極，一個(gè)第五MOSFET的源極和漏極與其連接的公共節(jié)點(diǎn)用作該電容性元件的另一個(gè)電極，及該電容性元件被連接于公共源極與第一電源端點(diǎn)之間。
(3)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)接地端點(diǎn)，它接收接地電位；及一個(gè)電壓生成電路，它用于形成一個(gè)低于第一電源電壓的第二電源電壓，其中內(nèi)部電壓生成電路包括一個(gè)第一MOSFET，一個(gè)第二MOSFET，一個(gè)連至第一和第二MOSFET的公共源極的電流源，一個(gè)負(fù)載電路、它被提供于第一和第二MOSFET與第一電源端點(diǎn)之間，一個(gè)電容性元件、它被連接于公共源極與接地端點(diǎn)之間，及一個(gè)第三MOSFET、它根據(jù)從負(fù)載電路獲得的信號(hào)輸出第二電源電壓，其中一個(gè)基準(zhǔn)電壓被提供給第一MOSFET的柵極，及一個(gè)根據(jù)第三MOSFET輸出信號(hào)的信號(hào)被輸入至第二MOSFET的柵極，其中接地電位的變動(dòng)通過(guò)電容性元件被傳輸至公共源極，其中電流源包括一個(gè)第四MOSFET，它具有一個(gè)連至公共源極的源極和一個(gè)連至接地電位的漏極，以及當(dāng)接地電位在一個(gè)方向內(nèi)變動(dòng)以使第一電源電壓與接地電位之間的差別變小時(shí)，通過(guò)第四MOSFET提供給電容性元件的充電電流增加。
(4)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；
一個(gè)第二電源端點(diǎn)，它接收第二電源電壓；一個(gè)負(fù)反饋放大器電路，它將第一電源電壓轉(zhuǎn)換為一個(gè)內(nèi)部電壓；及一個(gè)內(nèi)部電路，它接收內(nèi)部電壓和作為電源電壓的第二電源電壓，其中負(fù)反饋放大器電路被提供有一個(gè)第一電導(dǎo)率型的第一MOSFET，一個(gè)第一電導(dǎo)率型的第二MOSFET，一個(gè)第二電導(dǎo)率型的第三MOSFET、它具有連接于第一和第二MOSFET的公共源極與第二電源端點(diǎn)之間的源極-漏極路徑，以及一個(gè)電容性元件、它被連接于公共源極與第一電源端點(diǎn)之間。
(5)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)第二電源端點(diǎn)，它接收第二電源電壓；一個(gè)負(fù)反饋放大器電路，它將第一電源電壓轉(zhuǎn)換為一個(gè)內(nèi)部電壓；及一個(gè)內(nèi)部電路，它接收內(nèi)部電壓和作為電源電壓的第二電源電壓，其中負(fù)反饋放大器電路被提供有一個(gè)第一電導(dǎo)率型的第一MOSFET，一個(gè)第一電導(dǎo)率型的第二MOSFET，一個(gè)第二電導(dǎo)率型的第三MOSFET、它具有連接于第一和第二MOSFET的公共源極與第一電源端點(diǎn)之間的源極-漏極路徑，以及一個(gè)電容性元件、它被連接于公共源極與第二電源端點(diǎn)之間。
(6)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)第一負(fù)反饋放大器電路和一個(gè)第二負(fù)反饋放大器電路，它們中的每一個(gè)用于形成一個(gè)低于第一電源電壓的第二電源電壓，及一個(gè)內(nèi)部電路，它被提供有作為電源電壓的第二電源電壓，其中第一負(fù)反饋放大器電路包括一個(gè)第一MOSFET，一個(gè)第二MOSFET，一個(gè)第一電流源、它連至第一和第二MOSFET的公共源極，以及一個(gè)第一負(fù)載電路、它被連至第一和第二MOSFET，其中第二負(fù)反饋放大器電路包括一個(gè)第三MOSFET，一個(gè)第四MOSFET，一個(gè)第二電流源、它連至第三和第四MOSFET的公共源極，以及一個(gè)第二負(fù)載電路、它被連至第三和第四MOSFET，以及一個(gè)電容性元件，其中第一電流源的電流值被設(shè)為大于第二電流源的電流值，及電容性元件的一端連至第三和第四MOSFET的公共源極以使連至第三和第四MOSFET的公共源極的電容大于連至第一和第二MOSFET的公共源極的電容。
(7)一種半導(dǎo)體集成電路器件，其中根據(jù)(6)節(jié)中描述的內(nèi)部電路的備用狀態(tài)使第一負(fù)反饋放大器電路不被激勵(lì)。
(8)一種半導(dǎo)體集成電路器件包括一個(gè)比較器，用于比較第二電源電壓和一個(gè)參考值，其中當(dāng)內(nèi)部電路處于備用狀態(tài)中時(shí)，第一負(fù)反饋放大器電路根據(jù)比較器的輸出而進(jìn)行操作。
(9)一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端點(diǎn)，它接收第一電源電壓；一個(gè)接地端點(diǎn)，它接收接地電位，及一個(gè)負(fù)反饋放大器電路，它形成一個(gè)低于第一電源電壓的第二電源電壓，其中負(fù)反饋放大器電路具有一對(duì)差動(dòng)MOSFET，及其中即使兩個(gè)電壓在兩個(gè)方向內(nèi)變動(dòng)以致第一電源電壓與接地電位之間的差別變小和變大，也能使負(fù)反饋放大器電路的操作電流變大。
以下將簡(jiǎn)要地描述本發(fā)明中公開(kāi)的一個(gè)典型應(yīng)用所獲得的有利效果。一個(gè)獲得的有利效果是一個(gè)恒定電流源用于產(chǎn)生一個(gè)偏流以便設(shè)置在每個(gè)差動(dòng)放大MOSFET中流動(dòng)的電流的消耗，一個(gè)電容器被提供于一個(gè)外部電源電壓與一個(gè)預(yù)定電路節(jié)點(diǎn)之間從而檢測(cè)外部電源電壓的減少，以及通過(guò)使用一個(gè)流經(jīng)電容器中的電流，使外部電源的變動(dòng)引起差動(dòng)放大MOSFET的操作電流增加，以此方式對(duì)應(yīng)于外部電源電壓的減少而將輸出電壓穩(wěn)壓，從而在電源電壓和接地電位變動(dòng)時(shí)使輸出電壓穩(wěn)壓而同時(shí)減少功率消耗。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端，它接收第一電源電壓；一個(gè)接地端，它接收接地電位；及一個(gè)電壓生成電路，它響應(yīng)于第一電源電壓和接地電位而形成一個(gè)低于第一電源電壓的第二電源電壓，其中該電壓生成電路包括一個(gè)第一差動(dòng)放大器電路、一個(gè)第二差動(dòng)放大器電路、根據(jù)第一和第二差動(dòng)放大器電路的輸出信號(hào)而輸出第二電源電壓的一個(gè)輸出電路、一個(gè)第一電容性元件、一個(gè)第二電容性元件和一個(gè)接收低于第一電源電壓的基準(zhǔn)電壓的基準(zhǔn)電壓端，其中第一差動(dòng)放大器電路具有一個(gè)其柵極連至基準(zhǔn)電壓端的第一MOSFET及一個(gè)其柵極連至所述輸出電路的一個(gè)輸出端的第二MOSFET，其中第二差動(dòng)放大器電路具有一個(gè)其柵極連至基準(zhǔn)電壓端的第三MOSFET及一個(gè)其柵極連至所述輸出電路的一個(gè)輸出端的第四MOSFET，其中第一MOSFET的漏極與第三MOSFET的漏極彼此連接，其中第二MOSFET的漏極與第四MOSFET的漏極彼此連接，其中第一MOSFET的源極與第二MOSFET的源極連至一個(gè)第一公共節(jié)點(diǎn)，其中第三MOSFET的源極與第四MOSFET的源極連至一個(gè)第二公共節(jié)點(diǎn)，其中第一電容性元件以這樣的方式被連接于第一電源端與第一公共節(jié)點(diǎn)之間，即使第一電源端與第一公共節(jié)點(diǎn)之間的電容變?yōu)榇笥诘谝浑娫炊伺c第二公共節(jié)點(diǎn)之間的電容，及其中第二電容性元件以這樣的方式被連接于接地端與第二公共節(jié)點(diǎn)之間，即，使接地端與第二公共節(jié)點(diǎn)之間的電容變?yōu)榇笥诮拥囟伺c第一公共節(jié)點(diǎn)之間的電容。
2.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中第一差動(dòng)放大器電路具有連接于第一公共節(jié)點(diǎn)與接地端之間的第一電流源，及其中第二差動(dòng)放大器電路具有連接于第二公共節(jié)點(diǎn)與接地端之間的第二電流源。
3.根據(jù)權(quán)利要求2的半導(dǎo)體集成電路器件，其中第一電流源包括一個(gè)具有在第一公共節(jié)點(diǎn)與接地端之間的源極-漏極路徑的第七M(jìn)OSFET，以及該第七M(jìn)OSFET具有一個(gè)由一個(gè)使用接地電位作為基準(zhǔn)電位而形成的偏壓供電的柵極和具有一種不同于第一和第二MOSFET的電導(dǎo)率型的電導(dǎo)率型。
4.根據(jù)權(quán)利要求3的半導(dǎo)體集成電路器件，其中第二電流源包括一個(gè)具有在第二公共節(jié)點(diǎn)與接地端之間的源極-漏極路徑的第八MOSFET，以及該第八MOSFET具有一個(gè)由一個(gè)使用接地電位作為基準(zhǔn)電位而形成的偏壓供電的柵極和具有一種不同于第三和第四MOSFET的電導(dǎo)率型的電導(dǎo)率型。
5.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中第一和第二差動(dòng)放大器電路具有一個(gè)公共負(fù)載電路，及其中該負(fù)載電路包括一個(gè)具有在第一MOSFET漏極與第一電源端之間的源極-漏極路徑的第五MOSFET，以及一個(gè)具有在第二MOSFET漏極與第一電源端之間的源極-漏極路徑并且通過(guò)電流鏡像連接至第五MOSFET的第六MOSFET。
6.根據(jù)權(quán)利要求5的半導(dǎo)體集成電路器件，其中輸出電路包括一個(gè)具有一個(gè)連至第一MOSFET漏極的柵極的第九MOSFET以及一條連接于第一電源端與輸出端之間的源極-漏極路徑。
7.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中第一和第二差動(dòng)放大器電路具有一個(gè)公共負(fù)載電路，其中該負(fù)載電路包括一個(gè)具有在第一MOSFET漏極與第一電源端之間的源極-漏極路徑的第十MOSFET，以及一個(gè)具有在第二MOSFET漏極與第一電源端之間的源極-漏極路徑的第十一MOSFET，其中該輸出電路包括一個(gè)推拉電路，及響應(yīng)于從推拉電路輸出的信號(hào)而操作的第十二MOSFET輸出第二電源電壓，及其中該推拉電路具有串連于第一電源端與接地端之間的第十三和第十四MOSFET，第十三和第十四MOSFET根據(jù)流經(jīng)第十和第十一MOSFET中每一個(gè)的電流被互補(bǔ)地驅(qū)動(dòng)。
8.根據(jù)權(quán)利要求1的半導(dǎo)體集成電路器件，其中電壓生成電路具有一個(gè)相位補(bǔ)償電路，用于改變第一和第二差動(dòng)放大器電路的頻率特性或輸出電路的頻率特性。
9.一種半導(dǎo)體集成電路器件，包括一個(gè)外部電源端；一個(gè)外部接地端；一個(gè)內(nèi)部電壓生成電路，它把由外部電源端提供的一個(gè)外部電壓轉(zhuǎn)換為一個(gè)內(nèi)部電壓；及一個(gè)內(nèi)部電路，它接收該內(nèi)部電壓作為電源電壓，其中該內(nèi)部電壓生成電路包括一個(gè)第一電導(dǎo)率型的第一MOSFET、一個(gè)第一電導(dǎo)率型的第二MOSFET、一個(gè)連至第一和第二MOSFET的公共源極的第一電流源、一個(gè)被設(shè)于第一和第二MOSFET的至少一個(gè)漏極與外部電源端之間的負(fù)載電路、一個(gè)連接于該公共源極與外部電源端之間的電容性元件、及一個(gè)用于根據(jù)第一和第二MOSFET的至少一個(gè)輸出信號(hào)而輸出該內(nèi)部電壓的第三MOSFET，其中第一MOSFET具有一個(gè)被提供有一個(gè)基準(zhǔn)電壓的柵極，且第二MOSFET具有被輸入有根據(jù)第三MOSFET的輸出信號(hào)的一個(gè)信號(hào)的一個(gè)柵極，且其中該電流源包括一個(gè)第二電導(dǎo)率型的、具有在公共源極與接地端之間的源極-漏極路徑的第四MOSFET。
10.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中該負(fù)載電路包括一個(gè)第二電導(dǎo)率型的具有在第一MOSFET漏極與外部電源端之間的源極-漏極路徑的第五MOSFET，及一個(gè)第二電導(dǎo)率型的具有在第二MOSFET漏極與外部電源端之間的源極-漏極路徑的第六MOSFET。
11.根據(jù)權(quán)利要求9的半導(dǎo)體集成電路器件，其中該內(nèi)部電壓生成電路包括一個(gè)第一電導(dǎo)率型的具有連至第一MOSFET柵極的柵極和連至第一MOSFET漏極的漏極的第七M(jìn)OSFET；以及一個(gè)第一電導(dǎo)率型的具有連至第二MOSFET柵極的柵極和連至第二MOSFET漏極的漏極和連至第七M(jìn)OSFET源極的源極的第八MOSFET；以及一個(gè)連至第七和第八MOSFET的公共源極的第二電流源。
12.根據(jù)權(quán)利要求11的半導(dǎo)體集成電路器件，其中第一電流源具有一個(gè)第二電導(dǎo)率型的具有在第一和第二MOSFET的公共源極與接地端之間的源極-漏極路徑的第九MOSFET，及其中第二電流源包括一個(gè)第一電導(dǎo)率型的具有在第七和第八MOSFET的公共源極與接地電位點(diǎn)之間的源極-漏極路徑的第十MOSFET。
13.一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端，它接收第一電源電壓；一個(gè)接地端，它接收一個(gè)接地電位；及一個(gè)電壓生成電路，它形成一個(gè)低于第一電源電壓的一個(gè)第二電源電壓，其中該電壓生成電路包括一個(gè)第一MOSFET、一個(gè)第二MOSFET、一個(gè)連至第一和第二MOSFET的公共源極的電流源、一個(gè)被提供于第一和第二MOSFET與第一電源端之間的負(fù)載電路、一個(gè)連接于公共源極與第一電源端之間的電容性元件、及一個(gè)根據(jù)從負(fù)載電路獲得的一個(gè)信號(hào)而輸出第二電源電壓的第三MOSFET，其中將接地電位用作基準(zhǔn)電位而形成的一個(gè)基準(zhǔn)電壓被提供給第一MOSFET的柵極，其中基于第三MOSFET的一個(gè)輸出信號(hào)的一個(gè)信號(hào)被輸入至第二MOSFET的柵極，其中相對(duì)于接地電位的外部電壓的變動(dòng)通過(guò)電容性元件被傳輸至公共源極，其中當(dāng)?shù)谝浑娫措妷貉刂沟谝浑娫措妷号c接地電位之差變小的一個(gè)方向變化時(shí)，公共源極處的電壓與該基準(zhǔn)電壓之差被設(shè)為大的值，且其中當(dāng)?shù)谝浑娫措妷貉刂沟谝浑娫措妷号c接地電位之差變大的一個(gè)方向變化時(shí)，公共源極處的電壓與基準(zhǔn)電壓之差被設(shè)為小的值。
14.根據(jù)權(quán)利要求13的半導(dǎo)體集成電路器件，其中電流源包括一個(gè)具有通過(guò)使用接地電位作為基準(zhǔn)電位而形成的偏壓進(jìn)行供電的柵極，一個(gè)連至公共源極的源極和一個(gè)連至接地端的漏極的第四MOSFET，以及當(dāng)?shù)谝浑娫措妷涸谝粋€(gè)方向內(nèi)變動(dòng)以致第一電源電壓與接地電位之間的差別變?yōu)樾r(shí)，一個(gè)通過(guò)第四MOSFET為電容性元件提供的充電電流增加。
15.一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端，它接收第一電源電壓；一個(gè)接地端，它接收一個(gè)接地電位；一個(gè)電壓生成電路，它形成一個(gè)低于第一電源電壓的一個(gè)內(nèi)部電源電壓，及一個(gè)被提供有作為電源的該內(nèi)部電源電壓的內(nèi)部電路，其中該電壓生成電路包括其一個(gè)輸入端被提供有一個(gè)基準(zhǔn)電壓的一個(gè)差動(dòng)放大器電路、一個(gè)根據(jù)從差動(dòng)放大器電路輸出的信號(hào)而輸出該內(nèi)部電源電壓的輸出MOSFET、及用于向差動(dòng)放大器電路的另一個(gè)輸入端提供根據(jù)輸出MOSFET的輸出信號(hào)的一個(gè)信號(hào)的一個(gè)反饋電路，其中差動(dòng)放大器電路被提供有具有一個(gè)連至一個(gè)輸入端的柵極的一個(gè)第一MOSFET、具有連至另一個(gè)輸入端的一個(gè)柵極和公共地連至第一MOSFET源極的一個(gè)源極的第二MOSFET、以及連接于第一和第二MOSFET的公共源極與接地端之間的一個(gè)電流源，其中該電流源包括平行地連接于所述公共源極與所述接地端之間的第三和第四MOSFET，其中當(dāng)?shù)谝浑娫措妷貉刂沟谝浑娫措妷号c基準(zhǔn)電壓之差變大的一個(gè)方向變化時(shí)，第三MOSFET的源極-漏極電流受到控制而增大，且其中當(dāng)?shù)谝浑娫措妷貉刂沟谝浑娫措妷号c基準(zhǔn)電壓之差變小的一個(gè)方向變化時(shí)，第四MOSFET的源極-漏極電流受到控制而增大。
16.根據(jù)權(quán)利要求15的半導(dǎo)體集成電路器件，其中電壓生成電路包括一個(gè)連接于第一電源端與第三MOSFET柵極之間的第一電容性元件，及一個(gè)用于阻止第三MOSFET的柵極電壓小于或等于一個(gè)所設(shè)值的電路。
17.根據(jù)權(quán)利要求16的半導(dǎo)體集成電路器件，其中電壓生成電路包括一個(gè)第一電導(dǎo)率型的具有在第一電源端與接地端之間的源極-漏極路徑的第六MOSFET，及一個(gè)連接于第六MOSFET源極與第一電源端之間的第二電容性元件，該第六MOSFET具有一個(gè)接收使用接地電位作為基準(zhǔn)電位而形成的偏壓的柵極，以及第四MOSFET的源極-漏極電流根據(jù)第六MOSFET的源極-漏極電流而被控制。
18.一種半導(dǎo)體集成電路器件，包括一個(gè)第一電源端，它接收第一電源電壓；一個(gè)接地端，它接收一個(gè)接地電位；及一個(gè)電壓生成電路，它形成一個(gè)低于第一電源電壓的一個(gè)第二電源電壓，其中該電壓生成電路包括一個(gè)第一MOSFET、一個(gè)第二MOSFET、一個(gè)具有在第一和第二MOSFET的公共源極與接地端之間的一個(gè)源極-漏極路徑的第三MOSFET、一個(gè)被設(shè)置于第一和第二MOSFET與第一電源端之間的負(fù)載電路、一個(gè)用于形成準(zhǔn)備提供給第三MOSFET的柵極的一個(gè)電壓的驅(qū)動(dòng)電路、以及一個(gè)根據(jù)從該負(fù)載電路獲得的一個(gè)信號(hào)而輸出該第二電源電壓的第四MOSFET，其中一個(gè)基準(zhǔn)電壓被提供給第一MOSFET的柵極，且根據(jù)第四MOSFET的輸出信號(hào)的一個(gè)信號(hào)被輸入至第二MOSFET的柵極，且其中該驅(qū)動(dòng)電路包括用于傳輸?shù)谝浑娫措妷旱淖儎?dòng)至第三MOSFET的柵極的一個(gè)電容性元件及一個(gè)電路，該電路用于當(dāng)?shù)谝浑娫措妷貉刂沟谝浑娫措妷号c接地電位之差變小的一個(gè)方向變化時(shí)限制第三MOSFET的源極-漏極電流的減少。
19.根據(jù)權(quán)利要求18的半導(dǎo)體集成電路器件，其中負(fù)載電路包括一個(gè)具有在第一MOSFET漏極和第一電源端之間的源極-漏極路徑的第五MOSFET以及一個(gè)具有在第二MOSFET漏極和第一電源端之間的源極-漏極路徑的第六MOSFET，及其中電壓生成電路包括一個(gè)串行地連接于第一電源端與接地端之間的第七和第八MOSFET，及第四MOSFET由第七和第八MOSFET根據(jù)流經(jīng)第五和第六MOSFET中的電流而互補(bǔ)地操作而進(jìn)行驅(qū)動(dòng)。
20.根據(jù)權(quán)利要求19的半導(dǎo)體集成電路器件，還包括一個(gè)相位補(bǔ)償電路，它改變第四MOSFET的頻率特性。
全文摘要
本發(fā)明提供一種配備有一種負(fù)反饋放大器電路或降壓電路的半導(dǎo)體集成電路器件，該電路響應(yīng)于電源電壓的變動(dòng)而有效地實(shí)現(xiàn)輸出電壓的穩(wěn)壓。一個(gè)恒定電流源促使用于設(shè)置電流消耗的偏流流經(jīng)一個(gè)差動(dòng)放大MOSFET。一個(gè)電容器被提供于一個(gè)外部電源電壓與一個(gè)預(yù)定電路節(jié)點(diǎn)之間以便檢測(cè)外部電源電壓的減少。通過(guò)使用一個(gè)由于這類(lèi)外部電源的變動(dòng)而流經(jīng)電容器的電流來(lái)增加差動(dòng)放大MOSFET的操作電流，從而對(duì)應(yīng)于外部電源電壓的減少而執(zhí)行將輸出電壓穩(wěn)壓的操作。
文檔編號(hào)G05F1/565GK1428923SQ0215880
公開(kāi)日2003年7月9日 申請(qǐng)日期2002年12月25日 優(yōu)先權(quán)日2001年12月25日
發(fā)明者齊藤良和 申請(qǐng)人:株式會(huì)社日立制作所, 日立超大規(guī)模集成電路系統(tǒng)株式會(huì)社