專利名稱：用于產(chǎn)生具有低溫度相關(guān)性的基準(zhǔn)電壓的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種基準(zhǔn)電壓產(chǎn)生電路，特別涉及一種用于產(chǎn)生基準(zhǔn)電壓的嵌入在半導(dǎo)體設(shè)備中的獨(dú)立電路和電路，制造該電路的方法以及使用該電路的電源設(shè)備。該電源設(shè)備尤其適于諸如移動電話的小型設(shè)備。
背景技術(shù)：
作為傳統(tǒng)技術(shù)，使用雙極晶體管的帶隙基準(zhǔn)電路是廣泛公知的。該電路的基本結(jié)構(gòu)及其工作原理公布于例如日本公開專利申請No.11-121694和書籍“Analysis and Design of Analog Integrated Circuits”，P.R.Gray等人，1977，John Wiley & Sons。
下面將描述原理。
圖8是示出傳統(tǒng)基準(zhǔn)電壓產(chǎn)生電路的電路圖。
該帶隙基準(zhǔn)電路包括以下部分運(yùn)算放大器1；第三電阻R6和雙極晶體管Q3，串聯(lián)在運(yùn)算放大器1的輸出端與地之間；第二電阻R5、第一電阻R4和雙極晶體管Q4，串聯(lián)在運(yùn)算放大器1的輸出端與地之間。每個雙極晶體管Q3和Q4的集電極和基極彼此電連接。雙極晶體管Q3和Q4連接為二極管。
運(yùn)算放大器1的非反相輸入端(+)連接到第三電阻R6與晶體管Q3之間的連接點(diǎn)13。運(yùn)算放大器1的反相輸入端(-)連接到第一電阻R4與第二電阻R5之間的連接點(diǎn)15。
運(yùn)算放大器1的輸出采用第一電阻R4、第二電阻R5和第三電阻R6反饋到輸入端中，并且作為帶隙基準(zhǔn)電路的輸出而輸出。運(yùn)算放大器1的輸出用作基準(zhǔn)電壓Vref。
晶體管Q3的大小不同于晶體管Q4的大小。流過晶體管Q3和Q4的電流的比率需要進(jìn)行精確的調(diào)整。從而，晶體管Q4經(jīng)常由多個并聯(lián)的、與晶體管Q3具有相同布局模式(layout pattern)的晶體管構(gòu)成。
運(yùn)算放大器1的虛短路給出Vbe3＝Vbe4+Vr4...(1)
其中Vbe3是晶體管Q3的基極和發(fā)射極之間的pn結(jié)的正向電壓，Vbe4是晶體管Q4的基極和發(fā)射極之間的pn結(jié)的正向電壓，并且Vr4是施加于第一電阻R4的電壓。
Vr4等于Vbe3和Vbe4之差，因此ΔVbe＝Vbe3-Vbe4 ...(2)對于每個晶體管Q3和Q4，Vbe3＝Vt*ln(I3/Is3)以及 ...(3)Vbe4＝Vt*ln(I4/Is4) ...(4)其中Vt是熱電壓Vt＝kT/q(k玻爾茲曼常數(shù)，T絕對溫度，以及q基本電荷)。I3是流過第三電阻R6和晶體管Q3的電流，并且I4是流過第二電阻R5、第一電阻R4以及晶體管Q4的電流。Is3和Is4分別是晶體管Q3和Q4的飽和電流。對于R5和R6，運(yùn)算放大器1的虛短路給出I4*R5＝I3*R6 ...(5)因此，I4＝I3*R6/R5 ...(6)(2)、(3)和(4)的置換得出ΔVbe＝Vt*ln((I3*Is4)/(I4*Is3))...(7)組合(6)和(7)，ΔVbe＝Vt*ln((R5*Is4)/(R6*Is3))...(8)R5的電壓為ΔVbe*R5/R4...(9)由于運(yùn)算放大器1的虛短路，(9)加上Vbe3等于vref，Vref＝ΔVbe*R5/R4+Vbe3...(10)(10)和(8)的置換得出vref＝(R5/R4)*Vt*ln((R5*Is4)/(R6*Is3))+Vbe3 ...(11)在使用由多個與晶體管Q3具有完全相同布局模式的雙極晶體管組成的陣列作為晶體管Q4的情況下，Q4的飽和電流為Is4＝n*Is3 ...(12)組合(11)和(12)得出Vref＝(R5/R4)*Vt*ln(n*R5/R6)+Vbe3...(13)電阻R1、R2和R3和雙極晶體管的數(shù)目“n”是可通過設(shè)計(jì)來確定的常數(shù)。設(shè)置KK＝(R5/R4)ln(n*R5/R6) ...(14)(13)變成Vref＝K*Vt+Vbe3 ...(15)如(3)所示，Vbe3依賴于Vt和Is3。由于Vt＝kT/q，因此Vt是斜率是k/q，0.086mV/℃的溫度T的線性函數(shù)。雙極晶體管Q3的飽和電流Is3也依賴于溫度。雙極晶體管的飽和電流一般基本上線性依賴于溫度，并且其斜率約為-2mV/℃。從而，如果將K設(shè)為約等于23(≌-Is/Vt)，則有可能基本上消除Vref的溫度相關(guān)性。
然而，實(shí)際上，vref的溫度相關(guān)性由于雙極晶體管的正向電壓Vbe和電阻器的電阻中的離差(dispersion)以及運(yùn)算放大器的偏移電壓(offset voltage)而產(chǎn)生離差。
日本公開專利申請No.11-121694公開了一種通過使用熔絲(fuse)調(diào)整其中提供的電阻來控制帶隙基準(zhǔn)電路的溫度相關(guān)性的技術(shù)。
然而，存在一個帶隙基準(zhǔn)電路中固有的惡化溫度相關(guān)性的因素。該因素是產(chǎn)生ΔVbe的電阻的溫度相關(guān)性。
在使用擴(kuò)散層的擴(kuò)散電阻的情況下，在使用帶隙基準(zhǔn)電路的大規(guī)模集成電路(LSI)中提供的電阻器的電阻的溫度相關(guān)性為約1000-1500ppm/℃，并且在其薄片電阻(sheet resistance)為數(shù)打歐姆的多晶硅電阻的情況下，它為數(shù)百ppm/℃。從而，對于產(chǎn)生ΔVbe的電阻器的電阻，當(dāng)溫度升高時(shí)，流過該電阻器的負(fù)載電流減小。即使負(fù)載電流減小，電阻率也不受影響。然而，Vbe的線性溫度相關(guān)性受到影響，因?yàn)殡p極晶體管的正向電壓Vbe的溫度相關(guān)性依賴于負(fù)載電流。
圖9是示出雙極晶體管的正向電壓Vbe的溫度相關(guān)性的實(shí)際數(shù)據(jù)的圖。y軸表示正向電壓Vbe(mV)，而x軸表示溫度(℃)。該數(shù)據(jù)是對于10nA、100nA和1μA的負(fù)載電流測量的。該數(shù)據(jù)示出隨著負(fù)載電流以10nA、100nA和1μA的次序增大，負(fù)斜率逐漸增大。
圖10是示出雙極晶體管的Vt的溫度相關(guān)性的實(shí)際數(shù)據(jù)的圖表。y軸表示Vt(mV)，而x軸表示溫度(℃)。該測量是對于10nA、100nA和1μA的負(fù)載電流作出的。Vt表示理論上獲得的溫度相關(guān)性，并且由于當(dāng)通過減去正向電壓Vbe來計(jì)算Vt時(shí)消除了負(fù)載電流相關(guān)性，因此它不依賴于負(fù)載電流。
如果負(fù)載電流I3和I4不依賴于溫度，則正向電壓Vbe3和Vbe4線性依賴于溫度。然而，如圖9所示，負(fù)載電流I3和I4由于電阻R4、R5和R6的溫度相關(guān)性而依賴于溫度。從而，正向電壓Vbe3和Vbe4的溫度相關(guān)性的線性被擾亂。
相反，如圖10所示，Vt的溫度相關(guān)性不依賴于負(fù)載電流。從而，如(15)所示，vref＝K*Vt+Vbe3變得依賴于溫度。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種新型且有用的基準(zhǔn)電壓產(chǎn)生電路，其中消除了上述問題之一。
本發(fā)明的另一個更具體目的是提供一種包括具有低溫度相關(guān)性的帶隙基準(zhǔn)電路的基準(zhǔn)電壓產(chǎn)生電路。
根據(jù)本發(fā)明的第一方面，一種基準(zhǔn)電壓產(chǎn)生電路可以包括第一二極管、第二二極管、運(yùn)算放大器、第一電阻和第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間，并且第三電阻置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間，其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端，所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端，并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性。
通過消除流過第一電阻的負(fù)載電流的溫度相關(guān)性，有可能防止第一二極管和第二二極管的正向電壓Vbe的溫度相關(guān)性的線性發(fā)生惡化。從而，降低了來自帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性，并且可以提供用于產(chǎn)生具有低溫度相關(guān)性的基準(zhǔn)電壓的電路。
在本描述中，二極管可以包括集電極和基極相互電連接的雙極晶體管(用作二極管)以及pn結(jié)二極管，但是不限于上述這些。
根據(jù)第一方面的電路的特征可以在于，所述第一電阻、所述第二電阻和所述第三電阻的每一個都具有與施加于所述第一電阻兩端的電壓的溫度相關(guān)性基本上相同的溫度相關(guān)性。
根據(jù)本發(fā)明的第二方面，一種基準(zhǔn)電壓產(chǎn)生電路可以包括第一二極管、第二二極管、運(yùn)算放大器、第一電阻和第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間，并且第三電阻置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間，其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端，所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端，并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性。
在使用雙極晶體管作為二極管的情況下，例如，雙極晶體管的基極-發(fā)射極pn結(jié)的正向電壓Vbe的溫度相關(guān)性具有負(fù)溫度斜率，并且由Vt和飽和電流Is確定。飽和電流Is的溫度相關(guān)性由遷移率μ和本征載流子密度ni的溫度相關(guān)性確定，并且其溫度相關(guān)性是溫度T的冪函數(shù)。因此，正向電壓Vbe的溫度相關(guān)性表示較凸的曲線。在pn結(jié)二極管的情況下，出現(xiàn)與上述相同的現(xiàn)象。從而，帶隙基準(zhǔn)電路的輸出電壓由于第一二極管和第二二極管的正向電壓的溫度相關(guān)性的非線性而依賴于溫度。
由于根據(jù)本發(fā)明第二方面的電路改善了所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性，因此降低了來自帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性，并且提供了用于產(chǎn)生具有低溫度相關(guān)性的基準(zhǔn)電壓的電路。
用作二極管的雙極晶體管以及pn結(jié)二極管的正向電壓Vbe隨著其負(fù)載電流的增大而增大。
根據(jù)本發(fā)明第二方面的電路的特征可以在于控制所述第一電阻、所述第二電阻和所述第三電阻的每一個的所述溫度相關(guān)性，從而使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正溫度斜率。
根據(jù)本發(fā)明第二方面的電路的特征可以在于所述第一電阻、所述第二電阻和所述第三電阻的每一個的所述溫度相關(guān)性小于施加于所述第一電阻兩端的電壓的溫度相關(guān)性。
在根據(jù)本發(fā)明第一和第二方面的電路中提供的第一電阻、第二電阻和第三電阻可以例如包括多晶硅電阻和含鉻(Cr)的金屬膜電阻。上述電阻還可以包括其電阻由其導(dǎo)通電阻確定的MOS晶體管。另外，最好該MOS晶體管是耗盡型。
根據(jù)本發(fā)明的電源設(shè)備包括多個對感測電壓進(jìn)行分壓的分壓電阻、提供基準(zhǔn)電壓的基準(zhǔn)電壓源、以及比較經(jīng)過分壓的感測電壓與基準(zhǔn)電壓的比較器電路，其中所述基準(zhǔn)電壓源是根據(jù)本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路。
由于降低了由基準(zhǔn)電壓產(chǎn)生電路提供的輸出的溫度相關(guān)性，因此降低了電源設(shè)備的輸出的溫度相關(guān)性。電源設(shè)備的穩(wěn)定性因此得到改善。
根據(jù)本發(fā)明的第四方面，一種制造根據(jù)第一方面的電路的方法，該方法包括以下步驟通過控制要摻入到多晶硅薄膜中的雜質(zhì)量來調(diào)整多晶硅薄膜的薄片電阻率，調(diào)整每一個均由多晶硅薄膜制成的所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的電流的溫度相關(guān)性。
多晶硅電阻的溫度相關(guān)性可以由薄片電阻率控制。如果調(diào)整多晶硅電阻的溫度相關(guān)性從而消除流過第一電阻的負(fù)載電流的溫度相關(guān)性，則可獲得根據(jù)第一方面的基準(zhǔn)電壓產(chǎn)生電路。
多晶硅薄膜的溫度相關(guān)性可以調(diào)整至使其基本上等于所述第一電阻兩端的電壓的溫度相關(guān)性。
根據(jù)本發(fā)明的第五方面，一種制造第一方面的電路的方法，該方法包括以下步驟通過控制多晶硅薄膜的薄片電阻率來調(diào)整每一個均由多晶硅薄膜制成的所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性。
多晶硅電阻的溫度相關(guān)性可以由薄片電阻率控制。如果調(diào)整多晶硅電阻的溫度相關(guān)性從而改善所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性，則可獲得根據(jù)本發(fā)明第二方面的基準(zhǔn)電壓產(chǎn)生電路。
多晶硅薄膜的溫度相關(guān)性可以調(diào)整至使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正溫度斜率。
多晶硅薄膜的溫度相關(guān)性還可以調(diào)整至使其溫度斜率小于所述第一電阻兩端之間的電壓ΔVbe的溫度相關(guān)性的溫度斜率。
根據(jù)本發(fā)明的第六方面，一種制造根據(jù)第一方面的電路的方法，該方法包括以下步驟通過控制MOS晶體管的門限(threshold)來調(diào)整均由MOS晶體管制成的所述第一電阻、所述第二電阻和所述第三電阻的導(dǎo)通電阻，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性。
MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性可由MOS晶體管的攙雜物閾值(dopant threshold)來控制。如果調(diào)整MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性從而消除流過第一電阻的負(fù)載電流的溫度相關(guān)性，則獲得根據(jù)第一方面的基準(zhǔn)電壓產(chǎn)生電路。
在上述第三方面的情況下，導(dǎo)通電阻可以調(diào)整至使其溫度相關(guān)性基本上等于施加于所述第一電阻兩端的電壓ΔVbe的溫度相關(guān)性。
根據(jù)本發(fā)明的第七方面，一種制造第二方面的電路的方法，該方法包括以下步驟通過控制MOS晶體管的攙雜物閾值來調(diào)整均由MOS晶體管制成的所述第一電阻、所述第二電阻和所述第三電阻的導(dǎo)通電阻，從而改善所述第一二極管和所述第二二極管的正向電壓的溫度相關(guān)性的線性。
MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性可以由其攙雜物閾值控制。如果調(diào)整MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性從而改善第一二極管和第二二極管的正向電壓Vbe的溫度相關(guān)性的線性，則可獲得第二方面的基準(zhǔn)電壓產(chǎn)生電路。
在上述方面的情況下，MOS晶體管的溫度相關(guān)性可以調(diào)整至使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正斜率。
MOS晶體管的溫度相關(guān)性還可以調(diào)整至使其溫度斜率小于所述第一電阻兩端之間的電壓的溫度相關(guān)性的溫度斜率。
當(dāng)結(jié)合附圖閱讀時(shí)，通過下面的詳細(xì)描述，本發(fā)明的其他目的、特點(diǎn)和優(yōu)點(diǎn)將會變得更加清楚。


圖1是示出根據(jù)本發(fā)明一個實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的電路圖；圖2是示出根據(jù)該實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的溫度相關(guān)性的圖；圖3是示出多晶硅電阻的溫度系數(shù)和薄片電阻率之間的關(guān)系的圖；圖4是示出根據(jù)本發(fā)明另一個實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的電路圖；圖5是示出耗盡型n溝道MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性和門限之間的關(guān)系的圖；圖6是示出根據(jù)本發(fā)明一個實(shí)施例的電源設(shè)備的電路圖；圖7是示出根據(jù)本發(fā)明另一個實(shí)施例的電源設(shè)備的電路圖；圖8是示出傳統(tǒng)基準(zhǔn)電壓產(chǎn)生電路的電路圖；圖9是示出雙極晶體管的正向電壓Vbe的溫度相關(guān)性的圖；以及圖10是示出雙極晶體管的Vt的溫度相關(guān)性的圖。
具體實(shí)施例方式
下面將參照附圖給出優(yōu)選實(shí)施例的詳細(xì)描述。
圖1是根據(jù)本發(fā)明一個實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的電路圖。
在圖1的電路中，第三電阻R3和npn雙極晶體管(第一二極管)Q1串聯(lián)在運(yùn)算放大器1的輸出端與地電勢之間。晶體管Q1通過連接其集電極和基極而用作二極管。基極和發(fā)射極之間的pn結(jié)的正向電壓以Vbe1表示。
第二電阻R2、第一電阻R1和npn雙極晶體管(第二二極管)Q2串聯(lián)在運(yùn)算放大器1的輸出端與地電勢之間。晶體管Q2的集電極和基極相互連接，從而晶體管Q2用作二極管?；鶚O-發(fā)射極pn結(jié)的正向電壓以Vbe2表示。
晶體管Q1和Q2的大小不同。由于需要精確調(diào)整流過電流之比，因此晶體管Q2經(jīng)常由多個雙極晶體管的陣列構(gòu)成，其中每個雙極晶體管均具有與晶體管Q1相同的布局模式。
第一、第二和第三電阻器的電阻以R1、R2和R3表示。流過第一電阻R1和第二電阻R2的負(fù)載電流以I2表示，并且流過第三電阻R3的負(fù)載電流以I1表示。施加于第一電阻R1兩端之間的電壓以Vr1表示。
第三電阻R3與晶體管Q1之間的連接點(diǎn)3上的第一電壓輸入到運(yùn)算放大器1的非反相輸入端(+)。第一電阻R1與第二電阻R2之間的連接點(diǎn)5上的第二電壓輸入到反相輸入端(-)。采用第一、第二和第三電阻R1、R2和R3反饋的運(yùn)算放大器1的輸出為基準(zhǔn)電壓Vref。
在該電路中，流過第一和第二電阻R1和R2的負(fù)載電流I2的溫度相關(guān)性為δI2/δT＝0 ...(16)因此，I2＝ΔVbe/R1...(17)其中，ΔVbe是施加于第一電阻R1兩端的電壓Vr1。
如果第一、第二和第三電阻R1、R2和R3具有與ΔVbe相同的溫度相關(guān)性，則負(fù)載電流I2的溫度相關(guān)性被消除。
在晶體管Q2由與用作晶體管Q1的雙極晶體管具有完全相同布局模式的“n”個雙極晶體管的陣列構(gòu)成，其中該陣列為串聯(lián)型的情況下，ΔVbe的溫度相關(guān)性為ΔVbe＝ln(n)*kT/q...(18)其中k是玻爾茲曼常數(shù)，并且q是基本電荷。
(18)的求導(dǎo)得出δΔVbe/δT＝ln(n)*k/q...(19)假設(shè)ΔVbe為54mV，其溫度相關(guān)性δΔVbe/δT為0.177mV/℃，則期望第一電阻R1的溫度相關(guān)性為3300ppm/℃(≌0.177/54)，從而消除負(fù)載電流I2的溫度相關(guān)性。
如果消除了負(fù)載電流I2的溫度相關(guān)性，則晶體管Q1和Q2的正向電壓Vbe1和Vbe2不受因溫度引起的負(fù)載電流I1和I2變化的影響。從而，有可能避免惡化正向電流Vbe1和Vbe2的溫度相關(guān)性的線性。有可能降低帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性，并且提供其基準(zhǔn)電壓vref幾乎不依賴于溫度的基準(zhǔn)電壓產(chǎn)生電路。
圖2是示出根據(jù)該第一實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的溫度相關(guān)性的圖。y軸表示作為基準(zhǔn)電壓Vref的輸出電壓Vout(mV)，而x軸表示溫度(℃)。
圖2示出根據(jù)該第一實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路顯現(xiàn)其最大值約為30ppm/℃的較佳溫度相關(guān)性。
如圖2所示，根據(jù)第一實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的溫度相關(guān)性在其總體上具有凸特性。即使晶體管Q1和Q2的正向電壓Vbe1和Vbe2的線性分別通過消除負(fù)載電流I2的溫度相關(guān)性而得到改善，但是該電路的溫度相關(guān)性也還具有凸特性，這是因?yàn)殡p極晶體管的正向電壓Vbe的溫度相關(guān)性，準(zhǔn)確地說，不是線性的。
通過控制負(fù)載電流的溫度相關(guān)性，而不是如同在第一實(shí)施例中消除負(fù)載電流的溫度相關(guān)性，來進(jìn)一步降低基準(zhǔn)電壓產(chǎn)生電路的基準(zhǔn)電壓Vref的溫度相關(guān)性，從而改善雙極晶體管的正向電壓Vbe的溫度相關(guān)性的線性。
在第一實(shí)施例的情況下，由于通過控制如(19)所示作為常數(shù)的溫度相關(guān)性δΔVbe/δT來降低基準(zhǔn)電壓Vref的溫度相關(guān)性，因此可以相對容易地消除溫度相關(guān)性δΔVbe/δT。
然而，在第二實(shí)施例的情況下，需要嚴(yán)格地控制雙極晶體管的正向電壓Vbe的溫度相關(guān)性。雖然由于負(fù)載電流的變化而難以嚴(yán)格控制雙極晶體管的正向電壓Vbe的溫度相關(guān)性，但是在提供具有較低溫度相關(guān)性的帶隙基準(zhǔn)電路(基準(zhǔn)電壓產(chǎn)生電路)中，該嚴(yán)格控制是有益的。
如圖9所示，隨著負(fù)載電流的增大，正向電壓Vbe也增大。通過控制負(fù)載電流隨著溫度的升高而增大，來改善正向電壓Vbe的溫度相關(guān)性的線性。
假設(shè)與第一實(shí)施例相同的條件，也就是，ΔVbe為54mV且溫度相關(guān)性δΔVbe/δT為0.177mV/℃，則ΔVbe的溫度相關(guān)性為3300ppm/℃(≌0.177/54)。在第二實(shí)施例的情況下，通過控制第一、第二和第三電阻R1、R2和R3的溫度相關(guān)性以使其分別低于ΔVbe的溫度相關(guān)性，則負(fù)載電流隨著溫度的升高而增大。
例如，在負(fù)載電流(基極-發(fā)射極電流)Ibe＝10nA的情況下，當(dāng)溫度升高100℃，即斜率為3000ppm/℃時(shí)，負(fù)載電流可以增大約30％。從而，如后所述，通過使用其溫度相關(guān)性基本上為0ppmm/℃即沒有溫度相關(guān)性的第一、第二和第三電阻，負(fù)載電流I1和I2隨著溫度升高而增大。從而，正向電壓Vbe1和Vbe2的線性得到改善。由帶隙基準(zhǔn)電路輸出的基準(zhǔn)電壓Vref的溫度相關(guān)性得到進(jìn)一步降低。
在第一和第二實(shí)施例中使用多晶硅電阻作為第一、第二和第三電阻R1、R2和R3的情況下，第一、第二和第三電阻的溫度相關(guān)性可以通過控制摻入到形成多晶硅電阻的多晶硅層中的雜質(zhì)(攙雜物)密度以控制其薄片電阻率來進(jìn)行控制。
圖3是示出多晶硅電阻的溫度系數(shù)和薄片電阻率之間的關(guān)系的圖。x軸表示溫度系數(shù)(％/℃)，而y軸表示薄片電阻率(Ω/□)。分別在25℃、55℃和85℃測量其薄片電阻率為500Ω/□、1000Ω/□和2000Ω/□的多晶硅電阻器的電阻，這些電阻器由均為100μm長、2.0μm寬和0.35μm厚的多晶硅薄膜組成。使用25℃上的電阻，利用下面公式的線性回歸，計(jì)算對應(yīng)于每個薄片電阻率的溫度系數(shù)溫度T℃上的電阻R＝(1+Tc*(T-25))*R(0) ...(20)其中，Tc是溫度系數(shù)，并且R(0)是溫度25℃上的薄片電阻率。
圖3示出薄片電阻率500Ω/□、1000Ω/□和2000Ω/□的溫度系數(shù)為負(fù)。
如果例如期望3300ppm/℃的多晶硅電阻，則多晶硅薄膜的雜質(zhì)密度需要控制為使其薄片電阻率約為2Ω/□。在這種情況下，如果采用現(xiàn)有工藝難以達(dá)到2Ω/□，則可以應(yīng)用諸如鎢和鈦的高熔點(diǎn)金屬的多酸(polycide)。
如果設(shè)置薄片電阻率為約120Ω/□，則溫度系數(shù)為零，并且可以形成沒有溫度相關(guān)性的多晶硅電阻。
在第一、第二和第三電阻由例如含Cr的金屬薄膜形成的情況下，電阻器的溫度相關(guān)性可以通過控制組成來改變。例如，如果使用NiCr(鎳鉻)或SiCr(硅鉻)，則溫度相關(guān)性可通過改變鉻量來控制。
上述第一和第二實(shí)施例中的電阻器由多晶硅制成。這些電阻器可以用MOS晶體管的導(dǎo)通電阻代替。在這種情況下，MOS晶體管的導(dǎo)通電阻可以通過調(diào)整要摻入到MOS晶體管的溝道中的攙雜物量來設(shè)為期望值。MOS晶體管的導(dǎo)通電阻是可精確調(diào)整的，因?yàn)樗蒑OS晶體管的大小確定。另外，由于采用MOS晶體管的制造工藝來制造電阻器，因此可以以較低成本制造該電路。
圖4是根據(jù)本發(fā)明另一個實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的電路圖。
圖4的電路包括串聯(lián)在運(yùn)算放大器1的輸出端和地電勢之間的耗盡型n溝道MOS晶體管Tr3和npn雙極晶體管(第一二極管)Q5。其柵極和漏極相互電連接的MOS晶體管Tr3構(gòu)成根據(jù)本實(shí)施例的基準(zhǔn)電壓產(chǎn)生電路的第三電阻。其集電極和基極相互電連接的晶體管Q5連接為二極管。晶體管Q5的基極-發(fā)射極pn結(jié)的正向電壓以Vbe5表示。
兩個耗盡型n溝道MOS晶體管Tr2和Tr1以及npn雙極晶體管(第二二極管)Q6串聯(lián)在運(yùn)算放大器1的輸出端與地電勢之間。其柵極和漏極電連接的MOS晶體管Tr1和Tr2分別構(gòu)成第一電阻和第二電阻。其集電極和基極相互電連接的晶體管Q6連接為二極管。晶體管Q6的基極-發(fā)射極pn結(jié)的正向電壓以Vbe6表示。
晶體管Q5和Q6的大小不同。晶體管Q6可以通過并聯(lián)排列的多個雙極晶體管構(gòu)成，其中每個雙極晶體管具有與晶體管Q5完全相同的布局模式。
MOS晶體管Tr1、Tr2和Tr3的電阻分別以Tr1、Tr2和Tr3表示。流過MOS晶體管Tr1和Tr2的負(fù)載電流以I6表示，并且流過MOS晶體管Tr3的負(fù)載電流以I5表示。MOS晶體管Tr1兩端之間的電壓以Vtr1表示。
MOS晶體管Tr3與晶體管Q5之間的連接點(diǎn)7上的第一電壓輸入到運(yùn)算放大器1的非反相輸入端(+)。MOS晶體管Tr1與MOS晶體管Tr2之間的連接點(diǎn)9上的第二電壓輸入到運(yùn)算放大器1的反相輸入端(-)。通過MOS晶體管Tr1、Tr2和Tr3饋送的運(yùn)算放大器1的輸出為基準(zhǔn)電壓vref。
負(fù)載電流I6的溫度相關(guān)性通過以與第一實(shí)施例相同的方式控制MOS晶體管Tr1、Tr2和Tr3的導(dǎo)通電阻來消除，其中負(fù)載電流I2的溫度相關(guān)性通過控制第一、第二和第三電阻來消除。后面將給出詳細(xì)描述。
從而，晶體管Q5和Q6的正向電壓Vbe5和Vbe6分別不受負(fù)載電流I5和I6的溫度相關(guān)性的影響，并且正向電壓Vbe5和Vbe6的溫度相關(guān)性的線性不惡化。帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性從而降低。有可能提供一種用于產(chǎn)生較不依賴于溫度的基準(zhǔn)電壓的電路。
正向電壓Vbe5和Vbe6的溫度相關(guān)性的線性通過以與第二實(shí)施例相同的方式控制MOS晶體管Tr1、Tr2和Tr3的導(dǎo)通電阻的溫度相關(guān)性來改善，其中正向電壓Vbe1和Vbe2的溫度相關(guān)性的線性通過控制第一、第二和第三電阻的溫度相關(guān)性來改善。從而，由帶隙基準(zhǔn)電路輸出的基準(zhǔn)電壓Vref的溫度相關(guān)性降低。
MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性由門限Vth和遷移率μ的溫度相關(guān)性來確定。門限Vth對于升高的溫度具有負(fù)斜率。如果柵壓恒定，則導(dǎo)通電阻隨著溫度的升高而減小。遷移率μ對于升高的溫度具有負(fù)斜率。導(dǎo)通電阻隨著溫度的升高而增大。由于門限Vth和遷移率μ具有相反的溫度相關(guān)性，因此可以自由地在從負(fù)值到正值的范圍內(nèi)調(diào)整導(dǎo)通電阻的溫度相關(guān)性。
從而，通過在MOS晶體管的制造過程中控制摻入到溝道中的攙雜物量并因此調(diào)整MOS晶體管Tr1、Tr2和Tr3的門限，有可能控制MOS晶體管Tr1、Tr2和Tr3的導(dǎo)通電阻的溫度相關(guān)性。
圖5是示出耗盡型n溝道MOS晶體管的溫度相關(guān)性(ppm/℃)與門限(V)之間的關(guān)系的圖。在該測量中，使用了每一個均具有10μm寬和5μm長溝道的耗盡型n溝道MOS晶體管。漏極-源極電壓設(shè)為60mV(基本上等于上面ΔVbe)，并且測量柵極-源極電壓為0V的導(dǎo)通電阻。
圖5示出導(dǎo)通電阻的溫度相關(guān)性隨著門限改變而改變。從而，有可能控制耗盡型n溝道MOS晶體管的導(dǎo)通電阻的溫度相關(guān)性。
在上面實(shí)施例中，晶體管Q1和Q5，即第一二極管，每一個均由單一雙極晶體管組成，并且晶體管Q2和Q6，即第二二極管，每一個均由以陣列并聯(lián)的多個雙極晶體管組成，其中每個雙極晶體管均具有與晶體管Q1和Q5完全相同的布局模式。
本發(fā)明不限于該結(jié)構(gòu)。只要流過第一二極管和第二二極管的負(fù)載電流的比率是可精確調(diào)整的，則第一二極管和第二二極管就可以根據(jù)任何其他結(jié)構(gòu)來構(gòu)成。
在上面實(shí)施例中，第一、第二和第三電阻由多晶硅電阻器、含鉻的金屬薄膜電阻器和MOS晶體管構(gòu)成。本發(fā)明不限于這些電阻器，并且可以采用具有適當(dāng)溫度相關(guān)性的任何其他電阻器。
每一個均連接為二極管的雙極晶體管在上述實(shí)施例中用作第一二極管和第二二極管；然而，本發(fā)明不限于這些雙極晶體管。第一二極管和第二二極管可以由pn結(jié)二極管構(gòu)成。
圖6是其中提供了本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路的電源設(shè)備的電路圖。
恒壓產(chǎn)生電路21調(diào)節(jié)由直流電源17提供的電力，并且將穩(wěn)壓電提供給負(fù)載19。該恒壓產(chǎn)生電路21包括以下部分輸入端(Vbat)23，與直流電源17連接；基準(zhǔn)電壓產(chǎn)生電路25，用于產(chǎn)生作為基準(zhǔn)電壓源的基準(zhǔn)電壓(Vref)；運(yùn)算放大器27；p溝道MOS晶體管29(以下稱作PMOS)，構(gòu)成輸出驅(qū)動器；分壓電阻R7和R8；以及輸出端(Vout)31。
運(yùn)算放大器27的輸出端連接到PMOS 29的柵極。由基準(zhǔn)電壓產(chǎn)生電路25提供的基準(zhǔn)電壓vref輸入到運(yùn)算放大器27的反相輸入端，并且將通過采用分壓電阻R7和R8對輸出電壓Vout進(jìn)行分壓而獲得的電壓輸入到運(yùn)算放大器27的非反相輸入端。控制通過對輸出電壓Vout進(jìn)行分壓而獲得的電壓，從而使其等于基準(zhǔn)電壓Vref。
根據(jù)本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路在恒壓產(chǎn)生電路21中用作基準(zhǔn)電壓產(chǎn)生電路25。由于在基準(zhǔn)電壓產(chǎn)生電路25中提供的帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性降低，從而降低基準(zhǔn)電壓Vref的溫度相關(guān)性，因此有可能改善恒壓產(chǎn)生電路21的輸出的穩(wěn)定性。
圖7是示出包括根據(jù)本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路的電壓檢測設(shè)備的電路圖。
基準(zhǔn)電壓產(chǎn)生電路25連接到運(yùn)算放大器27的反相輸入端，從而施加基準(zhǔn)電壓Vref。所要測量的電壓通過輸入端Vsens 33輸入，并且由分壓電阻R7和R8進(jìn)行分壓。經(jīng)過分壓的電壓輸入到運(yùn)算放大器27的非反相輸入端。運(yùn)算放大器27的輸出通過輸出端(Vout)35輸出。
當(dāng)所要測量的電壓Vsens高，并且由分壓電阻R7和R8分壓之后的電壓高于基準(zhǔn)電壓Vref時(shí)，運(yùn)算放大器27的輸出保持為高電平。隨著所要測量的電壓Vsens降低，并且當(dāng)由分壓電阻R7和R8分壓之后的電壓變得低于基準(zhǔn)電壓vref時(shí)，運(yùn)算放大器27的輸出變低。
根據(jù)本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路在電壓檢測電路39中用作基準(zhǔn)電壓產(chǎn)生電路25。由于構(gòu)成基準(zhǔn)電壓產(chǎn)生電路的帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性降低，并且從而基準(zhǔn)電路vref的溫度相關(guān)性降低，因此電壓檢測電路39的輸出的穩(wěn)定性得到改善。
上面描述了本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明不限于這些實(shí)施例，在不脫離本發(fā)明范圍的情況下可以進(jìn)行各種變更和修改。
本專利申請基于2002年2月27日提交的日本公開專利申請No.2002-051223，在此將其全文引作參考。
工業(yè)實(shí)用性根據(jù)本發(fā)明的一種基準(zhǔn)電壓產(chǎn)生電路包括第一二極管、第二二極管、運(yùn)算放大器、第一電阻和第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間，并且第三電阻置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間。所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端，并且所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端。
由于控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性，因此有可能防止第一二極管和第二二極管的正向電壓Vbe的溫度相關(guān)性的線性發(fā)生惡化。從而，降低了來自帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性，并且可以提供用于產(chǎn)生具有低溫度相關(guān)性的基準(zhǔn)電壓的電路。
另一方面，可以控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性。
由于根據(jù)本發(fā)明的電路改善了所述第一二極管和所述第二二極管的正向電壓Vbe的溫度相關(guān)性的線性，因此減小了來自帶隙基準(zhǔn)電路的輸出的溫度相關(guān)性，并且提供了用于產(chǎn)生具有低溫度相關(guān)性的基準(zhǔn)電壓的電路。
權(quán)利要求
1.一種基準(zhǔn)電壓產(chǎn)生電路，包括第一二極管；第二二極管；運(yùn)算放大器；第一電阻；第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間；以及第三電阻，置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間；其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端；所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端；并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性。
2.如權(quán)利要求1所述的電路，其中所述第一電阻、所述第二電阻和所述第三電阻的每一個都具有與施加于所述第一電阻兩端之間的電壓的溫度相關(guān)性基本上相同的溫度相關(guān)性。
3.如權(quán)利要求1所述的電路，其中所述第一電阻、所述第二電阻和所述第三電阻為多晶硅電阻。
4.如權(quán)利要求1所述的電路，其中所述第一電阻、所述第二電阻和所述第三電阻為含鉻的金屬膜電阻。
5.如權(quán)利要求1所述的電路，其中所述第一電阻、所述第二電阻和所述第三電阻的每一個都由其導(dǎo)通電阻確定其電阻的MOS晶體管制成。
6.如權(quán)利要求5所述的電路，其中所述MOS晶體管是耗盡型。
7.一種制造如權(quán)利要求1所述的電路的方法，包括以下步驟通過控制多晶硅薄膜的薄片電阻率，而調(diào)整每一個均由多晶硅薄膜制成的所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的電流的溫度相關(guān)性。
8.如權(quán)利要求7所述的方法，其中該多晶硅薄膜的所述溫度相關(guān)性調(diào)整至使其基本上等于所述第一電阻兩端之間的電壓的溫度相關(guān)性。
9.一種制造如權(quán)利要求1所述的電路的方法，包括以下步驟通過控制MOS晶體管的門限來調(diào)整每一個均由MOS晶體管制成的所述第一電阻、所述第二電阻和所述第三電阻的導(dǎo)通電阻，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性。
10.如權(quán)利要求9所述的方法，其中所述導(dǎo)通電阻調(diào)整至使其溫度相關(guān)性基本上等于施加于所述第一電阻兩端之間的電壓的溫度相關(guān)性。
11.一種基準(zhǔn)電壓產(chǎn)生電路，包括第一二極管；第二二極管；運(yùn)算放大器；第一電阻；第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間；以及第三電阻，置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間；其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端；所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端；并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓的溫度相關(guān)性的線性。
12.如權(quán)利要求11所述的電路，其中控制所述第一電阻、所述第二電阻和所述第三電阻的每一個的所述溫度相關(guān)性，從而使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正溫度斜率。
13.如權(quán)利要求12所述的電路，其中所述第一電阻、所述第二電阻和所述第三電阻的每一個的所述溫度相關(guān)性小于施加于所述第一電阻兩端之間的電壓的溫度相關(guān)性。
14.一種制造如權(quán)利要求11所述的電路的方法，包括以下步驟通過控制多晶硅薄膜的薄片電阻率來調(diào)整每一個均由多晶硅薄膜制成的所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓的溫度相關(guān)性的線性。
15.如權(quán)利要求14所述的方法，其中該多晶硅薄膜的所述溫度相關(guān)性調(diào)整至使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正溫度斜率。
16.如權(quán)利要求15所述的方法，其中該多晶硅薄膜的所述溫度相關(guān)性調(diào)整至使其溫度斜率小于所述第一電阻兩端之間的電壓的溫度相關(guān)性的溫度斜率。
17.一種制造如權(quán)利要求11所述的電路的方法，包括以下步驟通過控制MOS晶體管的門限來調(diào)整每一個均由MOS晶體管制成的所述第一電阻、所述第二電阻和所述第三電阻的導(dǎo)通電阻，從而改善所述第一二極管和所述第二二極管的正向電壓的溫度相關(guān)性的線性。
18.如權(quán)利要求17所述的方法，其中該MOS晶體管的所述溫度相關(guān)性調(diào)整至使流過所述第一電阻的負(fù)載電流的溫度相關(guān)性具有正溫度斜率。
19.如權(quán)利要求18所述的方法，其中該MOS晶體管的所述溫度相關(guān)性調(diào)整至使其溫度斜率小于所述第一電阻兩端之間的電壓的溫度相關(guān)性的溫度斜率。
20.一種電源設(shè)備，包括多個分壓電阻，對感測電壓進(jìn)行分壓；基準(zhǔn)電壓源，提供基準(zhǔn)電壓；以及比較器電路，比較該經(jīng)過分壓的感測電壓與該基準(zhǔn)電壓；其中所述基準(zhǔn)電壓源還包括第一二極管；第二二極管；運(yùn)算放大器；第一電阻；第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間；以及第三電阻，置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間；其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端；所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端；并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而消除流過所述第一電阻的負(fù)載電流的溫度相關(guān)性。
21.一種電源設(shè)備，包括多個分壓電阻，對感測電壓進(jìn)行分壓；基準(zhǔn)電壓源，提供基準(zhǔn)電壓；以及比較器電路，比較該經(jīng)過分壓的感測電壓與該基準(zhǔn)電壓；其中所述基準(zhǔn)電壓源還包括第一二極管；第二二極管；運(yùn)算放大器；第一電阻；第二電阻，所述第一電阻和所述第二電阻串聯(lián)在所述第二二極管和所述運(yùn)算放大器的輸出之間；以及第三電阻，置于所述第一二極管和所述運(yùn)算放大器的所述輸出之間；其中所述第一電阻與所述第二電阻之間的連接點(diǎn)上的第二電壓輸入到所述運(yùn)算放大器的第一輸入端；所述第一二極管與所述第三電阻之間的連接點(diǎn)上的第一電壓輸入到所述運(yùn)算放大器的第二輸入端；并且控制所述第一電阻、所述第二電阻和所述第三電阻的溫度相關(guān)性，從而改善所述第一二極管和所述第二二極管的正向電壓的溫度相關(guān)性的線性。
全文摘要
一種基準(zhǔn)電壓產(chǎn)生電路包括顯現(xiàn)輸出基準(zhǔn)電壓的低溫度相關(guān)性的帶隙基準(zhǔn)電路。由于適當(dāng)?shù)乜刂破潆娮璧臏囟认嚓P(guān)性，從而消除流過分壓電阻的負(fù)載電流的溫度相關(guān)性，因此有可能防止二極管的正向電壓的溫度相關(guān)性的線性發(fā)生惡化。從而，降低了輸出的溫度相關(guān)性。
文檔編號G05F1/56GK1596474SQ0380165
公開日2005年3月16日 申請日期2003年2月26日 優(yōu)先權(quán)日2002年2月27日
發(fā)明者上田佳德 申請人:株式會社理光