專利名稱：基于存儲器地址映射網(wǎng)絡(luò)的模糊pid控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及模糊控制器，具體涉及基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器。
背景技術(shù)：
在工業(yè)過程控制中，許多被控過程機(jī)理復(fù)雜，控制對象具有結(jié)構(gòu)時變等特點。采用常規(guī)的PID(即比例、積分、微分)參數(shù)去適應(yīng)參數(shù)變化、干擾等眾多的變化因素，難以獲得滿意的控制效果。當(dāng)參數(shù)變化超過一定范圍時，系統(tǒng)性能會明顯變化，甚至超過允許范圍。為了克服常規(guī)PID調(diào)節(jié)器的不足，提高其性能。本領(lǐng)域?qū)＜姨岢隽硕喾N基于模糊推理的自校正PID控制器設(shè)計方法，即PID增益通常由有經(jīng)驗的專家人員根據(jù)“簡單規(guī)則”來調(diào)整。然后將這些規(guī)則整合到模糊系統(tǒng)中，以實現(xiàn)PID增益的在線調(diào)節(jié)。這種方法即是通過離線的方式得到比例、積分、微分增益的決策表。如果以單片機(jī)、工控機(jī)或模糊控制芯片作為硬件實現(xiàn)平臺，其算法的實現(xiàn)需要編寫和執(zhí)行來自于比例、積分、微分增益決策表的大量程序語句，實時性較差。
并且，基于工控機(jī)開發(fā)的模糊控制系統(tǒng)，具有成本高、體積龐大、響應(yīng)速度低等缺點，難以進(jìn)入家用電器和機(jī)器人等領(lǐng)域。應(yīng)用單片機(jī)開發(fā)模糊控制系統(tǒng)，對開發(fā)者有較高的要求，并要求開發(fā)輸入輸出等接口電路，具有可靠性低、開發(fā)周期長等缺點。模糊控制芯片提供了一套相對簡單的軟件開發(fā)系統(tǒng)，但仍然存在接口電路開發(fā)等問題，應(yīng)用于家用電器其成本也值得考慮。

發(fā)明內(nèi)容
本發(fā)明的目的是，針對各種模糊控制技術(shù)應(yīng)用開發(fā)實現(xiàn)環(huán)節(jié)煩瑣問題，提供一種基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器，它以存儲器地址映射網(wǎng)絡(luò)為硬件基礎(chǔ)，通過分層次存儲器地址映射，實現(xiàn)模糊PID控制算法，并最終輸出控制量控制被控對象，旨在提高控制系統(tǒng)的控制品質(zhì)。
為了更好地說明本發(fā)明的技術(shù)方案，先引入存儲器地址映射網(wǎng)絡(luò)和模糊PID控制算法的基礎(chǔ)知識。
如果以存儲器的地址(如00H-FFH)作為自變量論域，對應(yīng)存儲單元存儲的數(shù)字值作為函數(shù)值論域(00H-FFH)。存儲器地址和對應(yīng)存儲單元數(shù)字之間就可以建立一種映射，這種映射可以實現(xiàn)散亂數(shù)據(jù)插值的函數(shù)逼近功能，逼近任何指定的非線性函數(shù)。如果地址的變化范圍是00H-FFH，存儲內(nèi)容的數(shù)值范圍也是00H-FFH，那么這種存儲器地址映射就可以逼近一元函數(shù)。
一般來說，存儲器的地址位數(shù)較多，可以人為的分為高位地址和低位地址，如果以高位地址和低位地址共同尋址，通過存儲器地址映射，還可以實現(xiàn)二元函數(shù)逼近器。
對于三個自變量以上的函數(shù)，如函數(shù)J＝f(x，y)，其中x＝g(u，v)，y＝h(w，z)，應(yīng)用復(fù)合函數(shù)方法，可以分層次的地址映射來實現(xiàn)多元函數(shù)逼近器的功能。首先u，v兩個變量通過高位地址和低位地址共同尋址，存儲器輸出函數(shù)值x；w，z兩個變量輸入另外一個存儲器，通過高位地址和低位地址共同尋址，存儲器輸出函數(shù)值y。然后以x，y為輸入變量，作為第三個存儲器的地址，通過地址映射輸出函數(shù)值J。
PID控制器的傳遞函數(shù)如下公式
Gc(s)＝Kp+Ki/s+Kds(1)其中，Kp，Ki和Kd分別是比例、積分和微分增益。它的另外一種等效的公式如下Gc(s)＝Kp(1+1/(Tis)+Tds) (2)其中，Ti＝Kp/Ki，Td＝Kd/Kp，Ti和Td分別是積分和微分時間常數(shù)。
PID控制器在離散時間域的等效表達(dá)形式如下u(k)=Kpe(k)+KiTsΣi=1ne(i)+KdTsΔe(k)...(3)]]>其中，u(k)是控制信號，e(k)是誤差，Ts是采樣周期，Δe(k)＝e(k)-e(k-1)。
傳統(tǒng)PID控制器實現(xiàn)是基于公式(3)的，而模糊PID控制器是用模糊系統(tǒng)對Kp，Ki和Kd增益進(jìn)行實時調(diào)整。
假設(shè)可以確定區(qū)間[Kpmin，Kpmax]，[Kdmin，Kdmax]，用下面線性變換將Kp和Kd歸一化成0-1之間的數(shù)Kp′=Kp-KpminKpmax-Kpmin...(4)]]>Kd′=Kd-KdminKdmax-Kdmin...(5)]]>假定積分時間常數(shù)可參考微分時間常數(shù)給出Ti＝αTd(6)由此可得Ki=Kp/(αTd)=Kp2/(αKd)...(7)]]>于是，需要用模糊系統(tǒng)調(diào)節(jié)參數(shù)Kp′，Kd′和α。如果能確定這些參數(shù)，則Kp，Ki和Kd增益能由式(4)、(5)和(7)得到。模糊系統(tǒng)是由模糊規(guī)則集合構(gòu)造而成的，該規(guī)則集合描述了在各種情況下如何選擇Kp，Ki和Kd增益。假定模糊系統(tǒng)的輸入為e(k)和Δe(k)，則模糊系統(tǒng)調(diào)節(jié)器由三個兩維輸入一維輸出的模糊系統(tǒng)組成，下面給出構(gòu)造這些模糊系統(tǒng)的模糊IF-THEN規(guī)則。
如果e(k)是Al，且Δe(k)是Bl，則Kp′是Cl，Kd′是Dl，α是El其中，Al、Bl、Cl、Dl和El是模糊集，l＝1，2，...M，代表規(guī)則的條數(shù)。
如果Al、Bl、Cl、Dl和El都在其論域上定義了相應(yīng)的隸屬度函數(shù)，并且確定了Kp′，Kd′和α關(guān)于e(k)和Δe(k)的三個規(guī)則集合，每個規(guī)則集合包含M條規(guī)則。
將每個規(guī)則集合中的M條規(guī)則用乘積推理機(jī)、單值模糊器和中心平均解模糊器相組合，即，參數(shù)Kp′，Kd′和α可根據(jù)以下各式在線調(diào)節(jié)。
Kp′(k)=Σl=1My‾plμAl(e(k))μBl(Δe(k))Σl=1MμAl(e(k))μBl(Δe(k))...(8)]]>Kd′(k)=Σl=1My‾dlμAl(e(k))μBl(Δe(k))Σl=1MμAl(e(k))μBl(Δe(k))...(9)]]>α(k)=Σl=1My‾αlμAl(e(k))μBl(Δe(k))Σl=1MμAl(e(k))μBl(Δe(k))...(10)]]>根據(jù)式(4)、(5)、(7)和(8)、(9)、(10)，可以得到在線調(diào)整的Kp、Ki和Kd增益。進(jìn)一步，在誤差e(k)和誤差變化率Δe(k)的論域上，將它們量化或離散化為若干個等級，則根據(jù)式(4)、(5)、(7)、(8)、(9)和(10)可以得到Kp、Ki和Kd增益的決策表，即輸入誤差e(k)和誤差變化率Δe(k)經(jīng)過量化處理，根據(jù)Kp、Ki和Kd增益的決策表，則可查詢到相應(yīng)的Kp、Ki和Kd值。
對于式(3)，可以用如下形式表示u(k)＝upd(k)+ui(k)(11)其中，
upd(k)=Kpe(k)+KdTsΔe(k)...(12)]]>ui(k)=KiTiΣi=1ne(i)...(13)]]>在方程(12)中，Kp是關(guān)于e(k)和Δe(k)的函數(shù)，Kd也是關(guān)于e(k)和Δe(k)的函數(shù)，Ts是常量，因此，upd(k)也是關(guān)于e(k)和Δe(k)的函數(shù)。另外，如果e(k)和e(k-1)已知，實際上已經(jīng)包含了Δe(k)的信息，因為Δe(k)＝e(k)-e(k-1)。這樣，Kp、Kd和upd(k)都可以轉(zhuǎn)變?yōu)殛P(guān)于e(k)和e(k-1)的二元函數(shù)。因此，知道e(k)和e(k-1)，就可以通過式(4)、(5)、(8)和(9)得到upd(k)。
在方程(7)中，Ki是關(guān)于Kp、Kd和α的函數(shù)，其中，Kp、Kd和α都是關(guān)于e(k)和Δe(k)的函數(shù)，那么Ki也是關(guān)于e(k)和Δe(k)的函數(shù)，也可以轉(zhuǎn)變?yōu)殛P(guān)于e(k)和e(k-1)的二元函數(shù)。
為此，本發(fā)明以上面所述的模糊PID控制算法為研究對象，基于硬件與智能算法融合的方法，提出了基于存儲器地址映射網(wǎng)絡(luò)的硬件結(jié)構(gòu)，從而實現(xiàn)模糊PID控制器。
本發(fā)明所述的基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器，包括設(shè)在線路板上的模糊PID控制器電路，其特征是模糊PID控制器電路由減法器IC1、與減法器IC1連接的A/D轉(zhuǎn)換器IC2、與A/D轉(zhuǎn)換器IC2連接的第一鎖存器IC3和第二鎖存器IC4、與第一鎖存器IC3和第二鎖存器IC4連接的第一存儲器IC5、與第一鎖存器IC3和第二鎖存器IC4連接的第二存儲器IC6、與第二鎖存器IC4連接的第三存儲器IC7、與第三存儲器IC7連接的第三鎖存器IC8、與第三鎖存器IC8連接的第四鎖存器IC9、與第四鎖存器IC9和第三存儲器IC7連接的第五鎖存器IC10、與第二存儲器IC6和第三存儲器IC7連接的第四存儲器IC11、與第一存儲器IC5和第四存儲器IC11連接的第五存儲器IC12、與第五存儲器IC12連接的第六鎖存器IC13、與第六鎖存器IC13連接的D/A轉(zhuǎn)換器IC14和分別與A/D轉(zhuǎn)換器IC2、第一鎖存器IC3、第二鎖存器IC4、第三鎖存器IC8、第四鎖存器IC9、第五鎖存器IC10、第六鎖存器IC13連接的時序控制器IC15組成；模糊PID控制器電路的1腳和2腳與電源連接，3腳、4腳、5腳與被控對象中的電位器連接，6腳和7腳與傳感器/變送器連接，8腳和9腳與驅(qū)動執(zhí)行單元連接，驅(qū)動執(zhí)行單元與被控對象連接。本發(fā)明的模糊控制電路可以集成在一塊芯片上，其體積更小。
本發(fā)明也可以實現(xiàn)不同隸屬度函數(shù)、不同模糊規(guī)則、不同模糊推理機(jī)、不同模糊化和解模糊化的模糊PID控制算法。
本發(fā)明克服了傳統(tǒng)計算機(jī)原理的存儲器存儲內(nèi)容與地址無關(guān)的缺點。整個控制器沒有用任何復(fù)雜的電路或芯片，更沒有使用CPU，具有造價低、體積小、應(yīng)用簡單等優(yōu)點。執(zhí)行一次完整響應(yīng)所花費(fèi)的時間等于A/D轉(zhuǎn)換器的兩個轉(zhuǎn)換周期，響應(yīng)速度比基于工業(yè)控制組態(tài)軟件的控制系統(tǒng)快，完全可以迅速的糾正誤差。并在模糊控制算法上，采用了模糊PID控制算法，控制算法先進(jìn)，具有響應(yīng)速度快，超調(diào)小，穩(wěn)態(tài)精度高，控制品質(zhì)好等優(yōu)點。適宜各種家用電器實現(xiàn)模糊控制和一些快連續(xù)量的運(yùn)動控制。


圖1是本發(fā)明的工作原理示意圖。
圖2是控制邏輯時序圖。
圖3是本發(fā)明的電路圖。
參見圖1，本發(fā)明的工作過程是減法器IC1實現(xiàn)電位器給定的模擬信號(0-+5V)減去傳感/變送器反饋的模擬信號(0-+5V)，得到誤差e的模擬信號(-5V-+5V)，并輸入到A/D轉(zhuǎn)換器IC2，通過A/D轉(zhuǎn)換器IC2得到誤差的8位數(shù)字信號，其中11111111B表示+5V，00000000B表示-5V，10000000B表示0V。把奇數(shù)次轉(zhuǎn)換得到的誤差數(shù)字信號e(2k-1)鎖存到第一鎖存器IC3中，把偶數(shù)次轉(zhuǎn)換得到的誤差數(shù)字信號e(2k)鎖存到第二鎖存器IC4中。由第一鎖存器IC3中e(2k-1)作為第一存儲器IC5的高8位地址，由第二鎖存器IC4中e(2k)作為第一存儲器IC5的低8位地址，共同尋址，形成16位地址。再根據(jù)式(4)、(5)、(8)、(9)、(12)和關(guān)系Δe＝2×[e(2k)-e(2k-1)]、e＝e(2k)，把輸出控制量upd經(jīng)計算預(yù)先存儲在第一存儲器IC5的指定位置，存儲器各單元地址的數(shù)據(jù)寫入方法如下第一步，任意給定16位存儲器地址，分解成高8位地址和低8位地址；第二步，分別計算出這兩個8位地址的十進(jìn)制值，即e(2k-1)和e(2k)，其范圍是{0-+255}，其中{0-+127}表示誤差為負(fù)，{+128-+255}表示誤差為正，+127和+128都表示誤差為零；第三步，設(shè)定e＝e(2k)，其范圍是{0-+255}，Δe＝2×[e(2k)-e(2k-1)]，在計算誤差變化率Δe時，首先把e(2k-1)和e(2k)從其范圍{0-+255}線性映射到范圍{-127-+127}內(nèi)，這時Δe的范圍是4×{-127-+127}，作限幅處理，小于-127，取-127，大于+127，取+127，這時得到Δe的范圍仍然是{-127-+127}，然后再把它線性映射到范圍{0-+255}；第四步，根據(jù)第三步得到e和Δe，把e和Δe線性映射到它們的模糊系統(tǒng)論域，由式(8)、(9)得到Kp′和Kd′，再由式(4)、(5)得到Kp和Kd；第五步，由第三步得到e和Δe，由第四步得到Kp和Kd，Ts取2倍A/D轉(zhuǎn)換周期，根據(jù)式(12)，得到upd；
第六步，把第五步得到的upd從范圍{upd(min)，upd(max)}線性映射到范圍{0-+255}；第七步，把該數(shù)值轉(zhuǎn)變?yōu)槭M(jìn)制或二進(jìn)制，寫入該存儲器地址對應(yīng)的存儲單元中。
這樣，第一存儲器IC5的16位地址A和相應(yīng)地址存儲單元的數(shù)字D之間就建立了一種映射關(guān)系，即A→D。該存儲器地址映射實現(xiàn)了式(12)中upd關(guān)于e和Δe的二元函數(shù)逼近功能。
同時，由第一鎖存器IC3中e(2k-1)作為第二存儲器IC6的高8位地址，由第二鎖存器IC4中e(2k)作為第二存儲器IC6的低8位地址，共同尋址，形成16位地址。再根據(jù)式(4)、(5)、(7)、(8)、(9)、(10)和關(guān)系Δe＝2×[e(2k)-e(2k-1)]、e＝e(2k)，把積分增益系數(shù)Ki經(jīng)計算預(yù)先存儲在第二存儲器IC6的指定位置，存儲器各單元地址的數(shù)據(jù)寫入方法如下第一步，任意給定16位存儲器地址，分解成高8位地址和低8位地址；第二步，分別計算出這兩個8位地址的十進(jìn)制值，即e(2k-1)和e(2k)，其范圍是{0-+255}，其中{0-+127}表示誤差為負(fù)，{+128-+255}表示誤差為正，+127和+128都表示誤差為零；第三步，設(shè)定e＝e(2k)，其范圍是{0-+255}，Δe＝2×[e(2k)-e(2k-1)]，在計算誤差變化率Δe時，首先把e(2k-1)和e(2k)從其范圍{0-+255}線性映射到范圍{-127-+127}內(nèi)，這時Δe的范圍是4×{-127-+127}，作限幅處理，小于-127，取-127，大于+127，取+127，這時得到Δe的范圍仍然是{-127-+127}，然后再把它線性映射到范圍{0-+255}；第四步，根據(jù)第三步得到e和Δe，把e和Δe線性映射到它們的模糊系統(tǒng)論域，由式(10)得到α，由式(8)、(9)得到Kp′和Kd′，再由式(4)、(5)得到Kp和Kd；第五步，由第四步得到α、Kp和Kd，由式(7)，得到Ki；第六步，把第五步得到的Ki從范圍{Ki(min)，Ki(max)}線性映射到范圍{0-+255}；第七步，把該數(shù)值轉(zhuǎn)變?yōu)槭M(jìn)制或二進(jìn)制，寫入該存儲器地址對應(yīng)的存儲單元中。
同時，取e＝e(2k)作為第三存儲器IC7的低8位地址，第三存儲器IC7的前一次輸出值 一方面作為誤差的積分項輸出，另一方面在第三鎖存器IC8、第四鎖存器IC9和第五鎖存器IC10的聯(lián)合控制作用下，返回作為第三存儲器IC7的高位地址，高8位地址和低8位地址共同尋址，從而實現(xiàn)∑e(2k)的積分保持運(yùn)算。第三存儲器IC7中各單元地址的數(shù)據(jù)寫入方法如下第一步，任意給定16位存儲器地址，分解成高8位地址和低8位地址；第二步，分別計算出這兩個8位地址的十進(jìn)制值，即 和e(2k)，其范圍是{0-+255}，其中{0-+127}表示為負(fù)，{+128-+255}表示為正，+127和+128都表示為零；第三步，把 和e(2k)從其范圍{0-+255}線性映射到范圍{-127-+127}，然后作 運(yùn)算，其運(yùn)算結(jié)果的范圍是2×{-127-+127}，作限幅處理，小于-127，取-127，大于+127，取+127，這時得到∑e(2k)的范圍仍然是{-127-+127}，然后再把它線性映射到范圍{0-+255}；
第四步，把該數(shù)值轉(zhuǎn)變?yōu)槭M(jìn)制或二進(jìn)制，寫入該存儲器地址對應(yīng)的存儲單元中。
然后，把第二存儲器IC6的輸出Ki作為第四存儲器IC11的高8位地址，把第三存儲器IC7的輸出∑e(2k)作為第四存儲器IC11的低8位地址，共同尋址，形成16位地址。再根據(jù)式(13)，把輸出控制量ui經(jīng)計算預(yù)先存儲在第四存儲器IC11的指定位置，存儲器各單元地址的數(shù)據(jù)寫入方法如下第一步，任意給定16位存儲器地址，分解成高8位地址和低8位地址；第二步，分別計算出這兩個8位地址的十進(jìn)制值，即Ki和∑e(2k)，對于Ki，其范圍是{0-+255}，總是為正，對于∑e(2k)，其范圍是{0-+255}，其中{0-+127}表示為負(fù)，{+128-+255}表示為正，+127和+128都表示為零；第三步，把∑e(2k)從其范圍{0-+255}線性映射到范圍{-127-+127}，取Ts為2倍A/D轉(zhuǎn)換周期，然后作式(13)的乘積運(yùn)算，其運(yùn)算結(jié)果的范圍是{u(min)，ui(max)}，然后再把它線性映射到范圍{0-+255}；第四步，把該數(shù)值轉(zhuǎn)變?yōu)槭M(jìn)制或二進(jìn)制，寫入該存儲器地址對應(yīng)的存儲單元中。
接著，把第一存儲器IC5的輸出upd作為第五存儲器IC12的高8位地址，把第四存儲器IC11的輸出ui作為第五存儲器IC12的低8位地址，共同尋址，形成16位地址。再根據(jù)式(11)，把最終輸出控制量u經(jīng)計算預(yù)先存儲在第五存儲器IC12的指定位置，存儲器各單元地址的數(shù)據(jù)寫入方法如下第一步，任意給定16位存儲器地址，分解成高8位地址和低8位地址；第二步，分別計算出這兩個8位地址的十進(jìn)制值，即upd和ui，其范圍都是是{0-+255}，其中{0-+127}表示為負(fù)，{+128-+255}表示為正，+127和+128都表示為零；第三步，把upd和ui從其范圍{0-+255}線性映射到范圍{-127-+127}，然后作式(11)的加法運(yùn)算，其運(yùn)算結(jié)果的范圍是2×{-127-+127}，作限幅處理，小于-127，取-127，大于+127，取+127，這時得到∑e(2k)的范圍仍然是{-127-+127}，然后再把它線性映射到范圍{0-+255}；第四步，把該數(shù)值轉(zhuǎn)變?yōu)槭M(jìn)制或二進(jìn)制，寫入該存儲器地址對應(yīng)的存儲單元中。
把第五存儲器IC12的輸出值鎖存在第六鎖存器IC13中，在時序脈沖控制下輸入到D/A轉(zhuǎn)換器IC14中，最終轉(zhuǎn)換成0-5V的模擬控制信號(也可以是-5V-+5V)，輸入到驅(qū)動執(zhí)行裝置，直接控制被控對象。
以上所述的A/D轉(zhuǎn)換器IC2、第一鎖存器IC3、第二鎖存器IC4、第三鎖存器IC8、第四鎖存器IC9、第五鎖存器IC10和第六鎖存器IC13都是在時序脈沖控制電路IC15的控制作用下實現(xiàn)的，參見圖2。
參見圖3，以本發(fā)明應(yīng)用在直流不可逆電機(jī)調(diào)速上為例，模糊PID控制器的1和2腳與電源連接，3，4和5腳與調(diào)速電位器連接，6和7腳與轉(zhuǎn)速/電壓傳感器連接，8和9腳與晶閘管觸發(fā)裝置GT的控制電壓輸入端連接。當(dāng)用戶通過調(diào)速電位器設(shè)定一個轉(zhuǎn)速后，模糊PID控制器即得到一個相應(yīng)的電壓給定，該給定與測量變送裝置送入反饋輸入端的反饋值相比較，得到誤差，經(jīng)模糊PID控制器處理就可得到相應(yīng)的輸出控制量，該控制量作為晶閘管觸發(fā)裝置GT的控制電壓來移動觸發(fā)脈沖的相位從而改變整流輸出電壓實現(xiàn)電機(jī)調(diào)速，以使直流電機(jī)達(dá)到用戶所需的轉(zhuǎn)速。
權(quán)利要求
1.基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器，包括設(shè)在線路板上的模糊PID控制器電路，其特征是模糊PID控制器電路由減法器(IC1)、與減法器(IC1)連接的A/D轉(zhuǎn)換器(IC2)、與A/D轉(zhuǎn)換器(IC2)連接的第一鎖存器(IC3)和第二鎖存器(IC4)、與第一鎖存器(IC3)和第二鎖存器(IC4)連接的第一存儲器(IC5)、與第一鎖存器(IC3)和第二鎖存器(IC4)連接的第二存儲器(IC6)、與第二鎖存器(IC4)連接的第三存儲器(IC7)、與第三存儲器(IC7)連接的第三鎖存器(IC8)、與第三鎖存器(IC8)連接的第四鎖存器(IC9)、與第四鎖存器(IC9)和第三存儲器(IC7)連接的第五鎖存器(IC10)、與第二存儲器(IC6)和第三存儲器(IC7)連接的第四存儲器(IC11)、與第一存儲器(IC5)和第四存儲器(IC11)連接的第五存儲器(IC12)、與第五存儲器(IC12)連接的第六鎖存器(IC13)、與第六鎖存器(IC13)連接的D/A轉(zhuǎn)換器(IC14)和分別與A/D轉(zhuǎn)換器(IC2)、第一鎖存器(IC3)、第二鎖存器(IC4)、第三鎖存器(IC8)、第四鎖存器(IC9)、第五鎖存器(IC10)、第六鎖存器(IC13)連接的時序控制器(IC15)組成；模糊PID控制器電路的1腳和2腳與電源連接，3腳、4腳、5腳與被控對象中的電位器連接，6腳和7腳與傳感器/變送器連接，8腳和9腳與驅(qū)動執(zhí)行單元連接，驅(qū)動執(zhí)行單元與被控對象連接。
2.根據(jù)權(quán)利要求1所述的基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器，其特征在于模糊PID控制器電路可以集成在一塊芯片上。
全文摘要
本發(fā)明涉及一種基于存儲器地址映射網(wǎng)絡(luò)的模糊PID控制器，包括設(shè)在線路板上的模糊PID控制器電路，其特征是模糊PID控制器電路由減法器IC
文檔編號G05B11/36GK1916786SQ20051005723
公開日2007年2月21日 申請日期2005年8月19日 優(yōu)先權(quán)日2005年8月19日
發(fā)明者李太福, 張睿, 徐瑞政, 譚啟富 申請人:重慶工學(xué)院