專(zhuān)利名稱：：多重電壓調(diào)整電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是關(guān)于選擇直流對(duì)直流升壓與低漏電輸出的電壓調(diào)整電路，特別是關(guān)于不需額外輸入接腳即可選擇直流對(duì)直流升壓或低漏電輸出的多重電壓調(diào)整電路。
背景技術(shù)：
：圖1為一般升壓(BOOST)模式的直流對(duì)直流(DCDC)電壓調(diào)整電路。該DCDC電壓調(diào)整電路10是將電壓源模塊11的電壓值提升至所需的輸出電壓Vout。亦即，輸出電壓Vout的電壓值高于電壓源Bl的電壓值。例如，將1.5伏特的電壓值提升至3.3伏特的電壓值。DCDC電壓調(diào)整電路10包含一電壓源模塊11、一DCDC控制單元12、以及兩個(gè)晶體管Ql與Q2。電壓源模塊11包含串聯(lián)的電壓源Bl與一電感Ll。NM0S晶體管Ql的源極連接于電壓源模塊11的負(fù)端、漏極連接于第一節(jié)點(diǎn)Nl,且第一節(jié)點(diǎn)N1連接于電壓源模塊ll的正端。PM0S晶體管Q2的源極接于第一節(jié)點(diǎn)Nl、漏極連接于第三節(jié)點(diǎn)N3，且第三節(jié)點(diǎn)N3作為電壓輸出端。DCDC控制單元12還利用一輸入端II接收第三節(jié)點(diǎn)N3的電壓值。DCDC控制單元12輸出控制信號(hào)來(lái)分別控制晶體管Ql與Q2的動(dòng)作，使輸出電壓Vout保持在預(yù)定值。圖2為公知低漏電輸出(Lowdropoutput,LD0)的電壓調(diào)整電路。該LD0電壓調(diào)整電路20是將電壓源模塊21的電壓值降低至所需的輸出電壓Vout。亦即，輸出電壓Vout的電壓值低于電壓源模塊21的電壓值。例如，將3伏特的電壓值降低至1.8伏特的電壓值。LD0電壓調(diào)整電路20包含一電壓源模塊21、一LD0控制單元22、以及一晶體管Q2。PM0S晶體管Q2的源極接于第一節(jié)點(diǎn)N1、漏極連接于第三節(jié)點(diǎn)N3，且第三節(jié)點(diǎn)N3作為電壓輸出端。LD0控制單元22輸出控制信號(hào)來(lái)控制晶體管Q2的動(dòng)作，使輸出電壓Vout保持在預(yù)定值。圖l與圖2的電壓調(diào)整電路使用了不同的控制單元，亦即DCDC控制單元12與LD0控制單元22。至于DCDC控制單元12與LD0控制單元22的架構(gòu)與控制方法為公知技術(shù)，不再此重復(fù)說(shuō)明。另外，由于便攜式(Portable)的系統(tǒng)常有雙電源系統(tǒng)，一個(gè)為比較高的電壓，一個(gè)則是數(shù)字的核心低電壓。而產(chǎn)品常常同一個(gè)集成電路且需要應(yīng)用到使用一個(gè)電池或是二個(gè)電池，或是使用鋰電池的電源。所以在系統(tǒng)上同一個(gè)電源處理系統(tǒng)就必需能把不同輸入電壓的電源轉(zhuǎn)成適合系統(tǒng)可以使用電壓。為了讓系統(tǒng)可以讓電路最簡(jiǎn)化，電路便要盡量重復(fù)使用。而所用來(lái)選擇不同模式的方法也必需能在穩(wěn)定以及不增加PAD和成本之下達(dá)成。圖3與圖4為一般兼具DCDC與LD0的電壓調(diào)整電路，其中圖3為DCDC電壓調(diào)整電路，而圖4為L(zhǎng)D0電壓調(diào)整電路。如圖3所示，DCDC電壓調(diào)整電路30與圖1類(lèi)似，包含一電壓源模塊ll、一電壓控制單元32、以及兩個(gè)晶體管Ql與Q2，而電壓控制單元32以及兩個(gè)晶體管Ql與Q2是設(shè)計(jì)于集成電路(IC)內(nèi)，如虛線35所示。而電壓控制單元32還新增一個(gè)輸入端I2來(lái)接收一選擇信號(hào)，而該選擇信號(hào)則由集成電路35的額外的接腳(PAD)PA來(lái)輸入。而在該實(shí)施例中，選擇信號(hào)為接地信號(hào)時(shí)，該電壓調(diào)整電路為DCDC電壓調(diào)整電路。NMOS晶體管Ql的源極經(jīng)由集成電路35的接點(diǎn)連接于電壓源模塊11的負(fù)端。如圖4所示，LDO電壓調(diào)整電路40與圖3類(lèi)似，包含一電壓源模塊21、一電壓控制單元32、以及兩個(gè)晶體管Ql與Q2。該LDO電壓調(diào)整電路40與LDO電壓調(diào)整電路30架構(gòu)均相同，唯一不同點(diǎn)是LDO電壓調(diào)整電路40的接腳PA連接于電壓源模塊21的正端，而LDO電壓調(diào)整電路30的接腳PA連接于電壓源模塊21的負(fù)端。所以，如圖3與圖4所示，DCDC電壓調(diào)整電路30與LDO電壓調(diào)整電路40均使用相同的電壓控制單元3.2,而利用額外的接腳PA來(lái)作為選擇信號(hào)的輸入端。如上所述，圖l與圖2的電壓調(diào)整電路使用了不同的控制單元，亦即DCDC控制羊元12與LDO控制羊元2"而圖3與圖4則使用相同的電壓控制羊元32。但是，雖然圖3與圖4使用相同的電壓控制單元32,但該電壓控制單元32卻需要額外的接腳PA來(lái)作為不同功能的選擇信號(hào)的輸入端。
發(fā)明內(nèi)容有鑒于上述問(wèn)題，本發(fā)明的目的是提出一種使用相同電壓控制單元，且不需額外接腳并可正確地判斷DCDC或LD0功能的DCDC/LD0多重電壓調(diào)整電路。為達(dá)成上述目的，本發(fā)明DCDC/LD0多重電壓調(diào)整電路，是將一電壓源模塊的電壓值提升或降低后產(chǎn)生一輸出電壓。該多重電壓調(diào)整電路包含一第一晶體管，其第一端與第二端分別連接于一第一節(jié)點(diǎn)與一第二節(jié)點(diǎn)，且該第一節(jié)點(diǎn)連接于電壓源;溪塊的正端；一第二晶體管，其第一端與第二端分別連接于第一節(jié)點(diǎn)與一電壓輸出節(jié)點(diǎn)；以及一電壓控制單元，具有一第一輸出接點(diǎn)與一第二輸出接點(diǎn)并分別用來(lái)控制第一晶體管與第二晶體管的動(dòng)作，使輸出電壓為一預(yù)設(shè)的電壓值，該電壓控制單元還具有一第一輸入接點(diǎn)、一第二輸入接點(diǎn)、以及一接地端，分別接于第二節(jié)點(diǎn)、電壓輸出節(jié)點(diǎn)、以及一接地節(jié)點(diǎn)，且該接地節(jié)點(diǎn)連接于電壓源模塊的負(fù)端，其中該電壓控制單元根據(jù)第二節(jié)點(diǎn)的電壓來(lái)作為DCDC或LD0的模式選擇信號(hào)。當(dāng)?shù)诙?jié)點(diǎn)連接于電壓源模塊的負(fù)端時(shí)，該電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值提升，而當(dāng)?shù)诙?jié)點(diǎn)連接于電壓源模塊的正端時(shí)，該電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值降低。圖1為一般升壓模式的DCDC電壓調(diào)整電路。圖2為利用圖1的架構(gòu)來(lái)實(shí)施LDO的電壓調(diào)整電路。圖3為一般兼具DCDC與LD0的電壓調(diào)整電路，且設(shè)計(jì)為DCDC電壓調(diào)整電路。圖4為一般兼具DCDC與LD0的電壓調(diào)整電路，且設(shè)計(jì)為L(zhǎng)DO電壓調(diào)整電路。圖5為本發(fā)明DCDC與LDO的電壓調(diào)整電路，且設(shè)計(jì)為DCDC電壓調(diào)整電路。圖6為本發(fā)明DCDC與LDO的電壓調(diào)整電路，且設(shè)計(jì)為L(zhǎng)DO電壓調(diào)整電路。符號(hào)說(shuō)明10、30、50DCDC電壓調(diào)整電路11、21電壓源模塊Bl電壓源12DCDC控制單元20、40、60LDO電壓調(diào)整電路22LDO控制單元32、52電壓控制單元35、55、65集成電路LI電感具體實(shí)施方式以下參考圖式詳細(xì)說(shuō)明本發(fā)明DCDC/LDO的電壓調(diào)整電路。圖5與圖6為本發(fā)明DCDC/LDO多重電壓調(diào)整電路，其中圖5為DCDC功能的電壓調(diào)整電路，而圖6為L(zhǎng)DO功能的電壓調(diào)整電路。如圖5所示，DCDC功能的電壓調(diào)整電路50與圖3類(lèi)似，包含一電壓源模塊ll、一電壓控制單元52、以及兩個(gè)晶體管Ql與Q2，其中電壓控制單元52以及兩個(gè)晶體管Ql與Q2系設(shè)計(jì)于集成電路55。在此實(shí)施例中，電壓源模11包含串聯(lián)的一電壓源B1(例如干電池)與一電感L1。第一晶體管Q1(在此實(shí)施例中為N0MS晶體管)的第一端(漏極)連接于一第一節(jié)點(diǎn)Nl、以及第二端(源極)連接于一第二節(jié)點(diǎn)N2。第二晶體管Q2(在此實(shí)施例中為PMOS晶體管)的第一端(源極)連接于第一節(jié)點(diǎn)N1、以及第二端(漏極)連接于一第三節(jié)點(diǎn)N3。電壓控制單元52具有一第一輸出端01、一第二輸出端02、一第一輸入端Il、一第二輸入端12、以及一接地端G。第一輸出端01與第二輸出端02分別用來(lái)控制晶體管Ql與Q2的柵極，使得輸出電壓Vout可以保持在一預(yù)設(shè)電壓值。在此DCDC電壓調(diào)整電路的架構(gòu)中，第一節(jié)點(diǎn)Nl連接于電壓源模塊11的正端、第二節(jié)點(diǎn)N2經(jīng)由接點(diǎn)連接于電壓源模塊11的負(fù)端Vss、而該接地節(jié)點(diǎn)亦經(jīng)由另一接點(diǎn)連接于電壓源模塊ll的負(fù)端Vss、以及第三節(jié)點(diǎn)N3作為電壓輸出端。電壓控制單元52的第一輸入端II與第二輸入端12分別連接于第三節(jié)點(diǎn)N3與第二節(jié)點(diǎn)N2,且電壓控制單元52的接地端G連接于接地節(jié)點(diǎn)。而如圖6所示，LD0功能的電壓調(diào)整電路60包含一電壓源模塊61、一電壓控制單元52、以及兩個(gè)晶體管Ql與Q2。圖6的架構(gòu)與圖5類(lèi)似，其不同點(diǎn)為電壓源模塊61僅包含一電壓源Bl、以及第二節(jié)點(diǎn)經(jīng)由接點(diǎn)連接于電壓源模塊11的正端。由于晶體管Ql在LDO功能的電壓調(diào)整電路是不需導(dǎo)通，因此本實(shí)施例將第二節(jié)點(diǎn)N2經(jīng)由接點(diǎn)連接于電壓源模塊11的正端，一方面可避免晶體管Ql因噪聲或其它原因而導(dǎo)通，另一方面借由該第二節(jié)點(diǎn)N2的高電位來(lái)作為L(zhǎng)DO功能的選擇信號(hào)。所以，如圖5與圖6所示，DCDC功能的電壓調(diào)整電路50與LDO功能的電壓調(diào)整電路60均使用相同的電壓控制單元52與晶體管Ql與Q2架構(gòu)，且利用接收NOMS晶體管Ql的源極電壓(第二節(jié)點(diǎn)電壓)作為選擇信號(hào)，借以取代額外的輸入信號(hào)。因此，本發(fā)明的DCDC/LDO多重電壓調(diào)整電路使用相同電壓控制單元且不需額外接腳(如圖3與圖4所示的接腳PA)即可正確地判斷DCDC或LDO的功能。亦即，在圖3與圖4所示的電壓調(diào)整電路中，集成電路需要5個(gè)接腳；而本發(fā)明的電壓調(diào)整電路中，集成電路僅需要4個(gè)接腳。至于電壓控制單元52的架構(gòu)與控制方法為公知技術(shù)，不再此重復(fù)說(shuō)明。以上雖以實(shí)施例說(shuō)明本發(fā)明，但并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的宗旨，該行業(yè)者可進(jìn)行備秤變形或變更。權(quán)利要求1.一種多重電壓調(diào)整電路，可應(yīng)用于直流對(duì)直流升壓與低漏電輸出，并將一電壓源模塊的電壓值提升或降低后產(chǎn)生一輸出電壓，該多重電壓調(diào)整電路包含一第一晶體管，包含一第一端、一第二端以及一柵極，該第一晶體管的第一端連接于一第一節(jié)點(diǎn)，以及該第一晶體管的第二端連接于一第二節(jié)點(diǎn)，且該第一節(jié)點(diǎn)與前述電壓源模塊的正端連接；一第二晶體管，包含一第一端、一第二端以及一柵極，該第二晶體管的第一端連接于前述第一節(jié)點(diǎn)，以及該第二晶體管的第二端連接于一第三節(jié)點(diǎn)，且該第三節(jié)點(diǎn)作為一輸出電壓節(jié)點(diǎn)；以及一電壓控制單元，具有一第一輸出接點(diǎn)與一第二輸出接點(diǎn)并分別用來(lái)控制前述第一晶體管與前述第二晶體管的動(dòng)作，使前述輸出電壓為一預(yù)設(shè)的電壓值，該電壓控制單元還具有一第一輸入接點(diǎn)、一第二輸入接點(diǎn)、以及一接地端，分別接于前述第二節(jié)點(diǎn)、前述輸出電壓節(jié)點(diǎn)、以及一接地節(jié)點(diǎn)，且該接地節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端，其中該電壓控制單元根據(jù)前述第二節(jié)點(diǎn)的電壓來(lái)作為直流對(duì)直流升壓或低漏電輸出的模式選擇信號(hào)；其中，當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端時(shí)，該多重電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值提升，而當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的正端時(shí)，該多重電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值降低。2.如權(quán)利要求l所述的多重電壓調(diào)整電路，其中當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端時(shí)，前述電壓源模塊包含串聯(lián)一電壓源與一電感。3.如權(quán)利要求l所述的多重電壓調(diào)整電路，其中當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的正端時(shí)，前述電壓源模塊為一電壓源。4.一種多重電壓調(diào)整電路，可應(yīng)用于直流對(duì)直流升壓與低漏電輸出，并將一電壓源模塊的電壓值提升或降低后產(chǎn)生一輸出電壓，該多重電壓調(diào)整電路包含一腿OS晶體管，該NM0S晶體管的漏極連接于一笫一節(jié)點(diǎn)，以及該NM0S晶體管的源極連接于一第二節(jié)點(diǎn)，且該第一節(jié)點(diǎn)與前迷電壓源模塊的正端連接；一PM0S晶體管，該P(yáng)MOS晶體管的源極連接于前述第一節(jié)點(diǎn)，以及該P(yáng)M0S晶體管的漏極連接于一第三節(jié)點(diǎn)，且該第三節(jié)點(diǎn)作為一輸出電壓節(jié)點(diǎn)；以及一電壓控制單元，具有一第一輸出接點(diǎn)與一第二輸出接點(diǎn)并分別用來(lái)控制前述NMOS晶體管與前述PMOS晶體管的動(dòng)作，使前述輸出電壓為一預(yù)設(shè)的電壓值，該電壓控制單元還具有一第一輸入接點(diǎn)、一第二輸入接點(diǎn)、以及一接地端，分別接于前述第二節(jié)點(diǎn)、前述輸出電壓節(jié)點(diǎn)、以及一接地節(jié)點(diǎn)，且該接地節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端，其中該電壓控制單元根據(jù)前述第二節(jié)點(diǎn)的電壓來(lái)作為直流對(duì)直流升壓或低漏電輸出的模式選擇信號(hào)；其中，當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端時(shí)，該多重電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值提升，而當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的正端時(shí)，該多重電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值降低。5.如權(quán)利要求4所述的多重電壓調(diào)整電路，其中當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的負(fù)端時(shí)，前述電壓源模塊包含串聯(lián)一電壓源與一電感。6.如權(quán)利要求4所述的多重電壓調(diào)整電路，其中當(dāng)前述第二節(jié)點(diǎn)連接于前述電壓源模塊的正端時(shí)，前述電壓源模塊為一電壓源。全文摘要一種多重電壓調(diào)整電路，可應(yīng)用于直流對(duì)直流升壓與低漏電輸出的電壓調(diào)整電路。該多重電壓調(diào)整電路包含一第一晶體管；一第二晶體管；以及一電壓控制單元，具有一第一輸出接點(diǎn)與一第二輸出接點(diǎn)并分別用來(lái)控制第一晶體管與第二晶體管的動(dòng)作，使第三節(jié)點(diǎn)的輸出電壓為一預(yù)設(shè)的電壓值，該電壓控制單元還具有一第一輸入接點(diǎn)、一第二輸入接點(diǎn)以及一接地端。該電壓控制單元根據(jù)第二節(jié)點(diǎn)的電壓來(lái)作為直流對(duì)直流升壓或低漏電輸出之模式選擇信號(hào)。當(dāng)?shù)诙?jié)點(diǎn)連接于電壓源模塊的負(fù)端時(shí)，該電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值提升，而當(dāng)?shù)诙?jié)點(diǎn)連接于電壓源模塊的正端時(shí)，該電壓調(diào)整電路是用來(lái)將該電壓源模塊的電壓值降低。文檔編號(hào)G05F1/10GK101132149SQ20061012181公開(kāi)日2008年2月27日申請(qǐng)日期2006年8月24日優(yōu)先權(quán)日2006年8月24日發(fā)明者廖棟才申請(qǐng)人:凌陽(yáng)科技股份有限公司