專利名稱：更新控制系統(tǒng)的輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞，其中，通過串行接收的控制字來更新該控制系統(tǒng)的輸出值。特別是在更頻繁地出現(xiàn)數(shù)據(jù)字的某些位值的改變的控制系統(tǒng)中，更早且更頻繁地更新該控制系統(tǒng)的輸出值。
背景技術(shù)：
眾所周知，尤其是在應(yīng)使用用于集成電路的少量控制線路或者少量引腳或信號時，在數(shù)字控制裝置中使用移位寄存器，用于從控制器或處理器到所述控制裝置的串行數(shù)據(jù)傳遞。與并行數(shù)據(jù)傳遞相比，串行數(shù)據(jù)傳遞較慢，這是因為，必須通過將1位數(shù)據(jù)移入移位寄存器的時鐘信號的后續(xù)上升沿來傳送表示控制值的數(shù)據(jù)字。為了更新控制系統(tǒng)的輸出值，必須傳送和接收完整的控制或數(shù)據(jù)字。在通過大量1位數(shù)據(jù)表示長數(shù)據(jù)字的情況下，將數(shù)據(jù)字完全寫入移位寄存器中耗費大量時間。另一方面，直接數(shù)字合成技術(shù)提供了非常快且精確的控制裝置，例如，由Analog Devices制造的數(shù)控振蕩器AD9850，其具有40位的移位寄存器長度，并且在施加125MHz基準(zhǔn)時鐘的情況下允許0.0291Hz的輸出頻率分辨率?？梢砸愿哌_(dá)每秒二千三百萬個新頻率的速率來數(shù)字化地改變輸出頻率。AD9850包括40位寄存器，其可被以并行或串行模式加載。在串行加載模式中，時鐘信號的后續(xù)上升沿將一個引腳上的1位數(shù)據(jù)移位通過40位編程信息。在移過40位之后，需要頻率更新脈沖來更新控制裝置所提供的輸出頻率或相位。那意味著在使用大移位寄存器的情況下，完全寫入將耗費大量時間來更新控制系統(tǒng)的輸出值。

發(fā)明內(nèi)容
本發(fā)明的一個方面是提供一種用于用來改進控制系統(tǒng)中的輸出值更新的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的設(shè)備和方法，在所述控制系統(tǒng)中，控制字的某些位值的改變更頻繁地出現(xiàn)，而不離開串行數(shù)據(jù)傳遞模式或增加時鐘頻率。
通過在獨立權(quán)利要求中指明的特征而實現(xiàn)此目的。在從屬權(quán)利要求中指明了有優(yōu)勢的實施例。
本發(fā)明的一個方面是減小在使用串行數(shù)據(jù)傳遞的數(shù)控系統(tǒng)中更新調(diào)整后的輸出值所需的時間，并且，其中，某些位值比其它位值更頻繁地改變?？刂葡到y(tǒng)僅使用串行數(shù)據(jù)傳送通常需要的三條線路和可比較的時鐘頻率。尤其在某些位值更頻繁地改變的數(shù)字或數(shù)值控制系統(tǒng)中，盡管使用串行數(shù)據(jù)傳遞來控制該控制系統(tǒng)的輸出值，但該控制系統(tǒng)的輸出值將被更快地更新。本發(fā)明的一個方面是僅經(jīng)由串行數(shù)據(jù)傳遞來更新需要被更新以形成新數(shù)據(jù)字的位，以避免在僅僅必須改變接近移位寄存器的輸入的位值的情況下，必須等待到接收到完整的數(shù)據(jù)字為止。這是通過可變寫入深度移位寄存器來實現(xiàn)的，其中，將更頻繁地改變的位值布置為接近移位寄存器的輸入，并且，通過修改的選通信號來控制該移位寄存器。與用來在接收到完整的數(shù)據(jù)字之后使得移位寄存器的輸出信號能夠更新控制系統(tǒng)的輸出值的公知選通信號不同，使用修改的選通信號或所謂的接收信號。接收信號確定數(shù)據(jù)傳遞的開始和結(jié)束，并且使得能夠更新必須被取代(take over)的控制字的位值。與將1位數(shù)據(jù)從輸入通過移位寄存器而完全移位到末端、且所述移位需要完全傳遞的控制字的標(biāo)準(zhǔn)移位寄存器相反，與先前接收的數(shù)據(jù)字相比不必改變的可變寫入深度移位寄存器的輸出根據(jù)先前接收的數(shù)據(jù)字而保持它們的狀態(tài)。那意味著在與先前的控制字相比某些位值不必改變的情形下，不需要再次傳遞和接收對應(yīng)的位值。那意味著可通過完整的數(shù)據(jù)字的一部分、且在接收到完整的控制字的所有位之前便已經(jīng)執(zhí)行了控制系統(tǒng)的輸出值的更新。更新某些位值的改變更頻繁地出現(xiàn)的控制系統(tǒng)中的輸出值被改進。通常，更頻繁地改變的位值是低位值，并且對于其它情況，以這樣的方式構(gòu)造數(shù)據(jù)字，該方式即更頻繁地改變的位值出現(xiàn)在移位寄存器的輸入附近。除了更新輸出值所需的減少的時間之外，必須從諸如控制器或處理器的數(shù)據(jù)字源傳遞的數(shù)據(jù)位數(shù)減少，并且能夠更頻繁地更新控制系統(tǒng)的輸出值。根據(jù)本發(fā)明的實施例，一種可變寫入深度移位寄存器的配置包括使能移位寄存器，例如，其確保在僅必須更新輸入移位寄存器的輸入的接下來的位的情況下，僅所述位值被鎖存到可變寫入深度移位寄存器的輸出以便更新數(shù)據(jù)字，并且所述使能移位寄存器進一步避免了尚未被更新并且可能由于僅將所述輸入接下來的位移位到移位寄存器中而造成錯誤的輸入寄存器中的更深的錯誤位值出現(xiàn)在可變寫入深度移位寄存器的輸出處。用于不需改變的位值的輸出級保持先前的狀態(tài)。通過從串行數(shù)據(jù)源提供的所謂的接收信號來確定可變寫入深度移位寄存器的寫入深度，以控制或更新控制系統(tǒng)的輸出值或輸出信號。所述接收信號為二進制信號，其指示數(shù)據(jù)傳遞的開始和結(jié)束，使得能夠在可變寫入深度移位寄存器的輸出上更新到新數(shù)據(jù)字，并且將經(jīng)由接收到的時鐘脈沖而對用于更新的接收到的位的數(shù)目計數(shù)的使能移位寄存器復(fù)位。根據(jù)本發(fā)明的所述實施例，通過與完整數(shù)據(jù)字的長度相對應(yīng)的數(shù)目的觸發(fā)器和與門、以及反相器來實現(xiàn)使能移位寄存器。隨后，組合使能移位寄存器和已知的用來接收串行數(shù)據(jù)的輸入移位寄存器，以形成所述可變寫入深度移位寄存器。
根據(jù)本發(fā)明的第二實施例，使用了計數(shù)器，其對所接收的位或時鐘脈沖的數(shù)目計數(shù)，并經(jīng)由解碼器而使能用于更新可變寫入深度移位寄存器的輸出處的數(shù)據(jù)字的鎖存寄存器的對應(yīng)數(shù)目的觸發(fā)器。
根據(jù)結(jié)合附圖進行的對實施例的以下描述，本發(fā)明的特定性質(zhì)以及本發(fā)明的其它目的、優(yōu)點、特征和用途將變得清楚。


通過參照在附圖中圖解的示范實施例來更詳細(xì)地解釋本發(fā)明，在附圖中圖1示出用于用來更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的已知配置的電路圖，圖2示出用于用來更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的改進的串行數(shù)據(jù)傳遞的可變寫入深度移位寄存器的電路圖的第一實施例，圖3示出用來更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的已知串行數(shù)據(jù)傳遞的二進制值的信號圖，圖4示出用來利用可變寫入深度移位寄存器更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的二進制值的信號圖，圖5示出用來利用可變寫入深度移位寄存器更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的二進制值的信號圖，圖6示出用來通過使用具有恒定長度的控制字、利用可變寫入深度移位寄存器而盡可能頻繁地更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的二進制值的信號圖，以及圖7示出用于用來更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的改進的串行數(shù)據(jù)傳遞的可變寫入深度移位寄存器的電路圖的第二實施例。
具體實施例方式
在附圖中，相同的附圖標(biāo)記自始至終表示相同的元素。
為了使實施例簡短明了，將通過具有4位數(shù)據(jù)字的可比較的例子來說明本發(fā)明，并且本領(lǐng)域技術(shù)人員將能夠?qū)⒃撛響?yīng)用于具有更多或更少的位的數(shù)據(jù)字以及對應(yīng)的實施例。
在諸如數(shù)控振蕩器的已知數(shù)控控制系統(tǒng)中，使用從諸如控制器或處理器的數(shù)據(jù)字源到控制裝置的串行數(shù)據(jù)傳遞。圖1圖解的電路圖示例性地示出了已知的串行入/并行出移位寄存器，其用來暫時存儲經(jīng)由從未示出的數(shù)據(jù)源到未示出的控制系統(tǒng)的串行數(shù)據(jù)傳遞而提供的數(shù)據(jù)字。串行入/并行出移位寄存器或所謂的輸出移位寄存器將串行數(shù)據(jù)變換為并行數(shù)據(jù)，并以這樣的方式恢復(fù)經(jīng)由串行數(shù)據(jù)傳遞而從數(shù)據(jù)字源提供的數(shù)據(jù)字。可在各種特定應(yīng)用中使用術(shù)語“寄存器”，但在所有情況下，其指的是作為用來保持?jǐn)?shù)據(jù)的相連單元(coherent unit)而操作的一組觸發(fā)器。根據(jù)圖1圖解的示例實施例，通過移位寄存器和所謂的鎖存寄存器來形成用于4位數(shù)據(jù)字的已知輸出寄存器。移位寄存器取得串行數(shù)據(jù)流，并將其轉(zhuǎn)換到并行數(shù)據(jù)總線。串行數(shù)據(jù)流是通過包括提供鎖存或所謂的選通信號ST、數(shù)據(jù)信號Dat以及時鐘脈沖信號或時鐘CL的三條線路的串行數(shù)據(jù)總線提供的。時鐘脈沖CL必須被同步到數(shù)據(jù)信號Dat，使得其大約在數(shù)據(jù)信號Dat的數(shù)據(jù)位(其可以是0或1)的中間翻轉(zhuǎn)。每當(dāng)時鐘CL翻轉(zhuǎn)時，將出現(xiàn)在輸入上的數(shù)據(jù)信號Dat時鐘記錄(clock)到輸入移位寄存器的第一觸發(fā)器FF1中。將第一觸發(fā)器FF1中的任何內(nèi)容鎖存到第二觸發(fā)器中。第三觸發(fā)器變?yōu)榈韧诘诙|發(fā)器曾經(jīng)的狀態(tài)，等等。該電路如圖1所示，其中，輸入移位寄存器包括4個D觸發(fā)器FF1至FF4，其各自具有輸入D、以及由在觸發(fā)器的符號中的三角形圖示的時鐘輸入。將數(shù)據(jù)信號Dat施加到第一D觸發(fā)器FF1的輸入D，并且D觸發(fā)器FF1至FF3中的每個的輸出Q與接下來的D觸發(fā)器FF2至FF4的輸入D連接。這4個D觸發(fā)器FF1至FF4的時鐘輸入彼此連接，并且將時鐘信號CL施加到所述輸入。在時鐘CL的每個上升沿，移位寄存器從提供數(shù)據(jù)信號Dat的數(shù)據(jù)線讀取值。將數(shù)據(jù)信號Dat逐位饋送到串行入/并行出移位寄存器，然而，將所述4位作為一個字而同時并行地全部移出。這發(fā)生在將數(shù)據(jù)字的所有位饋送到輸入移位寄存器中的時候。隨后，移位寄存器的對應(yīng)D觸發(fā)器FF1至FF4的輸出Q的狀態(tài)B1至B4表示數(shù)據(jù)字。在來自所謂的鎖存或選通線的選通信號ST時，將數(shù)據(jù)字從移位寄存器復(fù)制到鎖存寄存器，由此將數(shù)據(jù)從串行變換為并行數(shù)據(jù)。根據(jù)圖1，由4個D觸發(fā)器FF9至FF12形成鎖存寄存器，由此D觸發(fā)器FF9至FF12的每個輸入D與輸入移位寄存器的對應(yīng)D觸發(fā)器FF1至FF4的輸出Q連接，并且鎖存寄存器的4個D觸發(fā)器FF9至FF12的時鐘輸入彼此連接，并被提供了選通信號ST。隨著輸入移位寄存器的D觸發(fā)器FF1至FF4的輸出Q處的狀態(tài)B1至B4變化，當(dāng)數(shù)據(jù)信號Dat被移位通過它時，經(jīng)由所述鎖存寄存器來鎖存輸出Q處的所述狀態(tài)B1至B4，直到下一數(shù)據(jù)字已被完全接收且被完全移位通過輸入移位寄存器為止。那意味著如果串行接收的數(shù)據(jù)信號Dat被饋送到移位寄存器中，則表示數(shù)據(jù)字的位的鎖存寄存器的D觸發(fā)器FF9至FF12的輸出Q的狀態(tài)A1至A4被保持，并且如果已完全接收了下一數(shù)據(jù)字，則被更新。圖3中示出了圖1圖解的電路的二進制值的信號圖。在圖3中，用從100ns至800ns的時標(biāo)示出直到更新數(shù)據(jù)字的狀態(tài)A1至A4為止所需的持續(xù)時間。在使用串行傳遞的4位數(shù)據(jù)字的數(shù)控控制系統(tǒng)中，數(shù)字?jǐn)?shù)據(jù)信號Dat可在0000和1111之間，這給出了例如適于音量控制等的16個步階(step)。如圖3所示，假定與數(shù)據(jù)字1010相對應(yīng)的數(shù)據(jù)信號Dat的傳送在100ns的時標(biāo)上開始，其中，左邊最遠(yuǎn)的位是所謂的最高有效位，其必須被移位到移位寄存器的末端。時鐘脈沖CL必須被同步到數(shù)據(jù)信號Dat，使得其大約在數(shù)據(jù)信號Dat的數(shù)據(jù)位的中間翻轉(zhuǎn)，并且，在已傳遞了用于數(shù)據(jù)字的4個時鐘脈沖CL之后，選通信號ST在大約一時鐘脈沖的周期中從0翻轉(zhuǎn)到1，以便在圖1中示出的鎖存寄存器中鎖存?zhèn)鬟f的數(shù)據(jù)字。鎖存寄存器的D觸發(fā)器FF9至FF12的輸出Q的狀態(tài)A1至A4隨著選通信號ST而根據(jù)所接收的數(shù)據(jù)字1010改變?yōu)?010，使得狀態(tài)A1等于0，狀態(tài)A2等于1，狀態(tài)A3等于0，且狀態(tài)A4等于1。如圖3所示，進一步假定接下來的數(shù)據(jù)字1011的傳送在500ns的時標(biāo)上開始，那么，鎖存寄存器的D觸發(fā)器FF9至FF12的輸出Q的狀態(tài)A1至A4在700ns的時標(biāo)上被更新為1011，如在圖3中的該時刻上由縱向布置的虛線以及圍繞著狀態(tài)A1至A4的橢圓所示出的那樣。那意味著盡管僅必須更新狀態(tài)A1，但在傳遞了完整的數(shù)據(jù)字、且輸出了選通信號ST之后才發(fā)生更新。顯然，在用大量1位數(shù)據(jù)表示的長數(shù)據(jù)字的情況下，例如在具有40位的移位寄存器長度的數(shù)控振蕩器AD9850的情況下，將數(shù)據(jù)字完全寫入移位寄存器中耗費大量的時間。此外，顯然，可以預(yù)計，在這樣的系統(tǒng)中，一些位值比其它位值更頻繁地變化。
因此，本發(fā)明的一個方面是提供一種用于數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的設(shè)備(arrangement)和方法，以改進輸出值的更新。
以這樣的方式實現(xiàn)此目的，該方式即僅傳遞對于串行數(shù)據(jù)傳遞來說需要更新的位。在諸如控制器或處理器的數(shù)據(jù)字源的一端，先前發(fā)送的數(shù)據(jù)字的內(nèi)容或狀態(tài)A1至A4是已知的，因此有可能確定必須更新的當(dāng)前數(shù)據(jù)字的位，以確保將在串并轉(zhuǎn)換之后提供當(dāng)前數(shù)據(jù)字。那意味著在僅必須改變移位寄存器的第一觸發(fā)器FF1的狀態(tài)B1的情況下，僅應(yīng)傳遞并由鎖存寄存器鎖存數(shù)據(jù)字的對應(yīng)位。因此，將使用被稱為接收信號RN的修改的選通信號ST來鎖存狀態(tài)B1，使得輸出移位寄存器通過鎖存寄存器的狀態(tài)A1至A4來提供更新的數(shù)據(jù)字。將經(jīng)由通常用于選通信號ST且由數(shù)據(jù)字源提供的線路來提供所述接收信號RN，其中，數(shù)據(jù)字源根據(jù)必須為更新數(shù)據(jù)字而傳遞的位數(shù)，來生成所述接收信號RN。圖4示出了圖解實施例中的所述方法的信號圖。為了可與圖3相比較，假定與數(shù)據(jù)字1010相對應(yīng)的數(shù)據(jù)信號Dat的傳送也在100ns的時標(biāo)上開始。與圖3中的選通信號ST不同，圖4中的接收信號RN在數(shù)據(jù)傳遞的開始從1改變?yōu)?，并且從0改變?yōu)?以便鎖存數(shù)據(jù)字。圖3和圖4中的數(shù)據(jù)信號Dat和時鐘信號CL彼此對應(yīng)。如圖3所示，僅必須更新移位寄存器的輸入的接下來的位的狀態(tài)以及鎖存寄存器的對應(yīng)觸發(fā)器，以便在鎖存寄存器的輸出處提供更新的數(shù)據(jù)字。因此，根據(jù)本發(fā)明，僅串行傳遞數(shù)據(jù)字的所述位和對應(yīng)的接收信號RN。通過接收信號RN來鎖存移位寄存器的第一觸發(fā)器FF1的變化后的狀態(tài)，使得與現(xiàn)有技術(shù)的串行入、并行出或所謂的輸出移位寄存器相比，更新的數(shù)據(jù)字更早出現(xiàn)在輸出寄存器的輸出上。這通過圖4中大約550ns的時標(biāo)值上的縱向布置的虛線以及圍繞狀態(tài)A1至A4的橢圓而表示出。那意味著在與先前的控制字相比不必改變某些位值的條件下，不需要再次傳遞和接收對應(yīng)的位值，可在接收到完整的控制或數(shù)據(jù)字的所有位之前便已經(jīng)執(zhí)行了控制系統(tǒng)輸出值的更新，并且可更頻繁地更新輸出移位寄存器的數(shù)據(jù)字或輸出值。所述效果隨著數(shù)據(jù)字的長度、以及接近移位寄存器的輸入的更頻繁地變化的位值的出現(xiàn)而增大。通常，更頻繁地變化的位值或位的狀態(tài)是較低位值，并且對于其它情況，可以這樣的方式布置數(shù)據(jù)字的位，該方式即更頻繁地變化的位值出現(xiàn)在移位寄存器的輸入附近。所述方法是通過可變寫入深度移位寄存器實現(xiàn)的，其中，將數(shù)據(jù)字的更頻繁地變化的位值布置為接近移位寄存器的輸入，并且通過修改的選通信號ST(即，所謂的接收信號RN)而控制移位寄存器。
圖2和圖7示出了可變寫入深度移位寄存器的實施例。根據(jù)圖2所示的第一實施例，可變寫入深度移位寄存器的配置除了移位和鎖存寄存器之外還包括使能移位寄存器，其控制鎖存寄存器的觸發(fā)器FF9至FF12的時鐘輸入。除了鎖存寄存器的觸發(fā)器FF9至FF12的所述時鐘輸入和選通信號ST之外，可變寫入深度移位寄存器的電路圖與已知的串行/并行或所謂的輸出移位寄存器相對應(yīng)?？勺儗懭肷疃纫莆患拇嫫鞯乃鰧嵤├齼?nèi)的使能移位寄存器包括與完整的數(shù)據(jù)字的長度相對應(yīng)的數(shù)目的D觸發(fā)器FF5至FF8和與門U1至U4、以及兩個反相器I1和I2。如從標(biāo)準(zhǔn)移位寄存器所知的那樣連接使能移位寄存器的D觸發(fā)器FF5至FF8的時鐘輸入、輸出Q和輸入D，然而，經(jīng)由第一反相器I1來向使能移位寄存器的第一D觸發(fā)器FF5的輸入提供接收信號RN，該接收信號RN也被施加到與門U1至U4中的每一個的一個輸入。與門U1至U4的另一輸入與D觸發(fā)器FF5至FF8的對應(yīng)輸出Q連接，并且所述與門U1至U4的輸出提供鎖存寄存器的D觸發(fā)器FF9至FF12的時鐘輸入。此外，使能移位寄存器的D觸發(fā)器FF5至FF8的復(fù)位輸入CLR彼此連接，并且出于傳送時間的原因，經(jīng)由施加到第一反相器I1的輸出的第二反相器I2而向所述復(fù)位輸入CLR提供接收信號RN。所述使能移位寄存器確保了例如在僅必須更新輸入移位寄存器的輸入的接下來的最先的D觸發(fā)器FF1、FF2的狀態(tài)B1和B2的情況下，僅將所述狀態(tài)B1和B2鎖存到可變寫入深度移位寄存器的輸出以便更新數(shù)據(jù)字，并且，所述使能移位寄存器還避免了在可變寫入深度移位寄存器的輸出上出現(xiàn)可能由僅將所述輸入的接下來的位移位到移位寄存器中而導(dǎo)致的其余D觸發(fā)器FF3、FF4的錯誤狀態(tài)B3、B4。在圖5中的信號圖中圖解了用來利用可變寫入深度移位寄存器更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的二進制值的細(xì)節(jié)。圖5中的信號圖基于與圖4示出的圖相同的假設(shè)，并且圖解了使能寄存器的行為。在將接收信號RN切換為0的情況下，數(shù)據(jù)字1010的串行數(shù)據(jù)傳遞從數(shù)據(jù)字源開始，所述切換使得所有與門U1至U4阻斷使能信號EN1至EN4向鎖存寄存器的時鐘輸入的傳遞，并且所有D觸發(fā)器FF5至FF8經(jīng)由其復(fù)位輸入CLR而被復(fù)位。同時，由于被反相施加到使能寄存器的第一D觸發(fā)器FF5的接收信號RN的所述低電平，與1相對應(yīng)的高電平被施加到使能寄存器的所述第一D觸發(fā)器FF5的輸入。D觸發(fā)器FF1至FF12為邊沿觸發(fā)型觸發(fā)器，并且，D觸發(fā)器的輸出Q將僅跟隨在時鐘信號CL的時鐘沿的瞬間期間施加到輸入D的信號。那意味著數(shù)據(jù)字的位以及施加到第一D觸發(fā)器FF5的輸入D的信號的電平或狀態(tài)隨著時鐘信號CL的上升沿而出現(xiàn)在對應(yīng)觸發(fā)器的輸出Q上。如圖5所示，B1和作為使能移位寄存器的第一D觸發(fā)器FF5的輸出Q的狀態(tài)的EN1的狀態(tài)分別改變?yōu)楦吆?。對于下一時鐘脈沖CL，B1和EN1的狀態(tài)移位通過輸入移位寄存器和使能移位寄存器的第二D觸發(fā)器FF2和FF6，并且數(shù)據(jù)字的下一位狀態(tài)0被饋送到輸入移位寄存器的第一D觸發(fā)器FF1。B1的狀態(tài)改變?yōu)?，B2和EN2的狀態(tài)改變?yōu)楦撸鳨N1的狀態(tài)維持為高。第三和第四時鐘脈沖CL將對應(yīng)的狀態(tài)移位通過所述兩個寄存器，使得對于第四時鐘脈沖，狀態(tài)B4至B1與接收的數(shù)據(jù)字1010相對應(yīng)，并且使能移位寄存器的所有輸出Q具有高或使能的狀態(tài)EN1至EN4。在接收到數(shù)據(jù)字之后，接收信號RN改變?yōu)楦撸Y(jié)果是與門U1至U4提供上升沿信號，其激活鎖存寄存器，使得D觸發(fā)器FF9至FF12的輸出Q的狀態(tài)A1至A4對應(yīng)于接收的數(shù)據(jù)字。此外，改變的接收信號RN將使能移位寄存器的所有D觸發(fā)器FF5至FF8復(fù)位。在具有到輸入移位寄存器的輸入的最大距離的數(shù)據(jù)字的位也改變狀態(tài)的情況下，需要持續(xù)時間T1來更新串行/并行寄存器的輸出。然而，如果隨后的數(shù)據(jù)字是例如1011，則與先前接收到的數(shù)據(jù)字1010相比，僅需要改變輸入寄存器的第一D觸發(fā)器FF1的狀態(tài)B1、或在該情況下的最低有效位。例如，這是通過圖2示出的可變寫入深度移位寄存器而執(zhí)行的。如在圖5的時標(biāo)500ns處所示，來自未示出的數(shù)據(jù)源的數(shù)據(jù)傳遞隨著接收信號RN分別改變?yōu)?和低而再次開始。然而，由于在數(shù)據(jù)源一側(cè)還知道與先前發(fā)送的數(shù)據(jù)字的差異，所以將僅僅從所述數(shù)據(jù)源提供接近移位寄存器輸入的位(在此情況下是最低有效位)、以及接收信號RN和與需要從數(shù)據(jù)源發(fā)送的位的數(shù)目相對應(yīng)的數(shù)目的時鐘脈沖CL。輸入移位寄存器的第一D觸發(fā)器FF1的輸出Q的狀態(tài)B1、以及使能移位寄存器的第一D觸發(fā)器FF5的輸出Q的狀態(tài)EN1隨著所傳送的時鐘脈沖CL而改變?yōu)楦撸⑶?，隨著接收信號RN改變?yōu)楦撸瑑H將輸入移位寄存器的第一D觸發(fā)器FF1的輸出Q的狀態(tài)B1鎖存到鎖存寄存器，這是因為僅僅使能移位寄存器的第一D觸發(fā)器FF5的狀態(tài)EN1為高。那意味著通過僅傳送數(shù)據(jù)字1011的4位中的1位，在串行/并行移位寄存器的輸出上，可變寫入深度移位寄存器的輸出被更新為期望的數(shù)據(jù)字。圖2至圖4中的橢圓圍繞的狀態(tài)A1至A4是相同的，并已在較短的時間T2內(nèi)達(dá)到。由于只有1位被饋送到輸入移位寄存器中的事實，在將串行/并行移位寄存器的輸出上的數(shù)據(jù)字更新為新的數(shù)據(jù)字之后，狀態(tài)B1至B4與鎖存寄存器的狀態(tài)A1至A4不相符，與已知的串行/并行移位寄存器相比，這是不尋常的。因此，所感興趣的是，如果下一數(shù)據(jù)字或僅被部分傳送的數(shù)據(jù)字到達(dá)，則對于與輸入移位寄存器的狀態(tài)B1至B4相對應(yīng)的無規(guī)律(irregular)的數(shù)據(jù)字發(fā)生什么。在圖6中示出了該行為，直到大約550ns的時標(biāo)值為止，其與圖5示出的信號圖相同。假定下一數(shù)據(jù)字將為1010。在該情況下，也是僅僅最靠近輸入移位寄存器的輸入的位改變輸入移位寄存器的第一D觸發(fā)器FF1的輸出Q的狀態(tài)B1，并且使能移位寄存器避免了與不必須更新并且遠(yuǎn)離輸入移位寄存器的輸入的數(shù)據(jù)字中的位相關(guān)的輸入移位寄存器的D觸發(fā)器FF2至FF4的狀態(tài)B2至B4擾亂將在鎖存寄存器的輸出上提供的數(shù)據(jù)字。所述更新也僅需要可與持續(xù)時間T2相比的短時間周期T3。除了縮短用于更新具有串行數(shù)據(jù)傳遞的數(shù)控控制系統(tǒng)中的控制系統(tǒng)輸出值的持續(xù)時間的事實之外，圖6還圖解了可更頻繁地執(zhí)行更新，并且與傳遞完整的數(shù)據(jù)字來以串行加載模式更新數(shù)控控制系統(tǒng)(例如，DDS合成器AD9850)中的控制系統(tǒng)輸出值相比，更早且更快地執(zhí)行期望的更新。
除了第一實施例之外，圖7中示出了用來以串行加載模式經(jīng)由三條線路更新控制系統(tǒng)輸出值的可變寫入深度移位寄存器的第二實施例。根據(jù)圖7示出的實施例的、用來更新控制系統(tǒng)輸出值的、用于數(shù)控控制系統(tǒng)中的改進的串行數(shù)據(jù)傳遞的可變寫入深度移位寄存器的電路圖包括計數(shù)器Z1、以及解碼器DEC，而不是第一實施例的使能移位寄存器。類似于先前的實施例，鎖存寄存器的D觸發(fā)器FF9至FF12的每個時鐘輸入連接到與門U1至U4的輸出，并且，向與門U1至U4中的每個的一個輸入提供上面提到的接收信號RN。將與門U1至U4中的每個的另一輸入分別施加到解碼器DEC的輸出D1至D4，解碼器DEC經(jīng)由其輸入S0至S2連接到計數(shù)器Z1的輸出C0至C2。計數(shù)器Z1通過接收信號RN、經(jīng)由反相器I3而被使能或禁用，并且在將位寫入由D觸發(fā)器FF1至FF4形成的輸入移位寄存器期間對時鐘脈沖CL的數(shù)目計數(shù)。計數(shù)器Z1是二進制計數(shù)器，并且解碼器DEC根據(jù)下表提供輸出信號D1至D4。

由此，確保了類似于第一實施例，僅將必須被改變以形成新數(shù)據(jù)字的與位的數(shù)目相對應(yīng)的輸入寄存器的D觸發(fā)器FF1至FF4的狀態(tài)B1至B4鎖存到鎖存寄存器的輸出。那意味著當(dāng)數(shù)據(jù)傳遞終止時，與所述數(shù)目的位被時鐘記錄到輸入移位寄存器中同時，可變寫入深度移位寄存器經(jīng)由使能器EN1至EN4而使能對應(yīng)數(shù)目的鎖存寄存器的輸出，并且更新可變寫入深度移位寄存器的輸出上的數(shù)據(jù)字。用于不需改變的位值的可變寫入深度移位寄存器的輸出級保持先前狀態(tài)?？勺儗懭肷疃纫莆患拇嫫饔糜跀?shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞，以更新該控制系統(tǒng)的輸出值，其中，寫入深度取決于必須被改變并且具有到可變寫入深度移位寄存器的輸入移位寄存器的輸入的最大距離的數(shù)據(jù)字的位，以便在可變寫入深度移位寄存器的輸出處提供期望的數(shù)據(jù)字。在數(shù)據(jù)源一端確定必須被改變以便從先前的數(shù)據(jù)字形成當(dāng)前數(shù)據(jù)字的位的數(shù)目，并且通過替換對應(yīng)線路上的選通信號ST的接收信號RN而指示從源到可變寫入深度移位寄存器的所述位的傳遞的開始以及結(jié)束。接收信號RN是二進制信號，其指示從數(shù)據(jù)源到可變寫入深度移位寄存器的數(shù)據(jù)傳遞的開始以及結(jié)束，并且在數(shù)據(jù)傳遞的末尾使得能夠更新可變寫入深度移位寄存器的輸出上的數(shù)據(jù)字。僅作為例子而針對4位數(shù)據(jù)字詳細(xì)說明了在這里描述的實施例，并且本領(lǐng)域技術(shù)人員可意識到，以這樣的方式選擇適于數(shù)據(jù)字的最大長度以及數(shù)據(jù)字中的位的順序(order)的其它實施例(其為優(yōu)選的)，該方式即將更頻繁地改變的位值布置在可變寫入深度移位寄存器的輸入移位寄存器的輸入附近。在圖中用于D觸發(fā)器的符號示出了未使用的反相輸入Q，并且如果未示出與D觸發(fā)器的輸入SET或輸入清零CLR的連接，則所述輸入被與適當(dāng)邏輯電平的連接禁用。然而，本領(lǐng)域技術(shù)人員可意識到保持在本發(fā)明范圍內(nèi)的觸發(fā)器的其它實施例。
盡管針對本發(fā)明的兩個特定實施例而示出并描述了本發(fā)明，但本領(lǐng)域技術(shù)人員應(yīng)理解，可在其中做出前述和各種其它形式和細(xì)節(jié)上的改變、省略和添加，而不會背離此發(fā)明的精神和范圍。
權(quán)利要求
1.一種用于數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的方法，所述串行數(shù)據(jù)傳遞用來更新該控制系統(tǒng)的輸出值，其中，使用可變寫入深度移位寄存器來更新該控制系統(tǒng)的輸出值，并且其中，該移位寄存器的寫入深度取決于必須被改變、并且具有到可變寫入深度移位寄存器的輸入移位寄存器的輸入的最大距離的數(shù)據(jù)字中的位值的位置，以便在可變寫入深度移位寄存器的輸出上提供更新的數(shù)據(jù)字。
2.如權(quán)利要求1所述的方法，其中，可變寫入深度移位寄存器僅根據(jù)必須被改變、并且具有到可變寫入深度移位寄存器的輸入移位寄存器的輸入的最大距離的數(shù)據(jù)字中的位的位置而接收一定數(shù)目的位。
3.如權(quán)利要求1所述的方法，其中，以這樣的方式選擇數(shù)據(jù)字中的位的位置，該方式即將更頻繁地改變的位值布置為接近可變寫入深度移位寄存器的輸入移位寄存器的輸入。
4.如權(quán)利要求1所述的方法，其中，使用接收信號(RN)來確定來自數(shù)據(jù)源的位的數(shù)據(jù)串行傳遞的開始和結(jié)束、以便從先前的數(shù)據(jù)字更新數(shù)據(jù)字，并且使能必須被改變的可變寫入深度移位寄存器的輸出上的控制字的位值的更新，以便更新該控制系統(tǒng)的數(shù)據(jù)字或輸出值。
5.一種用于數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的設(shè)備，所述串行數(shù)據(jù)傳遞用來更新該控制系統(tǒng)的輸出值，該設(shè)備包括可變寫入深度移位寄存器，用于在從數(shù)據(jù)源到可變寫入深度移位寄存器的數(shù)據(jù)傳遞終止時、使得可變寫入深度移位寄存器的鎖存寄存器的一定數(shù)目的輸出能夠被更新，其中該數(shù)目與將位值寫入可變寫入深度移位寄存器的輸入移位寄存器的所接收的時鐘脈沖(CL)的數(shù)目相對應(yīng)，以便從先前的輸出值或數(shù)據(jù)字更新可變寫入深度移位寄存器的輸出上的輸出值或數(shù)據(jù)字，并且，該可變寫入深度移位寄存器用于保持不必改變的可變寫入深度移位寄存器的輸出上的數(shù)據(jù)字的位值，以便在可變寫入深度移位寄存器的輸出上提供更新的輸出值或數(shù)據(jù)字。
6.如權(quán)利要求5所述的設(shè)備，其中，可變寫入深度移位寄存器包括輸入移位寄存器、鎖存寄存器和使能移位寄存器，該使能移位寄存器確保在僅僅接近輸入寄存器的輸入的數(shù)據(jù)字的某些位必須被更新以形成期望的數(shù)據(jù)字的情況下，僅經(jīng)由鎖存寄存器將所述位值鎖存到可變寫入深度移位寄存器的輸出以便更新數(shù)據(jù)字，并且避免不必更新的輸入寄存器的其它級的位值出現(xiàn)在可變寫入深度移位寄存器的輸出上。
7.如權(quán)利要求5所述的設(shè)備，其中，可變寫入深度移位寄存器包括輸入移位寄存器、鎖存寄存器、計數(shù)器(Z1)和解碼器(DEC)，該解碼器確保在僅僅接近輸入寄存器的輸入的數(shù)據(jù)字的某些位必須被更新以形成期望的數(shù)據(jù)字的情況下，僅經(jīng)由鎖存寄存器將所述位值鎖存到可變寫入深度移位寄存器的輸出以便更新數(shù)據(jù)字，并且避免未被更新的輸入寄存器的其它級的位值出現(xiàn)在可變寫入深度移位寄存器的輸出上。
8.如權(quán)利要求5所述的設(shè)備，其中，輸入移位寄存器是串行數(shù)據(jù)接收移位寄存器，并且鎖存寄存器具有各自連接到與門(U1至U4)的輸出的時鐘輸入，其中所述與門具有連接到提供接收信號(RN)的線路的第一輸入以及連接到使能器(EN1至EN4)的輸出的第二輸入，所述使能器用于根據(jù)被接收以便將至少一個位值饋送到輸入移位寄存器中的時鐘脈沖(CL)的數(shù)目，將輸入移位寄存器的一定數(shù)目的輸出鎖存到可變寫入深度移位寄存器的輸出。
9.一種可變寫入深度移位寄存器，包括串行數(shù)據(jù)接收輸入移位寄存器、鎖存寄存器和使能器(EN1至EN4)，所述使能器用于對時鐘脈沖(CL)或饋送到輸入移位寄存器中的位值的數(shù)目計數(shù)，以便確定可變寫入深度移位寄存器的寫入深度，該可變寫入深度移位寄存器用于更新鎖存寄存器的對應(yīng)數(shù)目的級的狀態(tài)，并用于保持鎖存寄存器的其余級的狀態(tài)。
10.一種用于數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞的方法，所述串行數(shù)據(jù)傳遞用來更新該控制系統(tǒng)的輸出值，其中，僅將必須被更新以形成更新的輸出值的數(shù)目的數(shù)據(jù)字的位傳遞到可變寫入深度移位寄存器。
全文摘要
本發(fā)明涉及用來更新控制系統(tǒng)輸出值的數(shù)控控制系統(tǒng)中的串行數(shù)據(jù)傳遞。使用可變寫入深度移位寄存器來以這樣的方式更新控制系統(tǒng)的輸出值，該方式即僅僅將必須經(jīng)由串行數(shù)據(jù)傳遞更新以形成更新的輸出值的數(shù)目的數(shù)據(jù)字的位傳遞到可變寫入深度移位寄存器，使得在較短的時間內(nèi)更新輸出值，并可更頻繁地更新輸出值?？勺儗懭肷疃纫莆患拇嫫骺蓱?yīng)用于使用長數(shù)據(jù)字和移位寄存器來經(jīng)由串行數(shù)據(jù)傳遞更新輸出值的數(shù)控控制系統(tǒng)。
文檔編號G05B19/408GK1987702SQ200610171220
公開日2007年6月27日 申請日期2006年12月21日 優(yōu)先權(quán)日2005年12月22日
發(fā)明者弗萊德海姆·朱克 申請人:湯姆森特許公司