專利名稱：共源共柵放大電路、放大器、和共源共柵放大電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及共源共柵放大電路(cascode circuit)，并且，更具體地，涉及小于1V(即，低于1V)而操作的共源共柵放大電路、以及包括其的放大器。
背景技術(shù)：
共源共柵放大電路通常用于要求高輸出阻抗(或電阻)的電路應(yīng)用。
圖1圖解了傳統(tǒng)的共源共柵放大電路10，其包括電流源I1，第一N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS FET)12、以及第二NMOS FET 14。共源共柵放大電路10放大輸入電壓Vin，以生成輸出電壓Vo。為了允許恒定電流流入第二NMOS FET 14，將偏壓Vb施加到第二NMOS FET 14的柵極。
因為以層疊結(jié)構(gòu)的方式串聯(lián)連接第一NMOS FET 12和第二NMOS FET 14，所以，在第二NMOS FET 14的漏極(即，輸出端Vo)，共源共柵放大電路10的輸出阻抗總是為高。
但是，因為由于半導(dǎo)體工藝的尺度縮小，而使溝道長度調(diào)制效果減小，所以，不能僅通過共源共柵放大電路10而得到滿意的高輸出阻抗。
圖2圖解了傳統(tǒng)的穩(wěn)壓(regulated)共源共柵放大電路20，其包括連接到節(jié)點N1的第三NMOS FET 16的柵極、以及連接到節(jié)點N2的第二NMOS FET14的柵極。穩(wěn)壓共源共柵放大電路20的輸出阻抗比共源共柵放大電路10的輸出阻抗高數(shù)十倍。但是，因為共源共柵在與共源共柵放大電路10相比時、穩(wěn)壓共源共柵放大電路20具有以閾值電壓擺動的輸出電壓的損耗，所以，該電路不適用在小于1V的低電壓上。
另外，由于在分別接收電源電壓Vdd和地電壓Vss的電源線中的噪聲，而惡化了穩(wěn)壓共源共柵放大電路20的電源抑制(rejection)比(PSRR)。穩(wěn)壓共源共柵放大電路20包括第三NMOS FET 16，其在弱反轉(zhuǎn)區(qū)(inversionregion)中操作以補償在輸出電壓擺動中的閾值電壓的損耗。在這種情況中，最小化了輸出電壓擺動中的損耗，但是，因為操作的不穩(wěn)定性、增大的面積、以及PSRR的惡化，難以在其它電路中使用該穩(wěn)壓共源共柵放大電路20。

發(fā)明內(nèi)容
本發(fā)明提供了提供改進電源抑制比(PSRR)而不減小輸出阻抗的共源共柵放大電路。
根據(jù)本發(fā)明的一個方面，提供了一種穩(wěn)壓共源共柵放大電路，其包括第一P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PMOS FET)和第二PMOS FET，其串聯(lián)連接在輸出端和被配置為接收第一供電電壓的第一端之間；第一N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS FET)和第二NMOS FET，其串聯(lián)連接在輸出端和被配置為接收第二供電電壓的第二端之間；以及穩(wěn)壓電路。所述穩(wěn)壓電路被配置為基于第一PMOS FET的漏極的電壓，將第一控制信號輸出到第二PMOS FET的柵極，其中將第一控制信號配置為穩(wěn)定在第一PMOS FET的漏極的電壓；以及基于第一NMOS FET的源極的電壓，將第二控制信號輸出到第一NMOS FET的柵極，其中將第二控制信號配置為穩(wěn)定在第一NMOS FET的源極的電壓。
可將偏壓輸入到第一PMOS FET的柵極和第二NMOS FET的柵極中的至少一個柵極。
可將輸入電壓輸入到第二NMOS FET的柵極。
該穩(wěn)壓電路可包括第一電流源，其連接在第一端和第一節(jié)點之間；第二電流源，其連接在第二端和第二節(jié)點之間；第三PMOS FET，其連接在第一節(jié)點和第二PMOS FET的柵極之間；第四PMOS FET，其連接在第一節(jié)點和第一NMOS FET的柵極之間，所述第四PMOS FET具有連接到第一NMOS FET的源極的柵極；第三NMOS FET，其連接在第二節(jié)點和第二PMOS FET的柵極之間，所述第三NMOS FET具有連接到第一PMOS FET的漏極的柵極；以及第四NMOSFET，其連接在第二節(jié)點和第一NMOS FET的柵極之間。
第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
可將偏壓輸入到第三PMOS FET的柵極和第四NMOS FET的柵極。
根據(jù)本發(fā)明的另一個方面，提供了一種穩(wěn)壓共源共柵放大電路，其包括第一PMOS FET，其連接在第一節(jié)點和接收第一供電電壓的第一端之間，所述第一PMOS FET具有接收第一偏壓的柵極；第二PMOS FET，其連接在第一節(jié)點和輸出節(jié)點之間；第一NMOS FET，其連接在輸出節(jié)點和第二節(jié)點之間；第二NMOS FET，其連接在第二節(jié)點和接收第二供電電壓的第二端之間，所述第二NMOS FET具有接收輸入信號的柵極；第一電流源，其連接在第一端和第三節(jié)點之間；第二電流源，其連接在第二端和第四節(jié)點之間；第三PMOS FET，其連接在第三節(jié)點和第二PMOS FET的柵極之間，所述第三PMOS FET具有接收第二偏壓的柵極；第四PMOS FET，其連接在第三節(jié)點和第一NMOS FET的柵極之間，所述第四PMOS FET具有連接到第二節(jié)點的柵極；第三NMOS FET，其連接在第四節(jié)點和第二PMOS FET的柵極之間，所述第三NMOS FET具有連接到第一節(jié)點的柵極；以及第四NMOS FET，其連接在第四節(jié)點和第一NMOS FET之間，所述第四PMOS FET具有接收第二偏壓的柵極。
第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓可等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
根據(jù)本發(fā)明的另一個方面，提供一種放大器，其包括第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET，其串聯(lián)連接在接收第一供電電壓的第一端和接收第二供電電壓的第二端之間；第一穩(wěn)壓電路；第三PMOSFET、第四PMOS FET、第三NMOS FET和第四NMOS FET，其串聯(lián)連接在第一端和第二端之間；第二穩(wěn)壓電路；以及差分放大器。將第一穩(wěn)壓電路配置為基于第一PMOS FET的漏極的電壓，將第一控制信號輸出到第二PMOS FET的柵極，其中將第一控制信號配置為穩(wěn)定在第一PMOS FET的漏極的電壓；以及基于第一NMOS FET的源極的電壓，將第二控制信號輸出到第一NMOS FET的柵極，將第二控制信號配置為穩(wěn)定在第一NMOS FET的源極的電壓。將第二穩(wěn)壓電路配置為基于第三PMOS FET的漏極的電壓，將第三控制信號輸出到第四PMOS FET的柵極，其中將第三控制信號配置為穩(wěn)定在第三PMOS FET的漏極的電壓，并基于第三NMOS FET的源極的電壓，將第四控制信號輸出到第三NMOS FET的柵極，其中將第四控制信號配置為穩(wěn)定在第三NMOS FET的源極的電壓。將差分放大器配置為向第一PMOS FET的漏極輸出與差分輸入信號之間的差相對應(yīng)的差分輸出信號組之中的第一差分信號，并且向第三PMOSFET的漏極輸出所述差分輸出信號組之中的第二差分信號。
可將偏壓輸入到第一PMOS FET、第三PMOS FET、第二NMOS FET和第四NMOS FET中的每個的柵極。
第一穩(wěn)壓電路可包括第一電流源，其連接在第一端和第一節(jié)點之間；第二電流源，其連接在第二端和第二節(jié)點之間；第五PMOS FET，其連接在第一節(jié)點和第二PMOS FET的柵極之間；第六PMOS FET，其連接在第一節(jié)點和第一NMOS FET的柵極之間，所述第六PMOS FET具有連接到第一NMOS FET的源極的柵極；第五NMOS FET，其連接在第二節(jié)點和第二PMOS FET的柵極之間，所述第五NMOS FET具有連接到第一PMOS FET的漏極的柵極；以及第六NMOS FET，其連接在第二節(jié)點和第一NMOS FET的柵極之間。
可將偏壓輸入到第五PMOS FET的柵極和第六NMOS FET的柵極。
第二穩(wěn)壓電路可包括第三電流源，其連接在第一端和第三節(jié)點之間；第四電流源，其連接在第二端和第四節(jié)點之間；第七PMOS FET，其連接在第三節(jié)點和第四PMOS FET的柵極之間；第八PMOS FET，其連接在第三節(jié)點和第三NMOS FET的柵極之間，所述第八PMOS FET具有連接到第三NMOS FET的源極的柵極；第七NMOS FET，其連接在第四節(jié)點和第四PMOS FET的柵極之間，所述第七NMOS FET具有連接到第三PMOS FET的漏極的柵極；以及第八NMOS FET，其連接在第四節(jié)點和第三NMOS FET的柵極之間。
根據(jù)本發(fā)明的另一個方面，提供了一種穩(wěn)壓共源共柵放大電路的方法。該方法包括提供串聯(lián)連接在第一端和輸出端之間的第一PMOS FET和第二PMOS FET，所述第一端被配置為接收第一供電電壓；提供串聯(lián)連接在輸出端和被配置為接收第二供電電壓的第二端之間的第一NMOS FET和第二NMOSFET；以及基于在第一PMOS FET的漏極的電壓，通過將第一控制信號輸出到第二PMOS FET的柵極，來穩(wěn)定在第一PMOS FET的漏極的電壓；以及基于在第一NMOS FET的源極的電壓，通過將第二控制信號輸出到第一NMOS FET的柵極，來穩(wěn)定在第一NMOS FET的源極的電壓。
該方法還可包括將偏壓輸入到第一PMOS FET的柵極和第二NMOS FET的柵極中的至少一個。
該方法還可包括將輸入電壓輸入到第二NMOS FET的柵極。
該方法還可包括提供連接在第一端和第一節(jié)點之間的第一電流源；提供連接在第二端和第二節(jié)點之間的第二電流源；提供連接在第一節(jié)點和第二PMOS FET的柵極之間第三PMOS FET；提供連接在第一節(jié)點和第一NMOS FET的柵極之間、并具有連接到第一NMOS FET的源極的柵極的第四PMOS FET；提供連接在第二節(jié)點和第二PMOS FET的柵極之間、并具有連接到第一PMOSFET的漏極的柵極的第三NMOS FET；以及提供連接在第二節(jié)點和第一NMOS FET的柵極之間的第四NMOS FET。
該方法還可包括將第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓限定為等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
該方法還可包括將偏壓輸入到第三PMOS FET的柵極和第四NMOS FET的柵極。
根據(jù)本發(fā)明的另一個方面，提供了一種放大輸入信號的方法。該方法包括提供串聯(lián)連接在接收第一供電電壓的第一端和接收第二供電電壓的第二端之間的第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET；基于第一PMOS FET的漏極的電壓，通過將第一控制信號輸出到第二PMOS FET的柵極，來穩(wěn)定在第一PMOS FET的漏極的電壓，并基于第一NMOS FET的源極的電壓，通過將第二控制信號輸出到第一NMOS FET的柵極，來穩(wěn)定在第一NMOS FET的源極的電壓；提供串聯(lián)連接在第一端和第二端之間的第三PMOSFET、第四PMOS FET、第三NMOS FET和第四NMOS FET；基于第三PMOS FET的漏極的電壓，通過將第三控制信號輸出到第四PMOS FET的柵極，來穩(wěn)定在第三PMOS FET的漏極的電壓；基于第三NMOS FET的源極的電壓，通過將第四控制信號輸出到第三NMOS FET的柵極，來穩(wěn)定在第三NMOS FET的源極的電壓；以及從差分放大器向第一PMOS FET的漏極輸出與差分輸入信號之間的差相對應(yīng)的差分輸出信號組之中的第一差分信號，并且向第三PMOS FET的漏極輸出所述差分輸出信號組之中的第二差分信號。


參考附圖，本發(fā)明的各方面將變得更清楚，以示例而不是限制的方式提供附圖，在附圖中圖1圖解了傳統(tǒng)的共源共柵放大電路；
圖2圖解了傳統(tǒng)的穩(wěn)壓共源共柵放大電路；圖3圖解了根據(jù)本發(fā)明的各方面的穩(wěn)壓共源共柵放大電路的實施例；以及圖4是根據(jù)本發(fā)明的各方面的包括穩(wěn)壓共源共柵放大電路的放大器的實施例的電路圖。
具體實施例方式
以下描述用于圖解本發(fā)明的優(yōu)選實施例的附圖。但是，本發(fā)明可以多種不同的形式實現(xiàn)，并且不應(yīng)當視為如在此闡述的實施例所限定的被構(gòu)造。在附圖中，相同的附圖標記表示相同的元素。
在此使用的技術(shù)僅是為了描述具體的實施例的目的，并不是為了對發(fā)明的限定。如在此使用的單數(shù)形式的“一個”、“一”和“該”也意在包括多數(shù)形式，除非上下文清楚地相反指示。還將理解，當在本說明書和/或權(quán)利要求書中使用術(shù)語“包含”和/或“包括”時，指定所陳述的特征、整體、步驟、操作、元件，和/或組件的存在，但不排除一個或多個其它特征、整體、步驟、操作、元件、組件、和/或其群組的存在或添加。
將理解，雖然可在此使用術(shù)語“第一”、“第二”等來以描述各種元件，但是不應(yīng)該通過這些術(shù)語限定這些元件。這些術(shù)語使于區(qū)分一個元件與另一個元件，但不用于指示要求的元件順序。例如，可將第一元件稱為第二元件，并且類似地，可將第二元件稱為第一元件，而不會背離本發(fā)明的范圍。如在此使用的，術(shù)語“和/或”包括與列出的項目相關(guān)的一個或多個任意和全部組合。
圖3圖解了根據(jù)本發(fā)明的實施例的穩(wěn)壓共源共柵放大電路30。穩(wěn)壓共源共柵放大電路30包括多個金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOS FET)和穩(wěn)壓電路40。所述多個MOS FET包括第一P溝道MOS FET(PMOS FET)32、第二PMOS FET 34、第一N溝道MOS FET(NMOS FET)36、以及第二NMOS FET 38。
在輸出端Vo和接收第一供電電壓Vdd的第一端31之間串聯(lián)連接第一PMOS FET 32和第二PMOS FET 34。在輸出端Vo和接收第二供電電壓(supplyvoltage)Vss的第二端39之間串聯(lián)連接第一NMOS FET 36和第二NMOS FET 38。第一供電電壓Vdd高于第二供電電壓Vss。例如，第一供電電壓Vdd可為電源電壓，而第二供電電壓Vss可為地電壓?？梢詫盈B結(jié)構(gòu)的方式實現(xiàn)第一PMOSFET 32和第二PMOS FET 34，其中，將它們串聯(lián)連接。同樣，可以類似的層疊結(jié)構(gòu)來實現(xiàn)第一NMOS FET 36和第二NMOS FET 38。
將第一偏壓Vb1輸入到第一PMOS FET 32的柵極，并且因此，恒定電流流入第一PMOS FET 32。穩(wěn)壓共源共柵放大電路30放大輸入到第二NMOS FET38的柵極的輸入信號Vin，以生成輸出信號Vout。因此，穩(wěn)壓共源共柵放大電路30能夠被用作放大器。
穩(wěn)壓電路40將用于穩(wěn)定在第一PMOS FET 32的漏極X1的電壓的第一控制信號CTRL1輸出到第二PMOS FET 34的柵極，其中，CTRL1基于第一PMOS FET32的漏極X1的電壓。穩(wěn)壓電路(40)還將用于穩(wěn)定在第一NMOS FET 36的源極X2的電壓的第二控制信號CTRL2輸出到第一NMOS FET 36的柵極，其中，CTRL2基于第一NMOS FET 36的源極X2的電壓。
穩(wěn)壓電路40包括第一電流源41、第二電流源50、以及多個MOS FET 42、44、46和48。第一電流源41連接在第一節(jié)點NA和第一端31之間，并生成恒定電流I。第二電流源50連接在第二節(jié)點NB和第二端39之間，并生成恒定電流I’。由第一電流源41生成的恒定電流I可以與由第二電流源50生成的恒定電流I’相同或不同。
為了將穩(wěn)壓電路40與電源線絕緣，例如，在第一和第二端31和39，穩(wěn)壓電路40包括一對第三和第四PMOS FET 42和44、一對第三和第四NMOS FET46和48、第一電流源41、以及第二電流源50，并形成在第一和第二節(jié)點NA和NB中的每個的虛擬接地(ground)。因此，在此實施例中的穩(wěn)壓電路40根據(jù)在電源線中的噪聲(例如在第一和第二端31和39)，來增大電源抑制比(PSRR)。
這里，第一NMOS FET 36的源極X2的電壓低到足以激活用于穩(wěn)壓的第四PMOS FET 44，并且，因此，第四PMOS FET 44可在反轉(zhuǎn)區(qū)中操作，而不會引起輸出電壓擺動的損耗。第三PMOS FET 42連接在第一節(jié)點NA和第二PMOS FET34的柵極之間。將第二偏壓Vb2輸入到第三PMOS FET 42的柵極。
第四PMOS FET 44連接在第一節(jié)點NA和第一NMOS FET 36的柵極之間，并具有連接到第一NMOS FET 36的源極X2的柵極。第三NMOS FET 46連接在第二節(jié)點NB和第二PMOS FET 34的柵極之間，并且，第三NMOS FET 46具有連接到第一PMOS FET 32的漏極X1的柵極。
第四NMOS FET 48連接在第二節(jié)點NB和第一NMOS FET 36的柵極之間。將第二偏壓Vb2輸入到第四NMOS FET 48的柵極?；谠诘谝籔MOS FET 32的漏極X1上的電壓改變，而控制第三NMOS FET 46的操作，并且，基于在第一NMOS FET 36的源極X2的電壓改變，而控制第四PMOS FET 44的操作。
因此，響應(yīng)于通過第三NMOS FET 46來控制的第一控制信號CTRL1，而控制第二PMOS FET 34的操作，并且響應(yīng)于通過第四PMOS FET 44來控制的第二控制信號CTRL2，而控制第一NMOS FET 36的操作。
參考圖3，當由于由電源線(例如，第二端39)引起的噪聲等而造成第一NMOS FET 36的源極X2的電壓增大了ΔV時，第四PMOS FET 44的柵極電壓也增大了ΔV。因此，流入第四PMOS FET 44的漏極的電流減小，并且，第一NMOS FET 36的柵極電壓(即，CTRL2)也減小。結(jié)果，流入第一NMOS FET36的源極X2的電流減小，并且第一NMOS FET 36的源極X2的電壓也減小。
當NMOS FET 36的源極X2的電壓減小了ΔV時，流入第四PMOS FET 44的電流增大。換句話說，由于在第四PMOS FET 44和第一NMOS FET 36之間形成的負反饋回路，第一NMOS FET 36的柵極電壓(即，CTRL2)增大。
因此，由于基于從穩(wěn)壓電路40輸出的第二控制信號CTRL2而控制流入第一NMOS FET 36中的電流，所以，第一NMOS FET 36的源極X2的電壓基本保持恒定。
另外，當?shù)谝籔MOS FET 32的漏極X1的電壓增大時，第三NMOS FET 46的柵極電壓增大，并且，流入第三NMOS FET 46的電流也增大。因此，第二PMOS FET 34的柵極電壓增大。結(jié)果，流入第二PMOS FET 34的電流減小，并且，第一PMOS FET 32的漏極X1的電壓減小。
換句話說，當?shù)谝籔MOS FET 32的漏極X1的電壓增大時，穩(wěn)壓電路40向第二PMOS FET 34的柵極輸出用于減小第一PMOS FET 32的漏極X1的電壓的第一控制信號CTRL1。當?shù)谝籔MOS FET 32的漏極X1的電壓減小時，穩(wěn)壓電路40向第二PMOS FET 34的柵極輸出用于增大第一PMOS FET 32的漏極X1的電壓的第一控制信號CTRL1。這里，通過第二PMOS FET 34和第三NMOSFET 46形成負反饋環(huán)路。
因此，穩(wěn)壓電路40分別向第二PMOS FET 34的柵極和第一NMOS FET 36的柵極輸出第一控制信號CTRL1和第二控制信號CTRL2，以便將第一PMOS FET32的漏極X1的電壓、以及第一NMOS FET 36的源極X2的電壓保持或穩(wěn)定為基本恒定。
當包括在穩(wěn)壓電路40中的MOS FET 42、44、46和48中的每個的閾值電壓不足夠高時，穩(wěn)壓電路40或穩(wěn)壓共源共柵放大電路30的操作點可移入線性區(qū)、或者，MOS FET 34和36的操作點可移入截止區(qū)。在這種情況中，穩(wěn)壓電路40或穩(wěn)壓共源共柵放大電路30的特性可能惡化。因此，優(yōu)選地，MOSFET 42、44、46和48中的每個的閾值電壓等于或大于MOS FET 32、34、36和38中的每個的閾值電壓。當將預(yù)定的體偏壓(body bias)提供到MOS FET42、44、46和48中的每個的管體時，MOS FET 42、44、46和48的每個可具有足夠高的閾值電壓。因此，在輸出端Vo的輸出阻抗比在圖1中圖解的傳統(tǒng)的共源共柵放大電路10的輸出阻抗高數(shù)十倍。
圖4是包括根據(jù)本發(fā)明另一個說明性的實施例的穩(wěn)壓共源共柵放大電路的放大器100的電路圖。放大器100包括第一共源共柵放大電路30A、第二共源共柵放大電路30B、以及差分放大器60。第一共源共柵放大電路30A和第二共源共柵放大電路30B基本上具有與在圖3中圖解的穩(wěn)壓共源共柵放大電路30相同的結(jié)構(gòu)。
第一共源共柵放大電路30A包括第一PMOS FET 32a、第二PMOS FET 34a、第一NMOS FET 36a、第二NMOS FET 38a、以及第一穩(wěn)壓電路40a。第一PMOSFET 32a、第二PMOS FET 34a、第一NMOS FET 36a、以及第二NMOS FET 38a串聯(lián)連接在接收第一供電電壓Vdd的第一端31a和接收第二供電電壓Vss的第二端39a之間?？梢詫盈B結(jié)構(gòu)的方式實現(xiàn)第一PMOS FET 32a和第二PMOS FET34a，并且，可以層疊結(jié)構(gòu)的方式實現(xiàn)第一NMOS FET 36a和第二NMOS FET 38a。
第一穩(wěn)壓電路40a基于第一PMOS FET 32a的漏極X1a的電壓，將用于穩(wěn)定在第一PMOS FET 32a的漏極X1的電壓的第一控制信號CTRL1a輸出到第二PMOS FET 34a的柵極。第一穩(wěn)壓電路40a還基于第一NMOS FET 36a的源極X2a的電壓，將用于穩(wěn)定在第一NMOS FET 36a的源極X2a的電壓的第二控制信號CTRL2a輸出到第一NMOS FET 36a的柵極。
將第一偏壓Vb1a輸入到第一PMOS FET 32a的柵極和第二NMOS FET 38a的柵極。因此，恒定電流流入第一PMOS FET 32a和第二NMOS FET 38a?？蓪⒌谝黄珘篤b1a或不同的偏壓施加到第一PMOS FET 32a的柵極和第二NMOSFET 38a的柵極。
穩(wěn)壓電路40a包括多個MOS FET 42a、44a、46a和48a、第一電流源41a、以及第二電流源50a。第一電流源41a連接在第一端31a和第一節(jié)點NA之間，而第二電流源50a連接在第二端39a和第二節(jié)點NB之間。
第五PMOS FET 42a連接在第一節(jié)點NA和第二PMOS FET 34a的柵極之間。第六PMOS FET 44a連接在第一節(jié)點NA和第一NMOS FET 36a的柵極之間，并且具有連接到第一NMOS FET 36a的源極X2的柵極。第五NMOS FET 46a連接在第二節(jié)點NB和第二PMOS FET 34a的柵極之間，并且具有連接到第一PMOSFET 32a的漏極X1的柵極。第六NMOS FET 48a連接在第二節(jié)點NB和第一NMOSFET 36a的柵極之間。
將第二偏壓Vb2a施加到第五PMOS FET 42a的柵極和第六NMOS FET 48a的柵極。這里，施加到第五PMOS FET 42a的柵極的偏壓可與施加到第六NMOSFET 48a的柵極的偏壓相同或不同。如上面通過參考圖3而描述的，MOS FET42a、44a、46a和48a中的每個的閾值電壓可等于或大于MOS FET 32a、34a、36a和38a中的每個的閾值電壓。
第二共源共柵放大電路30B包括第三PMOS FET 32b、第四PMOS FET 34b、第三NMOS FET 36b、第四NMOS FET 38b、以及第二穩(wěn)壓電路40b。第三PMOSFET 32b、第四PMOS FET 34b、第三NMOS FET 36b、以及第四NMOS FET 38b串聯(lián)連接第一端31b和第二端39b之間?？梢詫盈B結(jié)構(gòu)的方式實現(xiàn)第三PMOSFET 32b和第四PMOS FET 34b，并且，可以層疊結(jié)構(gòu)的方式實現(xiàn)第三NMOS FET36b和第四NMOS FET 38b。
第二穩(wěn)壓電路40b基于第三PMOS FET 32b的漏極X3的電壓，將用于穩(wěn)定在第三PMOS FET 32b的漏極X3的電壓的第三控制信號CTRL3輸出到第四PMOS FET 34b的柵極?；诘谌齆MOS FET 36b的源極X4的電壓，第二穩(wěn)壓電路40b還將用于穩(wěn)定在第三NMOS FET 36b的源極X4的電壓的第四控制信號CTRL4輸出到第三NMOS FET 36b的柵極。
穩(wěn)壓電路40b包括多個MOS FET 42b、44b、46b和48b，第三電流源41b、以及第四電流源50b。第三電流源41b連接在第一端31b和第三節(jié)點NC之間，而第四電流源50b連接在第二端39b和第四節(jié)點ND之間。
第七PMOS FET 42b連接在第三節(jié)點NC和第四PMOS FET 34b的柵極之間。第八PMOS FET 44b連接在第三節(jié)點NC和第三NMOS FET 36b的柵極之間，并且具有連接到第三NMOS FET 36b的源極X4的柵極。第七NMOS FET 46b連接在第四節(jié)點ND和第四PMOS FET 34b的柵極之間，并且具有連接到第三PMOSFET 32b的漏極X3的柵極。第八NMOS FET 48b連接在第四節(jié)點ND和第三NMOSFET 36b的柵極之間。
將第一偏壓Vb1b輸入到第三PMOS FET 32b的柵極和第四NMOS FET 38b的柵極?？商鎿Q地，施加到第三PMOS FET 32b的柵極的偏壓可與施加到第四NMOS FET 38b的柵極的偏壓不同。將第二偏壓Vb2b施加到第七PMOS FET 42b的柵極和第八NMOS FET 48b的柵極。可替換地，施加到第七PMOS FET 42b的柵極的偏壓可與施加到第八NMOS FET 48b的柵極的偏壓不同。參考圖3如上所述，MOS FET 42b、44b、46b和48中的每個的閾值電壓可等于或大于MOSFET 32b、34b、36b和38b中的每個的閾值電壓。
差分放大器60包括NMOS FET 52和54、以及電流源56。NMOS FET 52連接在第一PMOS FET 32a的漏極X1a和節(jié)點NE之間，而NMOS FET 54連接在第三PMOS FET 32b的漏極X3和節(jié)點NE之間。電流源56連接在節(jié)點NE和第二端39b之間。差分放大器向第一PMOS FET 32a的漏極X1a輸出與差分輸入信號Vin和Vip相對應(yīng)的差分輸出信號中的第一差分信號，并且向第三PMOSFET 32b的漏極X3輸出所述差分輸出信號中的第二差分信號。
與上面通過參考圖3而描述的操作類似地，當?shù)谝籔MOS FET 32a的漏極X1a的電壓增大時，第一穩(wěn)壓電流40a將用于減小第一PMOS FET 32a的漏極X1a的電壓的第一控制信號CTRL1a輸出到第二PMOS FET 34a的柵極。當?shù)谝籔MOS FET 32a的漏極X1a的電壓減小時，第一穩(wěn)壓電流40a將用于增大第一PMOS FET 32a的漏極X1a的電壓的第一控制信號CTRL1a輸出到第二PMOSFET 34a的柵極。換句話說，第一穩(wěn)壓電路40a基于第一PMOS FET 32a的漏極X1a的電壓變化，將用于穩(wěn)定在第一PMOS FET 32a的漏極X1a的電壓的第一控制信號CTRL1a輸出到第二PMOS FET 34a的柵極。
當?shù)谝籒MOS FET 36a的源極X2a的電壓增大時，第一穩(wěn)壓電路40a將用于減小在第一NMOS FET 36a的源極X2a的電壓的第二控制信號CTRL2a輸出到第一NMOS FET 36a的柵極。當?shù)谝籒MOS FET 36a的源極X2a的電壓減小時，第一穩(wěn)壓電路40a將用于增大在第一NMOS FET 36a的源極X2a的電壓的第二控制信號CTRL2a輸出到第一NMOS FET 36a的柵極。換句話說，第一穩(wěn)壓電路40a基于第一NMOS FET 36a的源極X2a的電壓變化，還將用于穩(wěn)定在第一NMOS FET 36a的源極X2a的電壓的第二控制信號CTRL2a輸出到第一NMOSFET 36a的柵極。
可在相同時間或不同時間輸出第一控制信號CTRL1a和第二控制信號CTRL2a。
第二穩(wěn)壓電路40b輸出第三控制信號CTRL3和/或第四控制信號CTRL4，以穩(wěn)定在第三PMOS FET 32b的漏極X3和/或第三NMOS FET 36b的源極X4的電壓變化。通過第四PMOS FET 34b響應(yīng)于第三控制信號CTRL 3的操作，而將第三PMOS FET 32b的漏極X3的電壓穩(wěn)定或保持為基本不變。通過第三NMOSFET 36b響應(yīng)于第四控制信號CTRL4的操作，而將第三NMOS FET 36b的源極X4的電壓穩(wěn)定或保持為基本不變。在圖3和圖4中，可用NMOS FET代替PMOSFET，并且可用NMOS FET代替NMOS FET。
如上所述，即使在小于1V的低電壓下，根據(jù)本發(fā)明的穩(wěn)壓共源共柵放大電路也具有高電阻，而不會增大面積。另外，因為穩(wěn)壓共源共柵放大電路與電源線絕緣，所以，PSRR顯著地增大。另外，穩(wěn)壓共源共柵放大電路可在強反轉(zhuǎn)區(qū)操作，而沒有在輸出電壓擺動的任何損耗。
雖然已參考示例性的實施例而具體地示出并描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將理解，可作出在形式和細節(jié)的各種改變，而不會背離如通過以下的權(quán)利要求定義的本發(fā)明的精神和范圍。以下權(quán)利要求意在要求包括落入每個權(quán)利要求的范圍中的全部修改和變化的等價物。
權(quán)利要求
1.一種穩(wěn)壓共源共柵放大電路包括第一PMOS FET和第二PMOS FET，串聯(lián)連接在輸出端和被配置為接收第一供電電壓的第一端之間；第一NMOS FET和第二NMOS FET，串聯(lián)連接在輸出端和被配置為接收第二供電電壓的第二端之間；以及穩(wěn)壓電路，其被配置為基于第二PMOS FET的漏極的電壓，將第一控制信號輸出到第二PMOSFET的柵極，其中將第一控制信號配置為穩(wěn)定在第一PMOS FET的漏極的電壓；以及基于第一NMOS FET的源極的電壓，將第二控制信號輸出到第一NMOSFET的柵極，其中將第二控制信號配置為穩(wěn)定在第一NMOS FET的源極的電壓。
2.如權(quán)利要求1所述的穩(wěn)壓共源共柵放大電路，其中將偏壓輸入到第一PMOS FET的柵極和第二NMOS FET的柵極中的至少一個柵極。
3.如權(quán)利要求1所述的穩(wěn)壓共源共柵放大電路，其中將輸入電壓輸入到第二NMOS FET的柵極。
4.如權(quán)利要求1所述的穩(wěn)壓共源共柵放大電路，其中穩(wěn)壓電路包括第一電流源，其連接在第一端和第一節(jié)點之間；第二電流源，其連接在第二端和第二節(jié)點之間；第三PMOS FET，其連接在第一節(jié)點和第二PMOS FET的柵極之間；第四PMOS FET，其連接在第一節(jié)點和第一NMOS FET的柵極之間，所述第四PMOS FET具有連接到第一NMOS FET的源極的柵極；第三NMOS FET，其連接在第二節(jié)點和第二PMOS FET的柵極之間，所述第三NMOS FET具有連接到第一PMOS FET的漏極的柵極；以及第四NMOS FET，其連接在第二節(jié)點和第一NMOS FET的柵極之間。
5.如權(quán)利要求4所述的穩(wěn)壓共源共柵放大電路，其中第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
6.如權(quán)利要求5所述的穩(wěn)壓共源共柵放大電路，其中將偏壓輸入到第三PMOS FET的柵極和第四NMOS FET的柵極。
7.一種穩(wěn)壓共源共柵放大電路，包括第一PMOS FET，其連接在第一節(jié)點和接收第一供電電壓的第一端之間，所述第一PMOS FET具有接收第一偏壓的柵極；第二PMOS FET，其連接在第一節(jié)點和輸出節(jié)點之間；第一NMOS FET，其連接在輸出節(jié)點和第二節(jié)點之間；第二NMOS FET，其連接在第二節(jié)點和接收第二供電電壓的第二端之間，所述第二NMOS FET具有接收輸入信號的柵極；第一電流源，其連接在第一端和第三節(jié)點之間；第二電流源，其連接在第二端和第四節(jié)點之間；第三PMOS FET，其連接在第三節(jié)點和第二PMOS FET的柵極之間，所述第三PMOS FET具有接收第二偏壓的柵極；第四PMOS FET，其連接在第三節(jié)點和第一NMOS FET的柵極之間，所述第四PMOS FET具有連接到第二節(jié)點的柵極；第三NMOS FET，其連接在第四節(jié)點和第二PMOS FET的柵極之間，所述第三NMOS FET具有連接到第一節(jié)點的柵極；以及第四NMOS FET，其連接在第四節(jié)點和第一NMOS FET的柵極之間，所述第四PMOS FET具有接收第二偏壓的柵極。
8. 如權(quán)利要求7所述的穩(wěn)壓共源共柵放大電路，其中第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
9.一種放大器，包括第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET，串聯(lián)連接在接收第一供電電壓的第一端和接收第二供電電壓的第二端之間；第一穩(wěn)壓電路，其被配置為基于第一PMOS FET的漏極的電壓，將第一控制信號輸出到第二PMOS FET的柵極，其中將第一控制信號配置為穩(wěn)定在第一PMOS FET的漏極的電壓；以及基于第一NMOS FET的源極的電壓，將第二控制信號輸出到第一NMOS FET的柵極，其中將第二控制信號配置為穩(wěn)定在第一NMOS FET的源極的電壓；第三PMOS FET、第四PMOS FET、第三NMOS FET和第四NMOS FET，其串聯(lián)連接在第一端和第二端之間；第二穩(wěn)壓電路，其被配置為基于第三PMOS FET的漏極的電壓，將第三控制信號輸出到第四PMOS FET的柵極，其中將第三控制信號配置為穩(wěn)定在第三PMOS FET的漏極的電壓，并基于第三NMOS FET的源極的電壓，將第四控制信號輸出到第三NMOS FET的柵極，其中將第四控制信號配置為穩(wěn)定在第三NMOS FET的源極的電壓；以及差分放大器，其被配置為向第一PMOS FET的漏極輸出與差分輸入信號之間的差相對應(yīng)的差分輸出信號組之中的第一差分信號，并且向第三PMOS FET的漏極輸出所述差分輸出信號組之中的第二差分信號。
10.如權(quán)利要求9所述的放大器，其中將偏壓輸入到第一PMOS FET、第三PMOS FET、第二NMOS FET和第四NMOS FET中的每個的柵極。
11.如權(quán)利要求9所述的放大器，其中第一穩(wěn)壓電路包括第一電流源，其連接在第一端和第一節(jié)點之間；第二電流源，其連接在第二端和第二節(jié)點之間；第五PMOS FET，其連接在第一節(jié)點和第二PMOS FET的柵極之間；第六PMOS FET，其連接在第一節(jié)點和第一NMOS FET的柵極之間，所述第六PMOS FET具有連接到第一NMOS FET的源極的柵極；第五NMOS FET，其連接在第二節(jié)點和第二PMOS FET的柵極之間，所述第五NMOS FET具有連接到第一PMOS FET的漏極的柵極；以及第六NMOS FET，其連接在第二節(jié)點和第一NMOS FET的柵極之間。
12.如權(quán)利要求11所述的放大器，其中將偏壓輸入到第五PMOS FET的柵極和第六NMOS FET的柵極。
13.如權(quán)利要求11所述的放大器，其中第二穩(wěn)壓電路包括第三電流源，其連接在第一端和第三節(jié)點之間；第四電流源，其連接在第二端和第四節(jié)點之間；第七PMOS FET，其連接在第三節(jié)點和第四PMOS FET的柵極之間；第八PMOS FET，其連接在第三節(jié)點和第三NMOS FET的柵極之間，所述第八PMOS FET具有連接到第三NMOS FET的源極的柵極；第七NMOS FET，其連接在第四節(jié)點和第四PMOS FET的柵極之間，所述第七NMOS FET具有連接到第三PMOS FET的漏極的柵極；以及第八NMOS FET，其連接在第四節(jié)點和第三NMOS FET的柵極之間。
14.一種穩(wěn)壓共源共柵放大電路的方法，該方法包括提供串聯(lián)連接在第一端和輸出端之間的第一PMOS FET和第二PMOS FET，所述第一端配置為接收第一供電電壓；提供串聯(lián)連接在輸出端和被配置為接收第二供電電壓的第二端之間的第一NMOS FET和第二NMOS FET；以及通過將基于在第一PMOS FET的漏極的電壓的第一控制信號輸出到第二PMOS FET的柵極，來穩(wěn)定在第一PMOS FET的漏極的電壓；以及通過將基于在第一NMOS FET的源極的電壓的第二控制信號輸出到第一NMOS FET的柵極，來穩(wěn)定在第一NMOS FET的源極的電壓。
15.如權(quán)利要求14所述的方法，還包括將偏壓輸入到第一PMOS FET的柵極和第二NMOS FET的柵極中的至少一個柵極。
16.如權(quán)利要求14所述的方法，還包括將輸入電壓輸入到第二NMOSFET的柵極。
17.如權(quán)利要求14所述的方法，還包括提供連接在第一端和第一節(jié)點之間的第一電流源；提供連接在第二端和第二節(jié)點之間的第二電流源；提供連接在第一節(jié)點和第二PMOS FET的柵極之間第三PMOS FET；提供連接在第一節(jié)點和第一NMOS FET的柵極之間、并具有連接到第一NMOS FET的源極的柵極的第四PMOS FET；提供連接在第二節(jié)點和第二PMOS FET的柵極之間、并具有連接到第一PMOS FET的漏極的柵極的第三NMOS FET；以及提供連接在第二節(jié)點和第一NMOS FET的柵極之間的第四NMOS FET。
18.如權(quán)利要求17所述的方法，還包括將第三PMOS FET、第四PMOS FET、第三NMOS FET、以及第四NMOS FET中的每個的閾值電壓限定為等于或高于第一PMOS FET、第二PMOS FET、第一NMOS FET、以及第二NMOS FET中的每個的閾值電壓。
19.如權(quán)利要求18所述的方法，還包括將偏壓輸入到第三PMOS FET的柵極和第四NMOS FET的柵極。
20.一種放大輸入信號的方法，該方法包括提供串聯(lián)連接在接收第一供電電壓的第一端和接收第二供電電壓的第二端之間的第一PMOS FET、第二PMOS FET、第一NMOS FET和第二NMOS FET；基于第一PMOS FET的漏極的電壓，通過將第一控制信號輸出到第二PMOSFET的柵極，來穩(wěn)定在第一PMOS FET的漏極的電壓，并基于第一NMOS FET的源極的電壓，通過將第二控制信號輸出到第一NMOS FET的柵極，來穩(wěn)定在第一NMOS FET的源極的電壓；提供串聯(lián)連接在第一端和第二端之間的第三PMOS FET、第四PMOS FET、第三NMOS FET和第四NMOS FET；基于第三PMOS FET的漏極的電壓，通過將第三控制信號輸出到第四PMOSFET的柵極，來穩(wěn)定在第三PMOS FET的漏極的電壓，基于第三NMOS FET的源極的電壓，通過將第四控制信號輸出到第三NMOS FET的柵極，來穩(wěn)定在第三NMOS FET的源極的電壓；以及從差分放大器向第一PMOS FET的漏極輸出與差分輸入信號之間的差相對應(yīng)的差分輸出信號組之中的第一差分信號，并且向第三PMOS FET的漏極輸出所述差分輸出信號組之中的第二差分信號。
全文摘要
一種穩(wěn)壓共源共柵放大電路，包括第一PMOS FET和第二PMOS FET，其串聯(lián)連接在接收第一供電電壓的第一端和輸出端之間；第一NMOS FET和第二NMOS FET，其串聯(lián)連接在輸出端和接收第二供電電壓的第二端之間；以及穩(wěn)壓電路。穩(wěn)壓電路基于第一PMOS FET的漏極的電壓，將用于穩(wěn)定在第一PMOS FET的漏極的電壓的第一控制信號輸出到第二PMOS FET的柵極，并基于第一NMOS FET的源極的電壓，將用于穩(wěn)定在第一NMOS FET的源極中電壓變化的第二控制信號輸出到第一NMOS FET的柵極。
文檔編號G05F3/16GK101068106SQ200710101068
公開日2007年11月7日 申請日期2007年4月26日 優(yōu)先權(quán)日2006年5月4日
發(fā)明者鄭武京, 金在輝, 孔培瑄 申請人:三星電子株式會社