專利名稱：抑止失調(diào)的cmos能隙基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制電路，具體地說是一種抑止失調(diào)的CMOS能隙基準(zhǔn)電路。
背景技術(shù)：
基準(zhǔn)電壓源廣泛應(yīng)用于各種模擬集成電路、數(shù)?；旌闲盘柤呻娐泛拖到y(tǒng) 集成芯片(SOC)中，是集成電路中一個重要的單元模塊，是A/D、 D/A轉(zhuǎn)換器 以及通信電路中的一個基本元件。它的溫度穩(wěn)定性以及抗噪聲能力是影響A/D、 D/A轉(zhuǎn)換精度的關(guān)鍵因素，甚至影響到整個系統(tǒng)的精度和性能。隨著集成電路工 業(yè)的發(fā)展，SOC將成為今后集成電路設(shè)計的主流，而數(shù)字CMOS工藝在VLSI制 造中占有絕對主導(dǎo)地位。因此，設(shè)計與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容的高精度能隙基 準(zhǔn)電壓源具有重大的意義。過去，人們常用反向擊穿的齊納二極管作為參考的基準(zhǔn)電壓源。它與限流 電阻配合，并通過調(diào)節(jié)流過自身的電流來抵消電源電壓的變化對它造成的影響。 但這需要較高的電源電壓才能使二極管反向擊穿，對于電源電壓在5V以下的電 路設(shè)計就不適合。還有一種技術(shù)是在MOS工藝中基于增強型MOS管和耗盡型MOS管之間的 閾值電壓差來產(chǎn)生基準(zhǔn)電壓，它具有較低的溫度系數(shù)，但工藝中離子注入的濃 度將直接影響MOS管的閾值電壓，使得輸出的參考電壓值不易控制，而且耗盡 型的MOS管也不兼容主流的CMOS工藝。1971年，RobertWidlar提出了一種帶隙參考電壓源技術(shù)。帶隙基準(zhǔn)源電路由 于具有低溫度系數(shù)、低電源電壓以及可與標(biāo)準(zhǔn)CMOS工藝兼容等優(yōu)點而獲得了廣 泛的應(yīng)用。晶體管的VBE具有負(fù)溫度系數(shù)，而不同電流密度的晶體管之間的AVBE具 有正溫度系數(shù)，將它乘以合適的系數(shù)后，在一定范圍內(nèi)就可以抵消VBE的溫度 漂移效應(yīng)，而得到低溫漂的輸出電壓。如圖1所示。一般能隙基準(zhǔn)電路結(jié)構(gòu)如圖2所示，兩個阻值相等的電阻Ri和R2的一端與 運算放大器輸出端連接，另一端則分別接在運算放大器的兩個輸入端，所以， 流過電阻Ri和R2的電流相等，兩個晶體管接成二極管的形式，且晶體管Q2的 面積為(^的8倍，即J產(chǎn)8J2?！籎訓(xùn)+W (1)j~ 一 ^EB1 - ^6B2 (2)由(1)、 (2)式，得7膨= +鮮朋 (3)式中<formula>formula see original document page 4</formula>對于一個正向偏置的晶體管，它的集電極電流Ic和VeE存在如下關(guān)系:又由于(3)式<formula>formula see original document page 4</formula>(5)式中，Vc。是絕對零度時Si的能隙電壓，近似等于1.206V, k是Boltzman 常數(shù)，m=2.3， Jc和T分別是集電極的電流密度和相應(yīng)的溫度，T。和Jc。則是To下的集電極電流密度，VBEO是To下的結(jié)電壓，VBE則是溫度T下的結(jié)電壓，故由(4)式可得<formula>formula see original document page 4</formula>(6)To為室溫300K時，氛0。代入(5)、 (6)兩式，計算得:<formula>formula see original document page 4</formula>所以，確定流過晶體管的合適的電流，并根據(jù)To時VEw的值，就可以計算 出電阻的值和電阻間的比值K。這里取每路的電流I-10uA，經(jīng)過計算和仿真，<formula>formula see original document page 4</formula>基準(zhǔn)源中運放的設(shè)計非常重要，運放的失調(diào)是基準(zhǔn)源的一個主要誤差源 設(shè)輸入端的失調(diào)為K。s ，可以表示為<formula>formula see original document page 4</formula> (9)這里失調(diào)電壓被放大了 l+R2/Rj咅，它將造成基準(zhǔn)電壓值較大的偏離，同時 還嚴(yán)重影響了基準(zhǔn)源的溫度特性。為了減少失調(diào)對參考電壓的影響，運放的失 調(diào)就要盡可能地小。而引起失調(diào)的因素有很多，如電阻間的不匹配，晶體管的 不匹配，運放輸入級管子閾值電壓的不匹配，運放的有限增益，等等。減小失調(diào)的一般措施有仔細(xì)選擇版圖布局，提高運放的增益等。 在能隙基準(zhǔn)版圖設(shè)計中，在繪制面積比為8: 1的兩個PNP晶體管時，采用3X3的陣列，Ql放置在陣列的中央，同時，8個等面積的并聯(lián)PNP管環(huán)繞著Q1組成Q2，以增強Q1與Q2的匹配性，減小引起的失調(diào)。集成電路制造中， 電阻值的誤差很大，而從(3)式可以知道，電阻間的比值誤差對電路的溫度補 償特性具有很大的影響，所以，為了減小電阻比值的誤差，對電阻進行了對稱 的排列。將Rl和R2分列在R3的兩邊，并保持和R3等距，同時，為了防止邊 際環(huán)境的影響，在電阻的周圍加了 dummy,這樣就提高了電阻的匹配度。由于運放的失調(diào)是影響電路性能的最主要因素之一。而輸入差分對的匹配 度很大程度上決定失調(diào)的大小。所以，在版圖中將差分對管進行Ml M2 Ml M2……的交叉耦合，以減少器件的失調(diào)。為了保證N阱電壓和襯底電壓在各自的區(qū)域范圍內(nèi)盡可能地一致，阱內(nèi)和 襯底上都盡可能多的打了連接孔，并分別連接電源電壓和地。對于版圖布局上的改善措施一般都會考慮，但對于工藝上本身存在的系統(tǒng) 誤差卻無法得到改善。另一個措施是提高運放增益，辦法有增加差放的級數(shù)，從而提高運放的增 益。如采用兩級差分結(jié)構(gòu)的cascode運放，但這種辦法只是在一定程度上提高了 運放的增益，只能改善由于運放的有限增益帶來的失調(diào)，對于運放輸入級管子 的不匹配帶來的失調(diào)卻沒有實質(zhì)性的改善。 發(fā)明內(nèi)容本發(fā)明的目的在于設(shè)計一種抑止失調(diào)的CMOS能隙基準(zhǔn)電路，利用時鐘信 號來徹底改善運放失調(diào)等問題。按照本發(fā)明提供的技術(shù)方案，所述抑止失調(diào)的CMOS能隙基準(zhǔn)電路包括偏 置電路、啟動電路、電壓加法電路、運算放大器、濾波電路；其特征是啟動 電路與偏置電路相連，為偏置電路提供啟動電流；偏置電路與運算放大器的電 流源相連，為運算放大器提供偏置；電壓加法電路兩輸出端與運算放大器兩個 輸入端通過開關(guān)管N1 N4相連，其中，N2、 N3的柵極接時鐘信號cp， Nl、 N4 的柵極接時鐘反相信號cn;電壓加法電路兩輸入端與運算放大器輸出端相連； 運算放大器輸出端與濾波電路輸入相連；運算放大器具有相同導(dǎo)電類型的MOS 管，按照提供給所述MOS管的柵極端的差動輸入信號，從差動輸出端輸出差動 輸出信號；電壓加法電路具有分壓電阻和相同導(dǎo)電類型的雙極型晶體管，按照 提供給分壓電阻的電流，從分壓電阻節(jié)點輸出電壓；通過同時連接到運算放大器的差分輸入對和電壓加法器的開關(guān)管，對該差 分輸入對提供不斷切換的差分信號。運算放大器的開關(guān)管使電壓加法電路產(chǎn)生的差分信號在運算放大器的兩個 輸入之間切換。在所述運算放大器中采用了電流鏡，通過連接到所述電流鏡中MOS管漏極 和柵極的開關(guān)管，在時鐘控制下對所述電流鏡的連接方式進行變換。所述運算放大器的第一級差分放大的兩個輸出端，通過連接到該差分放大 輸出端的開關(guān)管，在時鐘控制下輪流從不同的輸出端輸出信號。本發(fā)明的優(yōu)點在于在電壓加法電路模塊兩個輸出端和運算放大器模塊兩個 輸入端之間設(shè)置了NMOS開關(guān)管，使開關(guān)管在時鐘信號控制下輪流導(dǎo)通，從而使電壓加法電路兩個輸出端在運算放大器的兩個輸入端(同相端和反相端)之 間來回切換，克服了一般能隙基準(zhǔn)中存在的輸入失調(diào)等問題。另外在運算放大器的第一級差分放大的兩個輸出和第二級共射放大之間設(shè)置了 NMOS開關(guān)管，使得差分放大的兩個輸出在時鐘控制下輪流輸出到共射放大級，從而克服了運算放大器輸出失調(diào)的問題。


圖1是一般能隙基準(zhǔn)源示意圖。圖2是一般能隙基準(zhǔn)原理圖。 圖3是本發(fā)明中的偏置電路。 圖4是本發(fā)明中的啟動電路。 圖5是本發(fā)明中的電壓加法電路。 圖6是本發(fā)明中的運算放大器。 圖7是本發(fā)明中的濾波電路。 圖8是本發(fā)明的整體電路圖。
具體實施方式
如圖所示所述抑止失調(diào)的CMOS能隙基準(zhǔn)電路包括偏置電路、啟動電路、 電壓加法電路、運算放大器、濾波電路；其特征是啟動電路與偏置電路相連， 為偏置電路提供啟動電流；偏置電路與運算放大器的電流源相連，為運算放大 器提供偏置；電壓加法電路兩輸出端與運算放大器兩個輸入端通過開關(guān)管 N1 N4相連，其中，N2、 N3的柵極接時鐘信號cp， Nl、 N4的柵極接時鐘反相 信號cn;電壓加法電路兩輸入端與運算放大器輸出端相連；運算放大器輸出端 與濾波電路輸入相連；運算放大器具有相同導(dǎo)電類型的MOS管，按照提供給所 述MOS管的柵極端的差動輸入信號，從差動輸出端輸出差動輸出信號；電壓加 法電路具有分壓電阻和相同導(dǎo)電類型的雙極型晶體管，按照提供給分壓電阻的 電流，從分壓電阻節(jié)點輸出電壓；通過同時連接到運算放大器的差分輸入對和電壓加法器的開關(guān)管，對該差 分輸入對提供不斷切換的差分信號。運算放大器的開關(guān)管使電壓加法電路產(chǎn)生的差分信號在運算放大器的兩個 輸入之間切換。在所述運算放大器中采用了電流鏡，通過連接到所述電流鏡中MOS管漏極 和柵極的開關(guān)管，在時鐘控制下對所述電流鏡的連接方式進行變換。所述運算放大器的第一級差分放大的兩個輸出端，通過連接到該差分放大 輸出端的開關(guān)管，在時鐘控制下輪流從不同的輸出端輸出信號。各部分組成及功能說明如下。偏置電路如圖3所示，我們在偏置電路中將與電源無關(guān)的偏置電路和雙極 晶體管Q3、 Q4結(jié)合，從而改善偏置電路的溫度特性。N12和N13、 P7和P8構(gòu) 成兩個鏡像電流源，Rs作為約束電阻接在N13的源極，假設(shè)流過N12管的電流 為Il，流過N13管的電流為I2，可知11=12。由圖可知，=7 (10)<formula>formula see original document page 7</formula>由(10)、 (11)式可得2/,式中，K(紐)W13忽略體效應(yīng)，可得因此『乂wu2/2隊cj，) 工脂2/,2 1廣 ，、l一2 —^c。,^:《r vz(io(12)(13)(14)本偏置電路提供偏置電流為6uA。啟動電路也是帶隙基準(zhǔn)源中一個比較重要的部分。由于在與電源無關(guān)的偏 置電路中存在"簡并"偏置點(即電流為零的偏置點)的問題，當(dāng)電路上電時，偏 置電路不能正常工作，流過偏置電路的電流為零，從而整個電路都不能工作， 因此就需要啟動電路來完成整個電路的啟動。如圖5所示，啟動電路主要由P5、 P6、 C3構(gòu)成。其工作原理為當(dāng)電路上 電并出現(xiàn)上述異常情況時，電路截止；這時，P5管截止，節(jié)點9為低電平，則 P6管導(dǎo)通，電流經(jīng)P6管流向N12管，這時從電源經(jīng)P6、 N12、 Q3到地的電流 通路建立，節(jié)點10電位升高，直到N13導(dǎo)通，此時，從電源經(jīng)P8、 N13、 Rs、 Q4到地的電流建立，偏置電路進入工作狀態(tài)。節(jié)點ll偏置電位建立，P5管導(dǎo) 通，電源經(jīng)P5管對C3充電，節(jié)點9電位升高，并最終使P6管截止；電路的啟 動過程完成。 一電壓加法電路如圖6所示，電壓加法電路由R1、 R2、 R3、 Ql、 Q2組成， 節(jié)點Vref為輸入端，節(jié)點3、 4為輸出端。運算放大器如圖7所示，P3、 P4作為運放的差分輸入，差分輸入采用PMOS 管，這樣可以減小輸入噪聲。P3、 P4、 N9、 N10構(gòu)成運放的第一級放大差分 放大級；Nll接成共射放大結(jié)構(gòu)，Pl、 P2作為電流源給運放提供電流；Cl、 R4 作為頻率補償電容、電阻；在節(jié)點5、 6、 7之間增加開關(guān)N5 N8管，其中，N6、 N7的柵極接時鐘信號cp， N5、 N8的柵極接時鐘反相信號cn。差分輸出由節(jié) 點8單端引出。濾波電路如圖8所示，濾波電路由R5和C2組成。由于在電路中引入了時 鐘信號，使得基準(zhǔn)輸出上出現(xiàn)了隨時鐘頻率變化的紋波，由于紋波的頻率單一， 只要采用一般的RC濾波器就可以對其濾除，所以這里通過R5和C2組成的低 通濾波器濾除基準(zhǔn)信號上的紋波干擾，從而得到一個高精度的基準(zhǔn)電位，消除了運放失調(diào)造成的基準(zhǔn)漂移。 能隙基準(zhǔn)電路設(shè)計思路為由時鐘信號來控制運放的兩端輸入間不斷切換，差分輸出也在兩端輸出間 不斷切換。當(dāng)由于差分輸入對管不對稱造成兩邊電流不等，造成差分輸出兩端電位不等時，通過開關(guān)管控制從雙端輪流輸出，運放輸出Vref又反過來驅(qū)動電 阻R1、R2，從而使基準(zhǔn)輸出在中心值附近左右切換，消除失調(diào)帶來的基準(zhǔn)誤差， 這樣就提高了基準(zhǔn)的穩(wěn)定性和精度。該能隙基準(zhǔn)電路具備PMOS管(P3、 P4)構(gòu)成的輸入差分對；NMOS管 (N9、 N10)構(gòu)成的電流鏡；電容C1，電阻R4構(gòu)成的頻率補償網(wǎng)絡(luò)；電容C2， 電阻R5構(gòu)成的濾波網(wǎng)絡(luò)；PMOS管(P5、 P6)，電容C3構(gòu)成的啟動電路；向 所述差分對供給電流的電流源II;電阻(Rl、 R2、 R3)與晶體管(Ql、 Q2) 構(gòu)成的加法電路；切換控制輸入端的輸入變換電路，輸入變換電路具有連接 加法電路與差分輸入對的NMOS管(Nl、 N2、 N3、 N4);連接差分輸入級與共 射放大級的NMOS管(N5、 N6、 N7、 N8)。由于輸入變換電路可以使差分輸入 對之間不斷變換，所以此電路可以改善失調(diào)帶來的基準(zhǔn)誤差。能隙基準(zhǔn)電路的工作原理為基準(zhǔn)工作時，假設(shè)運放出現(xiàn)失調(diào)，流過P3、 P4管的電流不等，造成節(jié)點5、 6電位(V5禾卩V6)不等，相差A(yù)V，即V5二V6+AV。當(dāng)cp為高電平時，N2、 N3、 N6、 N7管導(dǎo)通，Nl、 N4、 N5、 N8管截止，節(jié)點3電位從運放2端輸入， 節(jié)點4電位從運放1端輸入。并且節(jié)點5、 7相連，差分放大級輸出從節(jié)點6(V6) 取出，經(jīng)第二級共射放大在節(jié)點Vref得到基準(zhǔn)電位Vrefl。當(dāng)cp為低電平時， Nl、 N4、 N5、 N8管導(dǎo)通，N2、 N3、 N6、 N7管截止，節(jié)點3電位從運放1端 輸入，節(jié)點4電位從運放2端輸入。并且節(jié)點6、 7相連，差分放大級輸出從節(jié) 點5 (V5)取出，經(jīng)第二級共射放大在節(jié)點Vref得到基準(zhǔn)電位Vref2。這樣，在 輸出端得到一個隨時鐘信號在Vrefl和Vref2之間微小變化的基準(zhǔn)電壓，不會因 為運放的失調(diào)導(dǎo)致基準(zhǔn)輸出偏向一邊，從而消除了失調(diào)帶來的影響。
權(quán)利要求
1、一種抑止失調(diào)的CMOS能隙基準(zhǔn)電路，包括偏置電路、啟動電路、電壓加法電路、運算放大器、濾波電路；其特征是啟動電路與偏置電路相連，為偏置電路提供啟動電流；偏置電路與運算放大器的電流源相連，為運算放大器提供偏置；電壓加法電路兩輸出端與運算放大器兩個輸入端通過開關(guān)管N1～N4相連，其中，N2、N3的柵極接時鐘信號cp，N1、N4的柵極接時鐘反相信號cn；電壓加法電路兩輸入端與運算放大器輸出端相連；運算放大器輸出端與濾波電路輸入相連；運算放大器具有相同導(dǎo)電類型的MOS管，按照提供給所述MOS管的柵極端的差動輸入信號，從差動輸出端輸出差動輸出信號；電壓加法電路具有分壓電阻和相同導(dǎo)電類型的雙極型晶體管，按照提供給分壓電阻的電流，從分壓電阻節(jié)點輸出電壓；通過同時連接到運算放大器的差分輸入對和電壓加法器的開關(guān)管，對該差分輸入對提供不斷切換的差分信號。
2、 如權(quán)利要求l所述抑止失調(diào)的CMOS能隙基準(zhǔn)電路，其特征在于，運算 放大器的開關(guān)管使電壓加法電路產(chǎn)生的差分信號在運算放大器的兩個輸入之間 切換。
3、 如權(quán)利要求l所述抑止失調(diào)的CMOS能隙基準(zhǔn)電路，其特征在于，在所 述運算放大器中采用了電流鏡，通過連接到所述電流鏡中MOS管漏極和柵極的 開關(guān)管，在時鐘控制下對所述電流鏡的連接方式進行變換。
4、 如權(quán)利要求1所述抑止失調(diào)的CMOS能隙基準(zhǔn)電路，其特征在于，所述 運算放大器的第一級差分放大的兩個輸出端，通過連接到該差分放大輸出端的 開關(guān)管，在時鐘控制下輪流從不同的輸出端輸出信號。
全文摘要
本發(fā)明提供一種可改善失調(diào)的CMOS能隙基準(zhǔn)電路。該能隙基準(zhǔn)電路具備PMOS管構(gòu)成的輸入差分對；NMOS管構(gòu)成的電流鏡；電容C1，電阻R4構(gòu)成的頻率補償網(wǎng)絡(luò)；電容C2，電阻R5構(gòu)成的濾波網(wǎng)絡(luò)；PMOS管，電容C3構(gòu)成的啟動電路；向所述差分對供給電流的電流源I1；電阻與晶體管構(gòu)成的加法電路；切換控制輸入端的輸入變換電路，輸入變換電路具有連接加法電路與差分輸入對的NMOS管；連接差分輸入級與共射放大級的NMOS管。由于輸入變換電路可以使差分輸入對之間不斷變換，所以此電路可以改善失調(diào)帶來的基準(zhǔn)誤差。
文檔編號G05F3/24GK101226413SQ200810018718
公開日2008年7月23日 申請日期2008年1月22日 優(yōu)先權(quán)日2008年1月22日
發(fā)明者丁國華, 馮開勇 申請人:無錫硅動力微電子股份有限公司