国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法

      文檔序號:6286904閱讀:121來源:國知局

      專利名稱::用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法
      技術領域
      :本發(fā)明屬于雷電探測領域,涉及雷電信號識別模型的遠程升級及其裝置,特別是用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法,其用于實現(xiàn)雷電探測器雷電信號識別模型的在線遠程智能升級和調(diào)整。
      背景技術
      :現(xiàn)有的雷電探測器通常是建立特定的雷電信號識別模型及識別程序來檢測雷電活動所產(chǎn)生的低頻/甚低頻(LF/VLF)段電磁輻射場所對應的電磁輻射波的感應信號。研究和實驗證明,傳播過程中的低頻/甚低頻(LF/VLF)段的電磁輻射波,會由于地球表面?zhèn)鞑ヂ窂角闆r的不同而發(fā)生畸變,因此一個完備的雷電信號識別模型是準確識別雷電電磁輻射場信號,區(qū)分雷電放電類型的關鍵。目前公開的雷電探測器,其釆用的雷電信號識別模型一般是由分立的硬件邏輯門組合搭建實現(xiàn),其特點是實現(xiàn)起來較為簡單,能夠基本滿足雷電探測的要求。其不足之處是硬件邏輯門在組合定型后,組合邏輯固定,雷電信號識別模型不可能根據(jù)實際應用的需要而調(diào)整雷電信號識別模型的邏輯組合。中國專利文獻03808337.X閃電探測和數(shù)據(jù)獲得系統(tǒng),公開了一種雷電探測器,從該中國專利文獻所描述的內(nèi)容可知,其采用的雷電信號識別模型是利用計算機程序語言進行描述的,并在數(shù)字信號處理器(簡稱DSP)上實現(xiàn)的,由于識別程序是利用計算機程序語言描述,因此其雷電信號識別模型可通過程序語言進行修改,該雷電信號識別模型在一定程度上具有可更改和修正能力。另外,該中國專利文獻所述雷電探測器中設計了一種人機對話機制,可根據(jù)使用者的需要選擇雷電信號識別模型的功能類型。但是,該中國專利文獻所描述的雷電信號識別模型并不具備識別程序的在線遠程升級能力,沒有提供遠程升級功能接口,并且,其雷電信號識別模型的功能是預先設定好的,只能選擇預先設定好的不同功能的雷電信號識別模型來歸類云閃或地閃,其模型本身是固定的,無法根據(jù)探測環(huán)境的改變而及時調(diào)整雷電信號識別模型。本發(fā)明的目的是,針對上述現(xiàn)有技術存在的不足,提出用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法。實現(xiàn)對雷電探測器中的核心部件——雷電信號識別模型的在線遠程智能升級,從而增強雷電探測器對雷電電磁輻射波信號的識別能力。本發(fā)明的技術解決方案是一種用于雷電探測的遠程智能升級實現(xiàn)方法,建立雷電信號識別模型,其特征在于,采用升級系統(tǒng)對雷電信號識別模型進行在線遠程升級,其步驟如下1.運用現(xiàn)場可編程門陣列(簡稱FPGA)建立雷電信號識別模型的載體;2.運用復雜可編程邏輯器件(簡稱CPLD),并利用硬件描述語言建立FPGA的智能升級控制器,雷電信號識別模型數(shù)據(jù)文件在CPLD內(nèi)由并行數(shù)據(jù)轉(zhuǎn)換為FPGA可用的串行數(shù)據(jù)文件;3.運用DSP、并利用計算機程序語言C語言和匯編語言建立全局控制管理器、數(shù)據(jù)處理器和人機對話窗口;4.運用靜態(tài)存儲器建立雷電信號識別模型的數(shù)據(jù)文件緩沖區(qū);5.運用閃存器建立雷電信號識別模型的數(shù)據(jù)文件存儲區(qū);6.運用計算機程序語言建立遠程智能升級的數(shù)據(jù)通信接口程序,并結合通信接口建立智能升級的數(shù)據(jù)通信聯(lián)網(wǎng)接口;7.建立包括數(shù)據(jù)包頭識別碼、數(shù)據(jù)類型識別碼、數(shù)據(jù)對象識別碼、數(shù)據(jù)段號識別碼和數(shù)據(jù)校驗的雷電信號識別模型數(shù)據(jù)文件的數(shù)據(jù)通信協(xié)議,建立包括包頭識別碼、數(shù)據(jù)類型識別碼、數(shù)據(jù)對象識別碼和命令類型識別碼的命令數(shù)據(jù)通信協(xié)議;'8.運用計算機程序語言建立雷電信號識別模型的數(shù)據(jù)文件發(fā)送控制器(簡稱上位機);9.上位機通過多種通信網(wǎng)絡實現(xiàn)與升級系統(tǒng)的連接,使升級系統(tǒng)實時運行在通信網(wǎng)絡之上,上位機發(fā)出升級命令后,DSP響應上位機命令,并接收升級數(shù)據(jù)文件,在DSP升級操作命令下,啟動CPLD的智能升級控制工作模式對FPGA進行智能升級控制管理操作。上述用于雷電探測的遠程智能升級實現(xiàn)方法,所述的智能升級控制器是以被動控制方式對FPGA進行升級配置的,并受控于全局控制管理器。上述用于雷電探測的遠程智能升級實現(xiàn)方法,所述的全局控制管理器內(nèi)部建立有數(shù)據(jù)安全及配置故障恢復機制。上述用于雷電探測的遠程智能升級實現(xiàn)方法,所述的數(shù)據(jù)處理器采用校驗和方式對命令數(shù)據(jù)進行校驗,采用循環(huán)冗余碼(簡稱CRC)方式對數(shù)據(jù)文件數(shù)據(jù)進行校驗。上述用于雷電探測的遠程智能升級實現(xiàn)方法,所述的數(shù)據(jù)文件存儲區(qū)采用的是雙路和雙區(qū)域存儲模式。上述用于雷電探測的遠程智能升級實現(xiàn)方法,所述的數(shù)據(jù)文件發(fā)送器是以分段發(fā)送方式進行數(shù)據(jù)文件發(fā)送的,每段數(shù)據(jù)文件采用CRC校驗。所述的閃存器即FLASH存儲器,簡稱閃存或FLASH。實現(xiàn)上述用于雷電探測的遠程智能升級實現(xiàn)方法的甩于雷電探測的遠程智能升級裝置,采用DSP,F(xiàn)PGA,其特祉在于由上位機、DSP、FPGA、CPLD、FLASH、靜態(tài)存儲器(簡稱SRAM)及數(shù)據(jù)通信接口組成,F(xiàn)LASH包括有第一FLASH和第二FLASH;上位機升級命令及數(shù)據(jù)文件由通信網(wǎng)絡接入數(shù)據(jù)通信接口外端側(cè)輸入輸出口,數(shù)據(jù)通信接口內(nèi)端側(cè)輸入輸出口與DSP內(nèi)部串行通訊接口(以下簡稱SCI)的輸入輸出口相連接,SRAM通過數(shù)據(jù)總線和地址總線以及控制總線與DSP相連,兩個FLASH的輸入輸出端與DSP內(nèi)部串行外設接口(以下簡稱SPI)的輸入輸出端通過SPI總線連接,兩個FLASH片選信號端分別與DSP對應的片選信號端相連;CPLD與DSP之間通過地址總線和數(shù)據(jù)總線以及控制總線相連,F(xiàn)PGA通過配置控制總線與CPLD相連,CPLD的配置數(shù)據(jù)輸出I/O口與FPGA的數(shù)據(jù)輸入口DATAO相連接。上述用于雷電探測的遠程智能升級裝置,其特征在于所述的第一FLASH和第二FLASH采用的大容量串行FLASH存儲器,每個FLASH存儲器內(nèi)劃分有奇偶存儲區(qū)。上述用于雷電探測的遠程智能升級裝置,其特征在于所述的SRAM采用的是高速并行異步存儲器。采用上述方案其優(yōu)點是,可及時將調(diào)整后的雷電信號識別模型數(shù)據(jù)文件通過在線遠程智能升級方式升級到雷電探測裝置中,以增強雷電探測裝置對雷電電磁輻射波信號的識別能力,同時,本發(fā)明具有智能管理和自我恢復機制,在遇到數(shù)據(jù)錯誤和雷電信號識別模型升級失敗后,可自動加載舊有的數(shù)據(jù)文件,從而確保在不失去功能的情況下繼續(xù)工作。圖1、本發(fā)明的裝置結構示意方框圖圖2、本發(fā)明最佳實施例的DSP及外部擴展電路原理圖圖3、本發(fā)明最佳實施例的FPGA和CPLD升級電路原理圖圖4、本發(fā)明的FPGA升級時序圖具體實施例方式下面,結合附圖對本發(fā)明的具體實施方式作進一歩詳細的描述。圖1是本發(fā)明的裝置結構示意方框圖,其中,1.上位機,2.數(shù)據(jù)通信接口,3.DSP,4.CPLD,5.第一FLASH,6.第二FLASH,7.SRAM,8.FPGA,SI.FPGA的配置使能信號,S2.FPGA配置輸入完成信號,S3.FPGA配置狀態(tài)信號,S4.FPGA配置時鐘信號,S5.FPGA配置文件輸入信號。圖2是依照本發(fā)明所采用的DSP及其外部擴展電路原理圖。Ul.為DSPTMS320F2812,其中共有4個單元組成,分別為U1A、U1B、U1C、U1D。DSP上XA0至XA18為19位地址總線I/0口,可實現(xiàn)與外部擴展器件的19位并行地址總線的連接和地址信號交換。DSP上XDO至XD15為16位數(shù)據(jù)總線I/O口,其可實現(xiàn)與外部16位并行數(shù)據(jù)總線器件的連接和數(shù)據(jù)交換。U2為外部擴展存儲器——即圖1中的第一FLASH5,在本發(fā)明中優(yōu)選方案是選擇8M串行FLASH,存儲器SST25VF080B,通過SPI串行數(shù)據(jù)總線與DSP串行外部接口連接,并連接片選使能信號SPISTEA實現(xiàn)控制選擇。U3為本發(fā)明中優(yōu)選的數(shù)據(jù)通信接口方案,采用RS422通信規(guī)約,使用MAX1490實現(xiàn)外部接口電路。MAX1490上的DI和RO分別為內(nèi)側(cè)端輸入輸出引腳,并與DSP的SCITXDB和SCIRXDB引腳相連,實現(xiàn)數(shù)據(jù)數(shù)據(jù)輸入輸出。U4為外部擴展存儲器——即圖1中的第二FLASH6,優(yōu)選方案為SST25VF080B,DSP通過片選信號MFSXA實現(xiàn)控制選擇。U8為外部緩存器——即圖1中的SRAM7,可實現(xiàn)通信數(shù)據(jù)的高速緩存和調(diào)用,優(yōu)選方案為IS61LV51216。圖3是依照本發(fā)明所采用的FPGA和CPLD升級控制電路原理圖,其中U5是CPLD邏輯器件,其在接到DSP升級操作后,啟動內(nèi)部FPGA升級控制管理操作。數(shù)據(jù)總線和地址總線DO至XD15與AO至A18分別與圖2中DSP的數(shù)據(jù)總線和地址總線相連,DSP—C0NF1至5為DSP控制信號由圖2中DSP對應引腳輸入至CPLD對應I/O口。FPGA包含多個部件,在本發(fā)明給出圖3中涉及FPGA使用的部件U6I,U6I作為FPGA的升級接U包括數(shù)據(jù)輸入引腳DATAO、升級配置時鐘引腳DCLK、升級配置使能引腳nCONFIG、升級配置狀態(tài)引腳nSTATUS、配置完成信號引腳CONF一DONE,以上各引腳分別與CPLD已定義的對應引腳相連。MSEL0和MSEL1為模式設置引腳,本發(fā)明中FPGA工作在被動模式中,MSELO與高電平VCC相連,MSEL1與地GND相連。U7為晶振,其時鐘輸出引腳與CPLD時鐘輸入引腳相連,為CPLD提供系統(tǒng)時鐘。如圖l、圖2、圖3所示,本發(fā)明的裝置——用于雷電探測的遠程智能升級裝置由上位機1,DSP3,F(xiàn)PGA8,CPLD4,第一FLASH5,第二FLASH6,SRAM7,及數(shù)據(jù)通信接口2組成,上位機1由通信網(wǎng)絡接入數(shù)據(jù)通信接口2外端側(cè)輸入輸出口,數(shù)據(jù)通信接口2內(nèi)端側(cè)輸入輸出口與DSP3內(nèi)部SCI的輸入輸出口相連接,SRAM7通過數(shù)據(jù)總線和地址總線以及控制總線與DSP3相連,第一FLASH5的輸入輸出端與DSP3內(nèi)SPI的輸入輸出端通過SPI總線連接,第二FLASH6片選信號端與DSP3片選信號端相連;CPLD4與DSP3之間通過地址總線和數(shù)據(jù)總線以及控制總線相連,F(xiàn)PGA8通過配置控制總線與CPLD4相連,CPLD4的配置數(shù)據(jù)輸出I/O口與FPGA8的數(shù)據(jù)輸入口DATA0相連接。圖4為依照本發(fā)明CPLD控制FPGA升級時序圖,DATA為數(shù)據(jù)輸入,DCLK時鐘信號,nCONFIG配置使能信號,nSTATUS配置狀態(tài)信號,CONF—DONE配置完成信號,INIT—DONE初始化完成信號,USERI/O為用戶I/O口信號,如下表1是圖4中各個特征參數(shù)的含義和條件說明。表l<table>tableseeoriginaldocumentpage8</column></row><table>現(xiàn)具體說明本發(fā)明的實現(xiàn)方法——用于雷電探測的遠程智能升級實現(xiàn)方法,如圖1所示,升級系統(tǒng)上位機1通過多種通信網(wǎng)絡實現(xiàn)與升級裝置的連接,用戶可根據(jù)雷電探測的需要,通過上位機1開啟雷電探測裝置中的雷電信號識別模型升級功能。圖中2為升級系統(tǒng)與外界上位機實現(xiàn)連接的數(shù)據(jù)通信接口,在本發(fā)明中首選方案是MAX1490。參照圖2所示,數(shù)據(jù)通信接口2采用的是器件U3,其工作模式設置為全雙工通信模式。數(shù)據(jù)通信接口2將上位機1發(fā)送而來的命令信號和數(shù)據(jù)文件信號通過內(nèi)部SCI總線傳送給DSP3,DSP3包括全局控制管理器、數(shù)據(jù)處理器和人機對話窗口。在本發(fā)明優(yōu)選方案是采用TI公司的TMS320F2812DSP芯片,如圖2中Ul所示。這一芯片具有豐富外部擴展接口,可實現(xiàn)可靠快速的系統(tǒng)管理和數(shù)據(jù)處理,方便建立各種系統(tǒng)管理接口和應用接口。DSP3通過其內(nèi)部SCIB通信端口,輸入信號由SCIRXDB進入DSP3內(nèi)咅P,DSP3根據(jù)程序設定口J將相關數(shù)據(jù)信息通過SCITXDB送出。通過以上鏈路搭建和響應程序設計可實現(xiàn)升級系統(tǒng)與外界的信息和數(shù)據(jù)交換。需要進一歩說明的是,為了提高系統(tǒng)的運行效率,所收到的數(shù)據(jù)文件將會被立即存入SRAM7。雷電信號識別模型升級命令進入DSP3后,DSP3首先針對命令的有效性進行驗證。在本發(fā)明中,優(yōu)選的校驗方案是,針對命令型數(shù)據(jù)采取命令字和校驗和方式,針對數(shù)據(jù)文件采取段碼和CRC校驗方式。驗證正確后,DSP3發(fā)出確認信號,通知上位機l開始發(fā)送數(shù)據(jù)文件??紤]到通信帶寬和實際應用的影響,數(shù)據(jù)文件采取分段方式發(fā)送。在收到DSP3發(fā)送來的確認命令后,上位機1隨機將數(shù)據(jù)文件進行分段編號處理,并從第一段開始發(fā)送文件。DSP3在接收到每段數(shù)據(jù)文件后,按照設計要求進行文件校驗,校驗正確的數(shù)據(jù)段將被DSP3轉(zhuǎn)存于SRAM7內(nèi),同時DSP3將向上位機1發(fā)送數(shù)據(jù)段收到確認信息。所有數(shù)據(jù)段均正確接收后,將被DSP3轉(zhuǎn)存于外部存儲器第一FLASH5和第二FLASH6內(nèi)。如上述進程,上位機1和DSP3反復進行數(shù)據(jù)通信操作,直至全部數(shù)據(jù)段收到為止。在進行上述數(shù)據(jù)段接收進程中,如出現(xiàn)數(shù)據(jù)錯誤,DSP3會請求3次重發(fā),如在3次或規(guī)定時間內(nèi)未收到正確數(shù)據(jù)則DSP3自動退出升級界面。如出現(xiàn)通信延遲,并且在規(guī)定時間內(nèi)未有數(shù)據(jù)響應,'則系統(tǒng)亦會退出升級。圖1中,兩個FLASH分別為第一FLASH5和第二FLASH6,在本發(fā)明中的優(yōu)選方案是SST25VF080B芯片,如圖2中U2和U4所示,這一芯片是利用SPI總線進行數(shù)據(jù)交換,具有8Mbit存儲容量。在本發(fā)明優(yōu)選方案中,第一FLASH5和DSP3是通過DSP3的SPI總線連接,并由SPISTEA對第一FLASH5進行片選信號控制,如圖2中,U1B和U2間的連接。對于緩存于SRAM7中的數(shù)據(jù)文件,U1B將選通U2,使其進入可輸入數(shù)據(jù)狀態(tài),之后,U1B通過SPISIMOA端口將全部數(shù)據(jù)發(fā)送至U2的SI端口用于存儲。如圖1所示,數(shù)據(jù)文件全部發(fā)送完畢并校驗正確后,DSP3將通過控制線S1啟動CPLD4進入FPGA8配置工作狀態(tài),并將存儲于第一FLASH5中對應空間的數(shù)據(jù)文件全部讀出,并再次進行數(shù)據(jù)校驗,然后通過數(shù)據(jù)總線將數(shù)據(jù)文件并行送入CPLD4中。如圖3所示,U5為本發(fā)明中優(yōu)選方案LC4256V-75T1001CPLD,CPLD4是一種可編程的邏輯器件,除特定引腳外,具有豐富的可編程i/0口,用戶可根據(jù)需要定義不同引腳工作類型。U5對應定義的I/0口通過數(shù)據(jù)總線D0至D15、地址總線A0至A18和控制線與圖2中U1A對應端口相連,如圖3和圖2所示。在本發(fā)明中,DSP3啟動CPLD4配置狀態(tài),并將數(shù)據(jù)文件通過并行數(shù)據(jù)總線傳入CPLD4后,升級系統(tǒng)的升級控制工作將由CPLD4暫時接管。如圖1所示,在本發(fā)明方案中,CPLD4被設置成為FPGA8的智能升級控制器,并通過對應控制引腳相連。如圖3所示,U6I為發(fā)明中優(yōu)選FPGA方案,其型號為EP2C20F256I8N,其升級配置引腳DATAO、DCLK、CONF—DONE、nCONFIG、nSTATUS分別與U5A對應引腳相連。U5A對應引腳的工作狀態(tài)可由程序設定,并根據(jù)FPGA配置時序圖對FPGA進行控制操作,CPLD4配置工作的時序如圖4所示。FPGAS的一個完整的配置過程將經(jīng)歷,復位、配置、初始化等過程。FPGA8正常上電后,當其nCONFIG管腳被拉低時(至少持續(xù)40us),器件處于復位狀態(tài)。這時所有的配置RAM內(nèi)容被清空,并且所有I/O處于高阻狀態(tài)。FPGA8狀態(tài)管腳nSTATUS和CONF—DONE管腳也將輸出為低。當FPGA8的nCONFIG管腳上出現(xiàn)一個從低到高的跳變后,配置開始,同吋芯片會采樣配置模式(MSEL)管腳的信號狀態(tài)。隨后,芯片將釋放漏極開路輸出的nSTATUS管腳,使其由片外上拉電阻拉高,使FPGA8進入可接受配置數(shù)據(jù)狀態(tài)。在接收配置數(shù)據(jù)的過程中,配置數(shù)據(jù)由DATA管腳送入,配置時鐘信號有DCLK管腳送入,配置數(shù)據(jù)在DCLK的上升沿被鎖存到FPGA8中。每一個時鐘上升沿送入lbit數(shù)據(jù)。當配置數(shù)據(jù)被全部載入FPGA8中后,F(xiàn)PGA8上的CONF—DONE信號就會被釋放,而漏極開路輸出的CONF—DONE信號將由外部上拉電阻拉高。CONF—DONE管腳由低到高的跳變表示配置的完成和初始化的開始。在初始化完成以后,器件上漏極開路輸出的INIT—DONE管腳將被釋放,同時被外部上拉電阻拉高,給出升級完成信號,F(xiàn)PGA8進入用戶配置模式,所有內(nèi)部邏輯及I/0都將按照所傳送的配置文件設計運行。經(jīng)過以上進程,新的雷電信號識別模型數(shù)據(jù)文件被加載到FPGA8中,F(xiàn)PGA8將根據(jù)數(shù)據(jù)文件所設定的邏輯關系和雷電識別程序配置對應的I/O口和內(nèi)部邏輯,從而實現(xiàn)雷電信號識別模型的升級調(diào)整。在本發(fā)明中,升級系統(tǒng)是實時運行在通信網(wǎng)絡之上,并且,升級所對應的雷電探測裝置亦是處在戶外工作狀態(tài),在有升級命令中斷時,主系統(tǒng)首先會根據(jù)當前運行環(huán)境(是否存在密集的雷電活動),苯判斷是否需立即進行升級操作,如存在密集雷電活動,所傳送的數(shù)據(jù)文件將會暫存于外部存儲器第一FLASH5中,并等待系統(tǒng)空閑期再進行升級操作,從而不影響現(xiàn)有系統(tǒng)的正常數(shù)據(jù)獲取能力。需要說明的是,在本發(fā)明中,外部存儲器設置為雙FLASH模式,即第一FLASH5和第二FLASH6,第二FLASH6為第一FLASH5的備份。在以上所述的過程中,如果FPGA8配置及初始化成功,DSP3將讀取第一FLASH5中對應的數(shù)據(jù)文件,并將此數(shù)據(jù)文件寫入第二FLASII6中進行備份存儲。需要進一歩說明的是,第一FLASH5和第二FLASH6的內(nèi)部存儲,間均被劃分為兩個區(qū)域。以第一FLASH5為例,其內(nèi)部存儲器被劃分為奇偶兩個存儲[^,在本發(fā)明中,奇存儲區(qū)只存放奇數(shù)版本號的數(shù)據(jù)文件,偶存儲區(qū)只存放偶數(shù)版本號的數(shù)據(jù)文件。第二FLASH6與第一FLASH5使用相同型號的芯片。在升級過程中,如出現(xiàn)新數(shù)據(jù)文件升級失敗,則系統(tǒng)會自動讀取舊有數(shù)據(jù)文件對FPGA8進行配置,從而保證雷電探測的系統(tǒng)功能。需要進一步說明的是,在本發(fā)明中,上位機1和升級裝置間可通過多種通信通道進行連接,通過這些通信通道,上位機1可將具有校驗位的升級命令傳送至升級裝置中的DSP3中,DSP3在確認命令后,將會返回確認信號,上位機l在收到確認信號后,將數(shù)據(jù)文件分段,并在每段中加入CRC校驗位組成具有校驗機制的數(shù)據(jù)段文件,并逐一發(fā)送至DSP3中,DSP3逐一接收每段數(shù)據(jù)文件,并對每段數(shù)據(jù)文件進行校驗,校驗正確后,DSP3將返回對應數(shù)據(jù)段文件確認信號給上位機1,上位機1在收到對應段號數(shù)據(jù)文件的確認信號后,才會發(fā)送后續(xù)數(shù)據(jù)段文件,如DSP3返回錯誤信號,上位機1將重新發(fā)送對應段號數(shù)據(jù)文件段,如果在規(guī)定時間內(nèi)上位機1未收到確認信號,則上位機l向使用者提示錯誤信息——發(fā)送失敗。在所有數(shù)據(jù)段均正確完整發(fā)送至DSP3內(nèi)后,DSP3便會將所有數(shù)據(jù)段文件組合,并交由CPLD4,CPLD4將數(shù)據(jù)文件重新編碼,并開始對FPGA8進行升級配置,F(xiàn)PGA8升級配置正確后,將返回確認信號至DSP3,DSP3在收到FPGA8的確認信號后,將給上位機1返回升級成功確認信號,上位機1在收到升級成功確認信號后,將向使用者提示升級成功。如果上位機l收到升級失敗信號,上位機1將向使用者提示升級失敗,并關閉升級操作窗口。通過以上描述,可以清楚知道,本發(fā)明涉及的用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法,該方法及裝置通過所建立的數(shù)據(jù)通信機制和升級裝置能夠?qū)崿F(xiàn)雷電探測裝置的遠程在線升級,實現(xiàn)雷電探測裝置中的雷電信號識別模型的在線調(diào)整和修正。權利要求1、用于雷電探測的遠程智能升級實現(xiàn)方法,建立雷電信號識別模型,其特征在于,采用升級系統(tǒng)對雷電信號識別模型進行在線遠程升級,其步驟如下1.運用現(xiàn)場可編程門陣列(簡稱FPGA)建立雷電信號識別模型的載體;2.運用復雜可編程邏輯器件(簡稱CPLD),并利用硬件描述語言建立FPGA的智能升級控制器,雷電信號識別模型數(shù)據(jù)文件在CPLD內(nèi)由并行數(shù)據(jù)轉(zhuǎn)換為FPGA可用的串行數(shù)據(jù)文件;3.運用DSP、并利用計算機程序語言C語言和匯編語言建立全局控制管理器、數(shù)據(jù)處理器和人機對話窗口;4.運用靜態(tài)存儲器建立雷電信號識別模型的數(shù)據(jù)文件緩沖區(qū);5.運用閃存器建立雷電信號識別模型的數(shù)據(jù)文件存儲區(qū);6.運用計算機程序語言建立遠程智能升級的數(shù)據(jù)通信接口程序,并結合通信接口建立智能升級的數(shù)據(jù)通信聯(lián)網(wǎng)接口;7.建立包括數(shù)據(jù)包頭識別碼、數(shù)據(jù)類型識別碼、數(shù)據(jù)對象識別碼、數(shù)據(jù)段號識別碼和數(shù)據(jù)校驗的雷電信號識別模型數(shù)據(jù)文件的數(shù)據(jù)通信協(xié)議,建立包括包頭識別碼、數(shù)據(jù)類型識別碼、數(shù)據(jù)對象識別碼和命令類型識別碼的命令數(shù)據(jù)通信協(xié)議;8.運用計算機程序語言建立雷電信號識別模型的數(shù)據(jù)文件發(fā)送控制器(簡稱上位機);9.上位機通過多種通信網(wǎng)絡實現(xiàn)與升級系統(tǒng)的連接,使升級系統(tǒng)實時運行在通信網(wǎng)絡之上,上位機發(fā)出升級命令后,DSP響應上位機命令,并接收升級數(shù)據(jù)文件,在DSP升級操作命令下,啟動CPLD的智能升級控制工作模式對FPGA進行智能升級控制管理操作。2、根據(jù)權利要求1所述的用于雷電探測的遠程智能升級實現(xiàn)方法,其特征在于,所述的智能升級控制器是以被動控制方式對FPGA進行升級配置的,并受控于全局控制管理器。3、根據(jù)權利要求1所述的用于雷電探測的遠程智能升級實現(xiàn)方法,其特征在于,所述的全局控制管理器內(nèi)部建立有數(shù)據(jù)安全及配置故障恢復機制。4、根據(jù)權利要求1所述的用于雷電探測的遠程智能升級實現(xiàn)方法,其特征在于,所述的數(shù)據(jù)處理器采用校驗和方式對命令數(shù)據(jù)進行校驗,采用循環(huán)冗余碼(簡稱CRC)方式對數(shù)據(jù)文件數(shù)據(jù)進行校驗。5、根據(jù)權利要求1所述的用于雷電探測的遠程智能升級實現(xiàn)方法,其特征在于,所述的數(shù)據(jù)文件存儲區(qū)采用的是雙路和雙區(qū)域存儲模式。6、根據(jù)權利要求1所述的用于雷電探測的遠程智能升級實現(xiàn)方法,其特征在于,所述的數(shù)據(jù)文件發(fā)送器是以分段發(fā)送方式進行數(shù)據(jù)文件發(fā)送的,每段數(shù)據(jù)文件采用CRC校驗。7、用于雷電探測的遠程智能升級裝置,采用DSP,F(xiàn)PGA,其特征在于由上位機(1)、DSP(3)、FPGA(8)、CPLD(4)、FLASH、靜態(tài)存儲器簡稱SRAM(7)及數(shù)據(jù)通信接口(2)組成,F(xiàn)LASH包括有第一FLASH(5)和第二FLASH(6);上位機(1)升級命令及數(shù)據(jù)文件由通信網(wǎng)絡接入數(shù)據(jù)通信接口(2)外端側(cè)輸入輸出口,數(shù)據(jù)通信接口(2)內(nèi)端側(cè)輸入輸出口與DSP(3)內(nèi)部串行通訊接口(以下簡稱SCI)的輸入輸出口相連接,SRAM(7)通過數(shù)據(jù)總線和地址總線以及控制總線與DSP(3)相連,兩個FLASH的輸入輸出端與DSP(3)內(nèi)部串行外設接口(以下簡稱SPI)的輸入輸出端通過SPI總線連接,兩個FLASH片選信號端分別與DSP(3)對應的片選信號端相連;CPLD(4)與DSP(3)之間通過地址總線和數(shù)據(jù)總線以及控制總線相連,F(xiàn)PGA(8)通過配置控制總線與CPLD(4)相連,CPLD(4)的配置數(shù)據(jù)輸出I/O口與FPGA(8)的數(shù)據(jù)輸入口DATAO相連接。8、根據(jù)權利要求7所述的用于雷電探測的遠程智能升級裝置,其特征在于,所述的第一FLASH(5)和第二FLASH(6)采用的大容量串行FLASH存儲器,每個FLASH存儲器內(nèi)劃分有奇偶存儲區(qū)。9、根據(jù)權利要求7所述的用于雷電探測的遠程智能升級裝置,其特征在于,所述的SRAM(7)采用的是高速并行異步存儲器。全文摘要本發(fā)明涉及用于雷電探測的遠程智能升級裝置及其實現(xiàn)方法,其裝置由上位機、DSP、FPGA、CPLD、FLASH、靜態(tài)存儲器及數(shù)據(jù)通信接口組成,數(shù)據(jù)通信接口與DSP相連接;靜態(tài)存儲器通過總線連接,DSP通過片選信號端口分別與靜態(tài)存儲器的片選引腳相連,CPLD有多路用戶的輸入輸出引腳;在CPLD與DSP之間,通過地址總線和數(shù)據(jù)總線相連,DSP與CPLD相連。其實現(xiàn)方法是,采用上位機,采用升級系統(tǒng)對雷電信號識別模型進行在線遠程升級,并建立用于系統(tǒng)升級的人機對話窗口;利用FPGA的可被動配置模式建立可配置升級的雷電識別模型;利用DSP實現(xiàn)對升級系統(tǒng)的全局管理和人機對話窗口;利用復雜可編程邏輯器件,實現(xiàn)對FPGA的快速穩(wěn)定升級。文檔編號G05B19/042GK101545933SQ200910061850公開日2009年9月30日申請日期2009年4月28日優(yōu)先權日2009年4月28日發(fā)明者馮萬興,吳裕斌,康文斌,彭慶華,方玉河,曹丹華,王海濤,許遠根,谷山強,陳家宏申請人:國網(wǎng)電力科學研究院
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1