專利名稱：用于調(diào)節(jié)閾值電壓的方法及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，尤其是涉及在集成電路中晶體管的閣 值電壓。
背景技術(shù)：
互補金屬氧化物半導(dǎo)體(CMOS )低電壓放大器用在各種電路應(yīng) 用中，包括電子消費品、電信、機動車、航空等。這些放大器一般連 接在反饋配置中，以線性地放大出現(xiàn)在其輸入處的電壓差。與其它集 成電路一樣，CMOS低電壓放大器根據(jù)各種性能參數(shù)被描述，例如其 中包括共模輸入電壓、共模抑制比、增益、轉(zhuǎn)換速率(slew rate)、 全功率帶寬、輸入電阻和輸出電阻。共模輸入電壓范圍是重要的性能 參數(shù)，其指示差分放大器以線性方式工作的輸入電壓范圍，即，放大 器可操作而放大器內(nèi)沒有任何單獨增益級電路進入飽和工作模式的 輸入電壓范圍。共模抑制比(CMRR)是相關(guān)的性能參數(shù)，其被定義 為CMOS低電壓放大器的開環(huán)增益與其共模增益的比。該性能參數(shù) 是衡量運算放大器對該運算放大器的差分輸入上共有的輸入信號進 行抑制的能力的尺度。
對于CMOS低電壓運算放大器，最好在共模輸入電壓的寬廣范 圍內(nèi)維持高共模抑制比。這是挑戰(zhàn)性的目標，因為用于制造CMOS 低電壓放大器的工藝一般適合于構(gòu)造具有高閾值電壓的場效應(yīng)晶體 管。圖l示出使用5伏CMOS工藝制造的現(xiàn)有技術(shù)CMOS低電壓運 算放大器IO,對于該CMOS工藝，場效應(yīng)晶體管20、 22、 30、 32、 34和36的標稱閾值電壓為大約0.8伏。CMOS低電壓運算放大器10 包括耦合到差分對負載14和電流源16的晶體管差分對12。差分對 12包括P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET )20和22，其中P溝道MOSFET 20和22的源極共同連接在一起，而柵極耦合 成分別接收輸入信號V^+和VIN_。除了輸入信號V,和Vuv.以外，P 溝道MOSFET 20和22的柵極每個都接收共模輸入信號VCM。 P溝道 MOSFET 20和22的源極還電耦合到半導(dǎo)體材料的主體(body)或體 (bulk)端子26，運算放大器由該半導(dǎo)體材料制造。P溝道MOSFET 20和22的漏極耦合到差分對負載14，差分對負載14耦合成接收工 作電勢源VEE。作為例子，負載14是電流鏡。
電流源16包括耦合在級聯(lián)配置中的P溝道MOSFET 30、 32、 34和36,其中P溝道MOSFET 32的漏極通過電流設(shè)定電阻器38耦 合到工作電勢源VEE，而P溝道MOSFET 36的漏極連接到P溝道 MOSFET 20和22的源極。P溝道MOSFET 30和34的源極共同耦 合成4妄收工作電勢源Vcc。 P溝道MOSFET 30和34的柵極連接在一 起并連接到P溝道MOSFET 32的漏才及。P溝道MOSFET 32和36 的柵極連接在一起并用于接收偏置電壓VBIAS。在工作中，可施加到 差分對12的最大共模輸入電壓Vcm,max由等式1 (EQT.l)給出
VcM,max 二 Vcc - (|Vth0| + 2*Vdsat) EQT. 1
其中
Vcc是放大器的上電源(叩persupply)或上電源軌(伏)； Vth。是在主體和源極端子兩端具有零電勢的閾值電壓(伏)；以
及
Vdsat是P溝道MOSFET的飽和電壓(伏)。
對于其中上電源軌為1.8伏且P溝道MOSFET的飽和電壓為大 約100毫伏的5伏CMOS工藝，最大共模輸入電壓VcM，MAx為約0.8 伏。
可施加到差分對12的最小共模輸入電壓VCM，MIN由等式2 (EQT.2)給出
VcM，min = VEE + VD1FFLD - |Vth0| EQT.2 其中
VEE是放大器的下電源(lower supply)或下電源軌(伏)；Vo則LD是在差分對負載14兩端的電壓降(伏)；以及
Vth。是在主體和源極端子兩端具有零電勢的閾值電壓(伏)。 對于其中下電源軌為0伏且差分對負載14兩端的電壓降為大約
100毫伏的5伏CMOS工藝，最小共模輸入電壓VcM,:vnN為約-0.5伏。
因此，共模輸入電壓范圍為約1.3伏。
這種電路的缺點是，用于增加最大共模輸入電壓VcM,MAX的技術(shù)
也增加了最小共模輸入電壓VCM,MIN。因為最大和最小共模輸入電壓
都增加了，所以共模輸入電壓范圍沒有增加。
限制電路例如運算放大器的共模范圍的另 一 參數(shù)是組成電路的 晶體管的閾值電壓。當這些電路的閾值電壓大時，參數(shù)例如共模范圍
退化(degrade)。該限制也適用于其它模擬和數(shù)字電路。
因此，具有用于增加共模輸入電壓范圍的電路和方法將是有利 的。此外，所述電路和方法調(diào)節(jié)電路中的晶體管的閾值電壓將是有利 的。該電路和方法實現(xiàn)起來有時間和成本效率將是進一步有利的。


從下列詳細描述的閱讀中結(jié)合附圖將更好地理解本發(fā)明，其中相 似的參考數(shù)字表示相似的元件，且其中
圖l是現(xiàn)有技術(shù)CMOS運算放大器的電路示意圖2是根據(jù)本發(fā)明的實施方式在第一開關(guān)配置中的CMOS運算 放大器的電路示意圖3是根據(jù)本發(fā)明的實施方式在第二開關(guān)配置中的圖2的CMOS 運算放大器的電路示意圖4是根據(jù)本發(fā)明的另一實施方式的CMOS運算放大器的電路 示意圖；以及
圖5是根據(jù)本發(fā)明的另一實施方式的CMOS運算放大器的電路 示意圖。
具體實施方式
通常，本發(fā)明提供了一種方法和結(jié)構(gòu)，其用于調(diào)節(jié)晶體管的閾值 電壓并增加電路例如運算放大器、比較器、微處理器、控制器、傳感
器、驅(qū)動器等的共模輸入電壓范圍。應(yīng)注意，閾值電壓可被向上調(diào)節(jié)， 即增加，或被向下調(diào)節(jié)，即降低。根據(jù)實施方式，本發(fā)明包括一種用 于通過響應(yīng)于輸入信號而引導(dǎo)經(jīng)過電阻的電流來改變晶體管的閾值 電壓的方法，其中電流改變半導(dǎo)體材料的主體區(qū)的電勢。應(yīng)注意，主 體區(qū)指半導(dǎo)體材料的體，其中形成晶體管的柵極、源極和漏極。例如，
P溝道器件的主體區(qū)可為N阱，即，半導(dǎo)體材料中N型傳導(dǎo)性的摻雜 區(qū)，其中源極和漏極在N阱中形成，而柵極控制源極區(qū)和漏極區(qū)之間 的溝道的形成，源極區(qū)和漏極區(qū)在N阱中形成。N溝道器件的主體區(qū) 可為P阱，即，半導(dǎo)體材料中P型傳導(dǎo)性的摻雜區(qū)，其中源極和漏極 在P阱中形成，而柵極控制在該P阱中形成的源極區(qū)和漏極區(qū)之間的 溝道的形成?？蛇x地，主體區(qū)可為形成晶體管的源極和漏極的半導(dǎo)體 材料的主體，其中柵極控制源極區(qū)和漏極區(qū)之間的溝道的形成。半導(dǎo) 體材料的主體可為外延層或半導(dǎo)體基底材料。
根據(jù)本發(fā)明的另一實施方式，提供了第一電流，該第一電流響應(yīng) 于共模輸入電壓大于參考信號而沿著第一路徑流動。第一電流響應(yīng)于 共模輸入電壓范圍小于參考信號而沿著第二路徑流動。當?shù)?一電流沿 著第二路徑流動時，第二和第三電流通過取得分離的面積乘數(shù)(area multiplier )和第 一 電流的乘積而產(chǎn)生。第四電流通過放大第二電流或 使第二電流與另一面積乘數(shù)相乘而產(chǎn)生。當?shù)谝浑娏餮刂谝宦窂搅?動時，提供了用于使第一電壓大于半導(dǎo)體材料的主體或主體區(qū)的電壓 的第五電流。當?shù)谝浑娏餮刂诙窂搅鲃訒r，第三、第四和第五電 流用于使第一電壓小于半導(dǎo)體材料的主體的電壓。
根據(jù)本發(fā)明的另 一 實施方式， 一 電路包括具有共同耦合的源極的 晶體管差分對。第 一和第二電流源通過共同耦合的源極分別耦合到第 一和第二開關(guān)，而第三和第四電流源分別通過第三和第四開關(guān)耦合到 運算放大器的體或主體端子。共模感測電路耦合到共同耦合的源極， 而偏壓電阻器耦合在主體端子和共同耦合的源極之間。
8根據(jù)本發(fā)明的另一實施方式，運算放大器包括具有共同連接在一 起的栽流電極的晶體管差分對。共模感測電路連接到共同連接的載流 電極。開關(guān)晶體管連接到共模感測電路，而共模感測電路和開關(guān)晶體 管耦合到電流源。偏壓電阻器耦合在共同連接的載流電極和主體端子 之間。
應(yīng)進一步注意，晶體管的柵極也稱為柵極電極或控制電極，而晶 體管的漏極和源極也稱為漏極電才及和源極電才及或載流電極。
圖2是根據(jù)本發(fā)明的實施方式在第一開關(guān)配置中的CMOS低電 壓運算放大器100的電路示意圖。在圖2中示出的是包括P溝道 MOSFET 104和106的差分對102， P溝道MOSFET 104和106具有 耦合在一起的源極、耦合到差分對負載108的漏極、耦合到主體或體 端子116的主體或主體區(qū)、以及用作CMOS低電壓運算放大器100 的輸入110和112并耦合成接收輸入共^t信號VcM的柵極。P溝道 MOSFET 104和106的柵極一般還耦合成分別接收輸入信號Vnv+和 VIN.。差分對負載108可由有源負載或無源負載組成。差分對的負載 的類型對本領(lǐng)域技術(shù)人員是已知的。例如，差分對負載108可為電流 鏡。偏壓電阻器114的一個端子在節(jié)點115連4妻到P溝道MOSFET 104 和106的源極，而偏壓電阻器114的另一端子連接到主體或體端子 116。開關(guān)118耦合在主體端子116和電流源120的端子之間。電流 源120的另一端子耦合成接收工作電勢源例如電勢VEE。開關(guān)122耦 合在主體端子116和電流源124的端子之間。電流源124的另一端子 耦合成接收例如工作電勢源VEE。
如本領(lǐng)域技術(shù)人員認識到的，在標準CMOS工藝中，每個P溝 道MOSFET都具有柵極、源極、漏極和體或主體。通過柵極電極或 端子產(chǎn)生與柵極的接觸，通過源極電極或端子產(chǎn)生與源極的接觸，通 過漏極電極或端子產(chǎn)生與漏極的接觸，以及通過主體電極或端子產(chǎn)生 與體或主體的接觸。一般來說，對于具有源極的每個P溝道MOSFET， 將有主體連接。
共模感測電路128耦合到節(jié)點115。共模感測電路128具有耦合成接收參考電壓VREF的參考端子以及在節(jié)點115連接到P溝道 MOSFET 104和106的源才及和偏壓電阻器114的一個端子的電流感測 端子。根據(jù)本發(fā)明的實施方式，共模感測電路128包括連接到開關(guān)控 制電路131的P溝道電流感測MOSFET 130。P溝道感測MOSFET 130 具有用作共模感測電路128的參考端子的柵極、耦合到開關(guān)控制電路 131的電流感測輸入的漏極、以及在節(jié)點115耦合到P溝道MOSFET 104和106的源極和偏壓電阻器114的一個端子的源極。開關(guān)控制電 路131具有耦合到開關(guān)132和118的輸出133以及耦合到開關(guān)136和 122的輸出135。
P溝道MOSFET 130的源才及還通過開關(guān)132耦合到電流源14的 一個端子。電流源134的另一端子耦合成接收工作電勢源Vcc。因此， P溝道MOSFET 104和106的源才及以及偏壓電阻器114的一個端子通 過開關(guān)132耦合到電流源134。 P溝道晶體管104、 106和130的源極 以及偏壓電阻器114的一個端子還通過開關(guān)136連4妄到電流源138的 端子，而電流源138的另一端子耦合成接收工作電勢源Vcc。此外， P溝道晶體管104、 106和130的源極以及偏壓電阻器114的一個端子 通過電流源140耦合成^"收工作電勢源Vcc。
應(yīng)注意，圖2示出CMOS低電壓運算放大器100,其具有在關(guān) 閉位置的開關(guān)118和132以及在打開位置的開關(guān)122和136。另 一方 面，圖3示出CMOS低電壓運算放大器100，其具有在打開位置的開 關(guān)118和132以及在關(guān)閉位置的開關(guān)122和136。為了清楚起見，描 述了在圖2中示出的CMOS低電壓運算放大器100的配置的操作(即， 當開關(guān)118和132關(guān)閉而開關(guān)122和136打開時)，后面是具有在圖 3中示出的配置的CMOS低電壓運算放大器100的描述(即，當開關(guān) 118和132打開而開關(guān)122和136關(guān)閉時)。
再次參考圖2，當共模輸入電壓VcM大于參考電壓V肌F時，共
才莫感測電路128的P溝道感測MOSFET 130傳導(dǎo)流到開關(guān)控制電路 131的電流感測輸入的漏極電流。響應(yīng)于漏極電流，開關(guān)控制電路131 產(chǎn)生通過輸出133傳輸?shù)介_關(guān)132和118的控制信號。此外，開關(guān)控制電路131產(chǎn)生傳輸?shù)介_關(guān)136和122的控制信號。通過輸出133傳 輸?shù)目刂菩盘栮P(guān)閉開關(guān)132和118,而通過輸出135傳輸?shù)目刂菩盘?打開開關(guān)136和122。由于開關(guān)132和118關(guān)閉，開關(guān)136和122打 開，且共模輸入電壓VCM大于參考電壓Vref，在毎個P溝道MOSFET 104和106的源極處的電壓大于半導(dǎo)體材料的主體電壓(VBODY)， CMOS低電壓運算放大器100由該半導(dǎo)體材料制造。電流1134從電流 源134流到節(jié)點115。此外，偏壓電流Ir從電流源140流到節(jié)點115。 偏壓電流It在P溝道MOSFET 104和106之間分開，以便電流Lr/2 從每個P溝道MOSFET104和106的源極流到漏極。因此，電流1134 被引導(dǎo)到節(jié)點115,接著通過節(jié)點115，通過偏壓電阻器114、主體觸 點116和電流源120流到工作電勢源VEE。在偏壓電阻器114兩端由 電流1134產(chǎn)生的電勢產(chǎn)生小于零的輸入對主體到源極電勢(input pair body-to隱source potential ， VBS )，即，晶體管104和106的主體到 源極電勢VBS小于零。因此，通過關(guān)閉開關(guān)118和132并打開開關(guān)122 和136來引導(dǎo)電流1134經(jīng)過偏壓電阻器114將主體電勢降低到小于晶 體管104和106的源極處的電勢。這使輸入晶體管104和106的有效 閾值電壓(Vth)低于其標稱值Vth。，這增加了可由CMOS低電壓運 算放大器100獲得的最大共模輸入電壓。
現(xiàn)在參考圖3，響應(yīng)于共模感測電路128感測到共模輸入電壓 VcM小于參考電壓VREF，共模感測電路128的P溝道感測MOSFET 130實質(zhì)上是非傳導(dǎo)的，即，實質(zhì)上為零的漏極電流流到開關(guān)控制電 路131的電流感測輸入。響應(yīng)于實質(zhì)上為零的漏極電流，開關(guān)控制電 路131產(chǎn)生通過輸出133傳輸?shù)介_關(guān)118和132的禁止控制信號以及 通過輸出135傳輸?shù)介_關(guān)122和136的啟動控制信號。通過輸出133 傳輸?shù)慕箍刂菩盘柎蜷_開關(guān)118和132，而通過輸出135傳輸?shù)膯?動控制信號關(guān)閉開關(guān)122和136。由于共模輸入電壓VcM小于參考電 壓VREF，開關(guān)118和132打開，而開關(guān)122和136關(guān)閉。在此條件下， P溝道MOSFET 104和106的源極處的電壓小于半導(dǎo)體材料的主體電 壓(Vbody) ， CMOS低電壓運算放大器100由該半導(dǎo)體材料制造。電流1124從電流源124流到主體觸點116,以改變半導(dǎo)體材料或基底 的電勢。與圖2中示出的配置相同，偏壓電流lT從電流源140流到節(jié) 點115并在P溝道MOSFET 104和106之間分開，以便電流IT/2從 每個P溝道MOSFET 104和106的源極流到漏極。電流1124被引導(dǎo)到 主體觸點116，并從主體觸點116通過偏壓電阻器114、節(jié)點115和 電流源138流到工作電勢源Vcc。在偏壓電阻器114兩端由電流1124 產(chǎn)生的電勢產(chǎn)生大于零的輸入對主體到源極電勢(Vbs)，即，晶體 管104和106的主體到源極電勢Vbs大于零。因此，通過打開開關(guān)118 和132并關(guān)閉開關(guān)122和136來引導(dǎo)電流1124經(jīng)過偏壓電阻器114增 加了主體電勢，使得它大于晶體管104和106的源極處的電勢。這使 輸入晶體管104和106的有效閾值電壓(Vth)大于其標稱值Vth。，這 降低了可由CMOS低電壓運算放大器100獲得的最小共模輸入電壓。 因此，根據(jù)本發(fā)明的實施方式的CMOS低電壓運算放大器100具有 可控的雙向主體偏壓，該雙向主體偏壓使P溝道MOSFET晶體管104 和106的有效閾值電壓以這樣的方式變化，以便賦予放大器100最寬 的共模輸入電壓范圍，同時維持良好的共模抑制比。
雖然使用P溝道MOSFET描述了 CMOS低電壓運算放大器100, 但這不是本發(fā)明的限制。圖4是CMOS低電壓運算放大器150的電 路示意圖，其中P溝道MOSFET 104、 106和130由N溝道MOSFET 104A、 106A和130A代替。CMOS低電壓運算放大器150的操作類 似于CMOS低電壓運算放大器100的操作。
圖5是根據(jù)本發(fā)明的另一實施方式的CMOS低電壓運算放大器 200的電路示意圖。CMOS低電壓運算放大器200包括具有P溝道 MOSFET 104和106的差分對102、耦合在P溝道MOSFET 104和 106的源極和主體端子116之間的偏壓電阻器114、電流源140、差分 對負載108和共模感測電路128。作為例子，共模感測電路128是P 溝道MOSFET 130。電流源202具有連接到P溝道MOSFET 130的 源極的一個端子和耦合成接收工作電勢源Vcc的另一端子，而電流源 204具有連接到P溝道MOSFET 130的漏極的一個端子和耦合成接收工作電勢源vee的另一端子。P溝道MOSFET 104、 106和130的源 極、偏壓電阻器114的一個端子以及電流源140的一個端子共同耦合 在一起以形成節(jié)點230。 CMOS低電壓運算放大器200進一步包括開 關(guān)晶體管206,開關(guān)晶體管206具有連接到電流乘法器電路208的漏 極以及耦合到P溝道開關(guān)晶體管130的漏極并通過電流源204耦合成 接收工作電勢源Vee的源板。
電流乘法器電路208包括P溝道MOSFET210、 212和214，這 些P溝道MOSFET具有共同連接到在一起并連接到P溝道MOSFET 206和210的漏極的柵極以及耦合成接收工作電勢源Vcc的源極。P 溝道MOSFET 210、 212和214按規(guī)定尺寸制造成分別具有源極面積 乘數(shù)D、 B和A。優(yōu)選地，P溝道MOSFET212和214的源極面積相 對于P溝道MOSFET210的源極面積按規(guī)定尺寸制造。因此，P溝道 MOSFET 210的源極面積為一或單位一 (one or unity) 。 P溝道 MOSFET 214的漏極連接到主體端子116。 P溝道MOSFET 212的漏 極耦合到電流乘法器電路218，電流乘法器電路218包括N溝道 MOSFET 220和222。相對于P溝道MOSFET 210的源極面積，N 溝道MOSFET 222按規(guī)定尺寸制造成具有等于C的面積乘數(shù)。N溝 道MOSFET 220和222的4冊極共同連接到在一起并連接到N溝道 MOSFET 220的漏極，該漏極連接到P溝道MOSFET 212的漏極。 N溝道MOSFET 222的漏極連接到P溝道MOSFET 104、 106和130 的源極以及偏壓電阻器114的一個端子。MOSFET 220和222的源極 耦合成接收工作電勢源VEE。 P溝道MOSFET 210、 212和214的柵 極通過上拉(pull-up)電流源224耦合成接收工作電勢源Vcc，而N溝 道MOSFET 220和222的斥冊極通過下拉電流源226耦合成接收工作 電勢源VEE。主體端子116通過電流源228耦合成接收工作電勢源VEE。 主體端子116還連接到P溝道MOSFET 104和106的主體或主體區(qū)。
在工作中，共模感測電路128感測共模輸入電壓Vcm并將它與
已知的參考電壓Vref迸行比校。作為例子，電壓V肌f等于地電勢。
響應(yīng)于共模輸入電壓VCM大于參考電壓Vref，在P溝道MOSFET 104和106的源極處的電壓大于半導(dǎo)體材料的主體電壓(VBODY) ， CMOS 低電壓運算放大器200由該半導(dǎo)體材料制造。在此條件下，P溝道 MOSFET 130導(dǎo)通并傳導(dǎo)電流，而N溝道MOSFET 206斷開且不傳 導(dǎo)電流。實質(zhì)上等于(Irl2)的電流流到節(jié)點230，以改變半導(dǎo)體材 料或基底的主體或主體區(qū)的電勢，CMOS低電壓運算放大器由該半導(dǎo) 體材料或基底制造。優(yōu)選地，電流^被設(shè)定為大于電流l2。偏壓電流 lT從電流源140流到節(jié)點230并在P溝道MOSFET 104和106之間 分開，以便電流IT/2從每個P溝道MOSFET 104和106的源極流到 漏極。電流(1廠12)從節(jié)點230通過偏壓電阻器114、主體觸點116 和電流源228流到工作電勢源VEE。電流源228產(chǎn)生的電流纟皮標為電 流13。因此，電流13等于電流(IrlJ 。在偏壓電阻器114兩端由電 流13形成的電勢產(chǎn)生小于零的輸入對主體到源極電勢(Vbs)，即， 晶體管104和106的主體到源極電勢Vbs小于零。因此，引導(dǎo)電流 (Irl2 )通過偏壓電阻器114將主體電勢增加到大于晶體管104和106 的源極處的電勢。這使輸入晶體管104和106的有效閾值電壓(Vth) 低于其標稱值Vth。，這增加了可由CMOS低電壓運算放大器200獲得 的最大共模輸入電壓。
應(yīng)進一步注意，電流源224和226被包括，使得當P溝道 MOSFET 130導(dǎo)通并傳導(dǎo)電流而N溝道MOSFET 206斷開且不傳導(dǎo) 電流時，P溝道MOSFET 210、 212和214的柵極和N溝道MOSFET 220和222的柵極不保持浮動(float)。更具體地，當P溝道MOSFET 130 導(dǎo)通并傳導(dǎo)電流而N溝道MOSFET 206斷開且不傳導(dǎo)電流時，電流 源224向工作電勢源Vcc提供上拉路徑，而電流源226向工作電勢源 Vee提供下拉路徑，使得P溝道MOSFET 210、 212和214的柵極處 于電勢Vcc，而N溝道MOSFET 220和222的柵極處于電勢VEE。應(yīng) 注意，電流源224和226是可選的部件，其可以或可以不包括在CMOS 低電壓運算放大器200內(nèi)。
響應(yīng)于共模感測電路128感測到共模輸入電壓VcM小于參考電 壓V肌f，共模感測電路128與電流乘法器電路208和218、偏壓電阻器114以及電流源202、 204、 224、 226和228協(xié)作，CMOS低電壓
運算放大器200將半導(dǎo)體材料的主體電壓或電勢(VBODY)改變到高 于P溝道MOSFET 104和106的源才及處的電壓或電勢，CMOS低電 壓運算放大器200由該半導(dǎo)體材料制造。在此條件下，P溝道MOSFET 130斷開，因此實質(zhì)上不傳導(dǎo)電流。N溝道MOSFET 206導(dǎo)通并傳導(dǎo) 電流12。因為N溝道MOSFET 206導(dǎo)通并傳導(dǎo)電流，它實質(zhì)上傳導(dǎo) 來自電流源204的所有電流。流經(jīng)N溝道MOSFET 206的電流12被 鏡像到P溝道MOSFET 212并與面積乘數(shù)B相乘。因此，從P溝道 MOSFET 212的漏極流出的電流是B*I2。這里，電流12被放大了源 極面積乘數(shù)B倍。類似地，流經(jīng)N溝道MOSFET 206的電流12被鏡 <象到P溝道MOSFET 214并與面積乘數(shù)A相乘。因此，等于A"2的 電流從P溝道MOSFET 212的漏才及流出，并^皮引導(dǎo)或?qū)б街黧w端 子116。這里，電流I2被放大了源極面積乘數(shù)A倍。從P溝道MOSFET 212的漏極流出的電流被鏡像到N溝道MOSFET 222并與面積乘數(shù)C 相乘。因此，等于B女Ol2的電流流經(jīng)N溝道MOSFET 222。這里，
應(yīng)注意，電流Lr從電流源224流出并在P溝道MOSFET 104和106 之間分開，以便電流Ir/2從每個P溝道MOSFET 104和106的源極 流到漏極。在節(jié)點230處使用基爾霍夫(Kirchhoff)電流定律(KCL) 產(chǎn)生<formula>formula see original document page 15</formula>其中
Ii是從電流源202流出的電流；
12是從電流源204流出的電流；
13是從電流源228流出的電流；
A是P溝道MOSFET 214的源極面積乘數(shù)；
B是P溝道MOSFET 212的源極面積乘數(shù)；以及
C是N溝道MOSFET 222的源極面積乘數(shù)。
因此，CMOS低電壓運算放大器200設(shè)計成使得電流13等于電
流L和l2之間的差(即，13 = ^-12)，而源極面積乘數(shù)B和C的乘
積等于1加上源極面積乘數(shù)A的和(即，B*C = A + 1)。在這些條 件下操作，等于(A*I2 - I3)的電流從主體觸點116通過偏壓電阻器 114流到節(jié)點230。這里，源極面積乘數(shù)將電流12放大了源極面積乘 數(shù)A倍。在偏壓電阻器114兩端由電流(A*I2 - 13)形成的電勢產(chǎn)生 大于零的輸入對主體到源極電勢(VBS),即，晶體管104和106的 主體到源極電勢Vbs大于零。因此，引導(dǎo)電流(A*I2 - 13)通過偏壓 電阻器114將主體電勢降低到小于晶體管104和106的源極處的電勢。 這使輸入晶體管104和106的有效閾值電壓(V化)大于其標稱值Vth。， 這降低了可由CMOS低電壓運算放大器200獲得的最小共模輸入電 壓。因此，才艮據(jù)本發(fā)明的實施方式的CMOS低電壓運算放大器200 具有可控的雙向主體偏壓，該雙向主體偏壓使P溝道MOSFET晶體 管104和106的有效閾值電壓以給放大器200最寬的共模輸入電壓范 圍同時維持良好的共模抑制比的方式變化。
類似于CMOS低電壓運算放大器100， CMOS低電壓運算放大 器200可更改成使得P溝道MOSFET 104、 106、 130、 210、 212和 214由N溝道MOSFET代替，而N溝道MOSFET 206、 220和222 由P溝道MOSFET代替，電流源的極性和開關(guān)的配置根據(jù)本發(fā)明的 另 一實施方式形成CMOS低電壓運算放大器。
到現(xiàn)在應(yīng)認識到，提供了用于改變電路的晶體管的閾值電壓的電 路和方法。根據(jù)本發(fā)明的實施方式，提供了運算放大器和用于增加運算放大器的輸入共模電壓范圍的方法。根據(jù)本發(fā)明的其它實施方式， 電流被引導(dǎo)或?qū)б钥煽刂频睾碗p向地改變半導(dǎo)體材料或基底的主 體電勢，運算放大器由該半導(dǎo)體材料或基底制造。當共模輸入電壓大
于參考電壓時，通過降低運算放大器的輸入晶體管的有效閾值電壓來 擴展或增加共模輸入電壓范圍，而當共模輸入電壓小于參考電壓時， 通過增加運算放大器的輸入晶體管的有效閾值電壓來擴展或增加共 模輸入電壓范圍。當共模輸入電壓大于參考電壓時， 一電流在一個方
向上被引導(dǎo)或?qū)бㄟ^電阻器；而當共模輸入電壓小于參考電壓 時，另一電流在相反的方向上被引導(dǎo)或?qū)бㄟ^電阻器。引導(dǎo)電流
大器由該;導(dǎo)體材料或基底制^r這改變了i算放大器的輸入晶體管
的有效閾值電壓。
雖然這里公開了某些優(yōu)選實施方式和方法，但從前述公開中對本 領(lǐng)域技術(shù)人員應(yīng)明顯的是，可對這樣的實施方式和方法進行變化和更 改，而不偏離本發(fā)明的實質(zhì)和范圍。意圖是應(yīng)將本發(fā)明僅僅限制到所 附權(quán)利要求以及可適用的法律的條例和法則所要求的程度。
權(quán)利要求
1.一種用于改變晶體管的閾值電壓的方法，所述方法包括通過響應(yīng)于輸入信號而引導(dǎo)第一電流或第二電流中的一個經(jīng)過電阻器來改變半導(dǎo)體材料的主體區(qū)的電勢。
2. 如權(quán)利要求l所述的方法，其中引導(dǎo)第一電流或第二電流中 的一個的所述步驟包括響應(yīng)于所述輸入信號大于參考信號而在第一 方向上引導(dǎo)所述第一電流經(jīng)過所述電阻器。
3. 如權(quán)利要求2所述的方法，其中引導(dǎo)第一電流或第二電流中 的一個的所述步驟包括響應(yīng)于所述輸入信號小于所述參考信號而在 第二方向上引導(dǎo)所述第二電流經(jīng)過所述電阻器。
4. 如權(quán)利要求l所述的方法，其中所述輸入信號是共模輸入電 壓，且其中引導(dǎo)第 一 電流或第二電流中的一個的所述步驟包括響應(yīng)于所述共模輸入信號大于參考信號而在第一方向上引導(dǎo)所述第一電流 經(jīng)過所述電阻器。
5. —種用于改變晶體管的閾值電壓的方法，所述方法包括 提供第一電流，所述第一電流響應(yīng)于輸入信號大于參考信號而沿著第一路徑流動，其中所述第一電流響應(yīng)于所述輸入信號小于所述參 考信號而沿著第二路徑流動；當所述第 一電流沿著所述第二路徑流動時，從所述第一電流形成 第二電流；提供沿著第三路徑流動的第三電流；提供沿著第四路徑流動的第四電流；當所述第 一 電流沿著所述第 一路徑流動時，使用所述第 一 電流和 所述第四電流來使第一電壓大于第二電壓；以及當所述第 一電流沿著所述第二路徑流動時，使用所述第二電流和 所述第三電流來使所述第 一 電壓小于所述第二電壓。
6. 如權(quán)利要求5所述的方法，其中所述第一電壓是場效應(yīng)晶體 管的源極處的電壓，而所述第二電壓是所述場效應(yīng)晶體管的體半導(dǎo)體材料的電壓。
7.如權(quán)利要求6所述的方法，其中形成第二電流的所述步驟包 括使所述第一電流乘以第一面積乘數(shù)以形成所述第二電流，并使所述 第 一 電流乘以第二面積乘數(shù)以形成所述第三電流。
8， 一種電路，包括晶體管差分對，其中所述晶體管差分對的每個晶體管都具有源 極、漏極和柵極，且其中所述晶體管差分對的每個晶體管的所述源極 共同耦合在一起；主體端子；第一開關(guān)和第二開關(guān)，所述第一開關(guān)和所述第二開關(guān)耦合到所共 同耦合的源極；第一電流源和第二電流源，所述第一電流源和所述第二電流源分 別耦合到所述第一開關(guān)和所述第二開關(guān)；第三開關(guān)和第四開關(guān)，所述第三開關(guān)和所述第四開關(guān)耦合到所述 電路的所述主體端子；第三電流源和第四電流源，所述第三電流源和所述第四電流源分 別耦合到所述第三開關(guān)和所述第四開關(guān)；共模感測電路，其耦合到所述晶體管差分對的所共同耦合的源 極；以及電阻器，其耦合在所述主體端子和所述晶體管差分對的所共同耦 合的源極之間。
9.如權(quán)利要求8所述的電路，其中所述共模感測電路包括 晶體管，其具有控制電極以及第一栽流電極和第二載流電極，所 述控制電極耦合成接收參考電壓，而所述第 一載流電極通過所述第一 開關(guān)耦合到所述第一電流源；以及開關(guān)控制電路，其具有電流感測輸入、第一開關(guān)控制輸出和第二 開關(guān)控制輸出，所述電流感測輸入耦合到所述晶體管的所述第二載流 電極，所述第一開關(guān)控制輸出耦合到所述第一開關(guān)和所述第三開關(guān)， 以及所述第二開關(guān)控制輸出耦合到所述第二開關(guān)和所述第四開關(guān)。
10. —種電路，包括晶體管差分對，其中所述晶體管差分對的每個晶體管都具有控制 電極、第一載流電極和第二載流電極，且其中所述晶體管差分對的每 個晶體管的所述第 一 載流電極共同耦合在 一起；主體端子；共模感測電路，其具有第一端子、第二端子和第三端子，所述第 一端子耦合成接收參考電壓，而所述第二端子耦合到所述晶體管差分 對的所述第一載流電極；第一電流源，其具有第一端子和第二端子，所述第一端子耦合到 所述共模感測電路的所述第二端子，而所述第一電流源的所述第二端 子耦合成接收第 一工作電勢源；第二電流源，其具有第一端子和第二端子，所述第一端子耦合到 所述共模感測電路的所述第三端子，而所述第二端子耦合成接收第二 工作電勢源；開關(guān)晶體管，具有控制電極、第一載流電極和第二栽流電極，其 中所述第 一 載流電極耦合到所述第二電流源和所述共模感測電路的 所述第三端子；以及電阻器，其耦合在所述晶體管差分對的所述源極和所述主體端子 之間，所述電阻器具有第一端子和第二端子。
全文摘要
提供了一種用于改變晶體管的閾值電壓的方法和電路。該電路包括耦合到開關(guān)晶體管、電路晶體管和電阻器的一個端子的感測電路。電阻器的另一端子連接到主體觸點。開關(guān)晶體管響應(yīng)于感測電路所感測的輸入電壓而沿著兩條不同路徑中的一條導(dǎo)引電流。當開關(guān)晶體管沿著一條路徑導(dǎo)引第一電流時，第一電流在一個方向上被導(dǎo)引到電阻器并流經(jīng)該電阻器，而當開關(guān)晶體管沿著另一路徑導(dǎo)引第二電流時，第二電流在與第一電流相反的方向上被引導(dǎo)到電阻器并流經(jīng)該電阻器。引導(dǎo)電流相對于電路晶體管的源極處的電勢改變了主體的電勢。
文檔編號G05F5/00GK101556482SQ20091012791
公開日2009年10月14日 申請日期2009年3月25日 優(yōu)先權(quán)日2008年4月7日
發(fā)明者A·曼賈迪, E·D·約瑟夫, M·哈森 申請人:半導(dǎo)體元件工業(yè)有限責任公司