專利名稱：帶隙基準電壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成基準電壓的帶隙基準電壓電路。

背景技術(shù)：
針對現(xiàn)有的帶隙基準電壓電路進行說明。圖5是示出現(xiàn)有的帶隙基準電壓電路的電路圖。
當溫度升高時，NPN雙極晶體管101的基極發(fā)射極間電壓Vbe1具有負溫度系數(shù)而降低。此時，NPN雙極晶體管102的發(fā)射極面積比NPN雙極晶體管101大，因此，NPN雙極晶體管102的基極發(fā)射極間電壓Vbe2具有負溫度系數(shù)而比NPN雙極晶體管101更低。
這里，放大器106進行動作使得節(jié)點A與節(jié)點B成為相同的電壓，因此，在電阻105上產(chǎn)生從基極發(fā)射極間電壓Vbe1減去基極發(fā)射極間電壓Vbe2而得到的電壓(ΔVbe＝Vbe1-Vbe2)。根據(jù)上述算式，電壓ΔVbe具有正溫度系數(shù)。由此，流過電阻104和電阻105的電流I2具有正溫度系數(shù)，在電阻104上產(chǎn)生的電壓也具有正溫度系數(shù)。在該電阻104和電阻105上產(chǎn)生的具有正溫度系數(shù)的電壓的變動與具有負溫度系數(shù)的基極發(fā)射極間電壓Vbe2的變動相抵消，因此，基準電壓Vref與流過電阻103的電流I1的溫度系數(shù)無關(guān)，不取決于溫度(例如參照專利文獻1)。
專利文獻1日本特開2003-258105號公報 但是，當電源電壓Vdd變動時，由于放大器106的輸入端晶體管(未圖示)的柵極源極間或柵極漏極間的寄生電容，該晶體管的柵極電壓也產(chǎn)生變動。即，節(jié)點A和節(jié)點B的電壓產(chǎn)生變動。由此，變成電壓ΔVbe取決于電源電壓Vdd的變動，因此，帶隙基準電壓電路的電源電壓變動去除比變差。


發(fā)明內(nèi)容
本發(fā)明正是鑒于上述問題而完成的，提供一種電源電壓變動去除比良好的帶隙基準電壓電路。
在本發(fā)明的帶隙基準電壓電路中，通過電壓供給電路來使第二電源電壓不取決于第一電源電壓的變動。因此，在第一電阻上產(chǎn)生的具有正溫度系數(shù)的電壓不取決于第一電源電壓的變動。由此，帶隙基準電壓電路的電源電壓變動去除比變得良好。



圖1是示出本發(fā)明的帶隙基準電壓電路的第一實施方式的電路圖。
圖2是示出電壓供給電路的一例的電路圖。
圖3是示出本發(fā)明的帶隙基準電壓電路的第二實施方式的電路圖。
圖4是示出本發(fā)明的帶隙基準電壓電路的第三實施方式的電路圖。
圖5是示出現(xiàn)有的帶隙基準電壓電路的電路圖。
標號說明 41～42電阻； 51電壓供給電路； 52輸出端子； 61～63PNP雙極晶體管
具體實施例方式 以下，參照附圖來說明本發(fā)明的實施方式。
<第一實施方式> 圖1是示出第一實施方式的帶隙基準電壓電路的電路圖。
帶隙基準電壓電路具有PMOS晶體管11～21、PMOS晶體管23、NMOS晶體管32～33、NMOS晶體管35、NMOS晶體管37、電阻41～42、電壓供給電路51和PNP雙極晶體管61～63。
電壓供給電路51的電源端子與帶隙基準電壓電路的電源端子連接，電壓供給電路51的接地端子與帶隙基準電壓電路的接地端子連接，電壓供給電路51的輸入端子與PMOS晶體管12的漏極和NMOS晶體管32的漏極的連接點連接。PMOS晶體管11的源極與電壓供給電路51的輸出端子連接，PMOS晶體管11的漏極與PMOS晶體管12的源極連接。NMOS晶體管32的源極與接地端子連接，NMOS晶體管32的漏極與PMOS晶體管12的漏極連接。PMOS晶體管13的柵極與PMOS晶體管11的柵極連接，PMOS晶體管13的源極與電壓供給電路51的輸出端子連接，PMOS晶體管13的漏極與PMOS晶體管14的源極連接。PMOS晶體管14的柵極與PMOS晶體管12的柵極連接，PMOS晶體管14的漏極與PNP雙極晶體管61的發(fā)射極以及PMOS晶體管11的柵極連接。PNP雙極晶體管61的基極和集電極與接地端子連接。
PMOS晶體管15的柵極與PMOS晶體管17的柵極連接，PMOS晶體管15的源極與電壓供給電路51的輸出端子連接，PMOS晶體管15的漏極與PMOS晶體管16的源極連接。PMOS晶體管16的柵極與PMOS晶體管18的柵極連接。PMOS晶體管17的源極與電壓供給電路51的輸出端子連接，PMOS晶體管17的漏極與PMOS晶體管18的源極連接。PMOS晶體管18的漏極與NMOS晶體管33的柵極和漏極連接，并與NMOS晶體管32的柵極連接。PMOS晶體管19的柵極與PMOS晶體管17的柵極連接，并與PMOS晶體管16的漏極和電阻41的連接點連接，PMOS晶體管19的源極與電壓供給電路51的輸出端子連接，PMOS晶體管19的漏極與PMOS晶體管20的源極連接。PMOS晶體管20的柵極與PMOS晶體管18的柵極連接，與電阻41和PNP雙極晶體管62的發(fā)射極的連接點連接，并與PMOS晶體管12的柵極連接，PMOS晶體管20的漏極與NMOS晶體管35的柵極和漏極連接，并與NMOS晶體管37的柵極連接。PNP雙極晶體管62的基極和集電極與接地端子連接。NMOS晶體管33的源極與接地端子連接。NMOS晶體管35的源極與接地端子連接。
NMOS晶體管37的源極與接地端子連接，NMOS晶體管37的漏極與PMOS晶體管21的柵極和漏極連接，并與PMOS晶體管23的柵極連接。PMOS晶體管21的源極與電源端子連接。PMOS晶體管23的源極與電源端子連接，PMOS晶體管23的漏極與輸出端子52連接。電阻42設(shè)置在輸出端子52與PNP雙極晶體管63的發(fā)射極之間。PNP雙極晶體管63的基極和集電極與接地端子連接。
PNP雙極晶體管61基于溫度而輸出具有負溫度系數(shù)的電壓V1。PNP雙極晶體管62基于溫度而輸出具有負溫度系數(shù)的電壓V2。電阻41基于從電壓V1減去電壓V2而得到的電壓來產(chǎn)生具有正溫度系數(shù)的電壓(V3-V2)。PMOS晶體管11基于電壓V5而動作，基于電壓V1而流出輸出電流。PMOS晶體管17基于電壓V5而動作，基于電壓V3而流出輸出電流。NMOS晶體管32基于電壓V5而動作，基于PMOS晶體管17的輸出電流而流出輸出電流。因此，電壓V4是由電壓V1和電壓V3來決定的。電壓供給電路51基于電壓V4來輸出電壓V5。電壓V5隨著電壓V4降低而升高，隨著電壓V4升高而降低。即，電壓供給電路51控制電壓V5使得電壓V1與電壓V3相等。而且，電壓V5不取決于電源電壓Vdd的變動。
PMOS晶體管23基于電源電壓Vdd而動作，基于流過電阻41的電流而流出具有正溫度系數(shù)的輸出電流。電阻42基于PMOS晶體管23的輸出電流而產(chǎn)生具有正溫度系數(shù)的電壓(Vref-V7)。PNP雙極晶體管63基于PMOS晶體管23的輸出電流和溫度來輸出具有負溫度系數(shù)的電壓V7。
接下來，說明第一實施方式的帶隙基準電壓電路的動作。
這里，PMOS晶體管11～20具有相同的尺寸。PMOS晶體管21和PMOS晶體管23具有相同的尺寸。NMOS晶體管32和NMOS晶體管33具有相同的尺寸。NMOS晶體管35和NMOS晶體管37具有相同的尺寸。PNP雙極晶體管61和PNP雙極晶體管62的發(fā)射極面積比是1∶N。PNP雙極晶體管61和PNP雙極晶體管63的發(fā)射極面積比是1∶M。
此外，PNP雙極晶體管61的發(fā)射極電壓是電壓V1，PNP雙極晶體管62的發(fā)射極電壓是電壓V2，PMOS晶體管16的漏極電壓是電壓V3，電壓供給電路51的輸入電壓是電壓V4，電壓供給電路51的輸出電壓是電壓V5，PNP雙極晶體管63的發(fā)射極電壓是電壓V7。PMOS晶體管11流出電流I11，PMOS晶體管13流出電流I13，PMOS晶體管15流出電流I15，PMOS晶體管17流出電流I17，PMOS晶體管19流出電流I19，PMOS晶體管23流出電流I23，NMOS晶體管32流出電流I32。
在溫度升高的情況下，電壓V1降低，電流I11由于PMOS晶體管11導(dǎo)通而增加。
此外，電壓V2變得比電壓V1更低，因此電壓V3變得比電壓V1更低。然后，電流I17由于PMOS晶體管17導(dǎo)通而增加。此時，電流I17比電流I11大。電流I17通過由NMOS晶體管32～33構(gòu)成的電流鏡電路成為電流I32，電流I32也增加。
這里，電流I32比電流I11大，因此電壓V4降低。在后所述，當電壓V4降低時電壓供給電路51進行動作以使電壓V5升高，因此電壓V5升高。這樣一來，PMOS晶體管15的柵極源極間電壓升高，因此PMOS晶體管15導(dǎo)通，電流I15增加。由于電流I15，在電阻41上產(chǎn)生的電壓(V3-V2)升高，PMOS晶體管17截止，電流I17減少。當電流I17減少到與電流I11相等時，電流I32也與電流I11相等，因此電壓V4和電壓V5沒有變動而變得穩(wěn)定。這樣一來，由于電流I11與電流I17相等，因此通過由PMOS晶體管11和PMOS晶體管13構(gòu)成的電流鏡電路以及由PMOS晶體管15和PMOS晶體管17構(gòu)成的電流鏡電路，電流I13與電流I15相等，電壓V1與電壓V3相等。即，電壓供給電路51使電壓V5變動使得電壓V1與電壓V3相等。由此，在電阻41上產(chǎn)生與電壓(V1-V2)準確相等的電壓(V3-V2)。
如前所述，電壓V1與電壓V3相等，電壓V1和電壓V2具有負溫度系數(shù)，電壓V2的負溫度系數(shù)比電壓V1的傾斜度大。由此，在電阻41上產(chǎn)生的電壓(V3-V2)具有正溫度系數(shù)。這樣一來，流過電阻41的電流I15具有正溫度系數(shù)。電流I15通過由PMOS晶體管15和PMOS晶體管19構(gòu)成的電流鏡電路成為電流I19。該電流I19通過由NMOS晶體管35和NMOS晶體管37構(gòu)成的電流鏡電路以及由PMOS晶體管21和PMOS晶體管23構(gòu)成的電流鏡電路成為電流I23。電流I23具有正溫度系數(shù)，因此在電阻42上產(chǎn)生的電壓(Vref-V7)也具有正溫度系數(shù)。電壓V7具有負溫度系數(shù)，因此當在輸出端子52上電壓(Vref-V7)的正溫度系數(shù)與電壓V7的負溫度系數(shù)抵消時，基準電壓Vref很難具有溫度特性。該基準電壓Vref通過由NMOS晶體管35和NMOS晶體管37構(gòu)成的電流鏡電路以及由PMOS晶體管21和PMOS晶體管23構(gòu)成的電流鏡電路，不是基于有時產(chǎn)生變動而降低的電源電壓Vdd，而是基于電壓V5。
另外，PMOS晶體管12、PMOS晶體管14、PMOS晶體管16、PMOS晶體管18和PMOS晶體管20相對于PMOS晶體管11、PMOS晶體管13、PMOS晶體管15、PMOS晶體管17和PMOS晶體管19發(fā)揮柵地-陰地放大電路的功能。后者晶體管組與前者晶體管組之間的各柵極電壓差成為在電阻41上產(chǎn)生的電壓(V3-V2)，因此，后者晶體管組與前者晶體管組之間的各源極電壓差也成為在電阻41上產(chǎn)生的電壓(V3-V2)。即，后者晶體管組的各源極漏極間電壓成為在電阻41上產(chǎn)生的電壓(V3-V2)。由此，后者晶體管組的各漏極電壓分別不基于針對后者晶體管組的各漏極的連接關(guān)系，而是基于在電阻41上產(chǎn)生的電壓(V3-V2)。
當溫度降低時，如前所述，在電阻41上產(chǎn)生與電壓(V1-V2)準確相等的電壓(V3-V2)，基準電壓Vref很難具有溫度特性。
接下來，分別說明在第一實施方式的帶隙基準電壓電路的各節(jié)點成立的數(shù)學(xué)式。
設(shè)玻爾茲曼常數(shù)為k，絕對溫度為T，元電荷的絕對值為q，則系數(shù)A由算式1來算出。
A＝kT/q…(1) 設(shè)電流I11、電流I13、電流I15、電流I17、電流I19和電流I23的電流相等均為I，逆向飽和電流為Is，則電壓V1和V2分別由算式2和算式3來算出。
V1＝Aln(I/Is)…(2) V2＝Aln{I/(NIs)}…(3) 根據(jù)算式2和算式3，在電阻41上產(chǎn)生的電壓(V3-V2)通過算式4來算出。
V3-V2＝V1-V2＝Aln(I/Is)-Aln{I/(NIs)} ＝Aln(N)…(4) 根據(jù)算式(4)，設(shè)電阻41的電阻為R1，則電流I通過算式5來算出。
I＝(V3-V2)/R1＝Aln(N)/R1…(5) 在PMOS晶體管11～20中，設(shè)柵極長度為Lp，柵極寬度為Wp，載流子的遷移率是μp，柵極絕緣膜的電容是Coxp，則驅(qū)動能力Dp通過算式6來算出。
Dp＝(Lp/Wp)·1/(μp·Coxp)…(6) 在PMOS晶體管11、PMOS晶體管13、PMOS晶體管15和PMOS晶體管17中，源極漏極間電壓Vdsp通過算式7來算出。
Vdsp＝Dp1/2·(2I)1/2…(7) 在PMOS晶體管11、PMOS晶體管13、PMOS晶體管15和PMOS晶體管17中，這些晶體管的源極漏極間電壓Vdsp成為在電阻41上產(chǎn)生的電壓，因此根據(jù)算式(4)， Vdsp＝Aln(N)…(8) 成立，根據(jù)算式(7)和算式(8)， Dp1/2·(2I)1/2＝Aln(N)…(9) 成立。這里，為了確保這些晶體管的動作，需要 Dp1/2·(2I)1/2＜Aln(N)…(10) 始終成立。即，根據(jù)算式(5)，需要 Dp1/2·(2Aln(N)/R1)1/2＜Aln(N) 2Dp/R1＜Aln(N)…(11) 始終成立。算式(11)的右邊和左邊都具有正溫度系數(shù)，因此算式(11)比較容易成立。
在PMOS晶體管11、PMOS晶體管13、PMOS晶體管15和PMOS晶體管17中，設(shè)閾值電壓為Vtp，則柵極源極間電壓Vgsp通過算式12來算出。
Vgsp＝Vtp+Vdsp…(12) 電壓V5通過算式13來算出。
V5＝V1+Vgsp…(13) 電壓V7通過算式14來算出。
V7＝Aln{I/(MIs)}…(14) 根據(jù)算式(5)，設(shè)電阻42的電阻為R2，則電壓(Vref-V7)通過算式15來算出。
Vref-V7＝I·R2＝Aln(N)·R2/R1…(15) 根據(jù)算式(5)和算式(14)～(15)，電壓Vref通過算式16來算出。
Vref＝V7+(Vref-V7) ＝Aln{I/(MIs)}+Aln(N)·R2/R1 ＝Aln{Aln(N)/(R1·MIs)}+Aln(N)·R2/R1 ＝-Aln{(R1·MIs)/Aln(N)}+Aln(N)·R2/R1 …(16) 這里，在算式(16)的第一項{(R1·MIs)/Aln(N)}中，分母的系數(shù)A和分子的逆向飽和電流Is隨溫度變化。因此，當通過調(diào)整分母的N和分子的電阻R1和M來使分母的溫度變化與分子的溫度變化相等時，上述{(R1·MIs)/Aln(N)}不隨溫度變化。
接下來說明電壓供給電路51。圖2是示出電壓供給電路的一例的電流圖。
電壓供給電路51具有耗盡型NMOS晶體管81、電阻82和NMOS晶體管83。電壓供給電路51具有電源端子84、接地端子85、輸入端子86和輸出端子87。
耗盡型NMOS晶體管81的柵極與電阻82和NMOS晶體管83的漏極的連接點連接，耗盡型NMOS晶體管81的源極與輸出端子87連接，耗盡型NMOS晶體管81的漏極與電源端子84連接。電阻82設(shè)置在輸出端子87與NMOS晶體管83的漏極之間。NMOS晶體管83的柵極與輸入端子86連接，NMOS晶體管83的源極與接地端子85連接。電源電壓Vdd輸入到電源端子84，接地電壓Vss輸入到接地端子85，電壓V4輸入到輸入端子86，電壓V5從輸出端子87輸出。
當電壓V4降低時，NMOS晶體管83截止，耗盡型NMOS晶體管81的柵極電壓升高。這樣一來，耗盡型NMOS晶體管81導(dǎo)通，電壓V5升高。此外，當電壓V4升高時，如前所述，電壓V5降低。另外，當在電阻82上流過電流時，在電阻82上產(chǎn)生電壓，相應(yīng)地，耗盡型NMOS晶體管81的柵極源極間電壓降低。這樣一來，耗盡型NMOS晶體管81截止，流過耗盡型NMOS晶體管81的電流變少。由此，電壓供給電路51的耗費電流變少。此外，當在電阻82上流過電流時，在電阻82上產(chǎn)生電壓，因此耗盡型NMOS晶體管81的柵極源極間電壓變成負電壓。但是，由于耗盡型NMOS晶體管81的閾值電壓是更低的負電壓，因此耗盡型NMOS晶體管81導(dǎo)通而可以流出電流。
這樣，由電壓V4和電壓V5來決定流過電阻82和NMOS晶體管83的電流，由于該電流，電阻82產(chǎn)生耗盡型NMOS晶體管81的柵極源極間電壓，由該柵極源極間電壓和電壓V4來決定電壓V5。由此，即使電源電壓Vdd產(chǎn)生變動，只有耗盡型NMOS晶體管81的漏極電壓產(chǎn)生變動，而電壓V5不變動。即，通過電壓供給電路51，電源V5不取決于電源電壓Vdd。這樣一來，在電阻41上產(chǎn)生的具有正溫度系數(shù)的電壓(V3-V2)不基于電源電壓Vdd而是基于電壓V5，因此不取決于電源電壓Vdd的變動。由此，帶隙基準電壓電路的電源電壓變動去除比變得良好。
此外，不是通過放大器而是通過具有簡單電路結(jié)構(gòu)的電壓供給電路51，使電壓V1與電壓V3相等，因此，相應(yīng)地，帶隙基準電壓電路的電路規(guī)模變小。
此外，不使用放大器，不存在對放大器進行控制的恒流源，在該恒流源中不消耗電壓V5，相應(yīng)地，可以降低電壓V5。由此，用于最低動作的電壓V5可以較低。
此外，例如假設(shè)使用放大器，存在對放大器進行控制的恒流源，各PMOS晶體管由于該恒流源的恒流而動作。這樣一來，當溫度降低時，閾值電壓升高而過驅(qū)動電壓不產(chǎn)生變化，當溫度升高時，閾值電壓降低而過驅(qū)動電壓不產(chǎn)生變化，過驅(qū)動電壓恒定。但是在本發(fā)明中，不使用放大器，不存在對放大器進行控制的恒流源，各PMOS晶體管不會由于該恒流源的恒流而動作。這樣一來，當溫度降低時，閾值電壓升高而過驅(qū)動電壓降低，當溫度升高時，閾值電壓降低而過驅(qū)動電壓升高，過驅(qū)動電壓不會成為恒定。即，閾值電壓和過驅(qū)動電壓的變化抵消。由此，溫度較低時的柵極源極間電壓降低，相應(yīng)地，可以降低電壓V5。由此，用于最低動作的電壓V5可以較低。
此外，PMOS晶體管12、PMOS晶體管14、PMOS晶體管16、PMOS晶體管18和PMOS晶體管20的各柵極漏極間電壓(柵地-陰地放大電路用電壓)是已存在的電阻41上產(chǎn)生的電壓(V3-V2)，因此不需要重新設(shè)置用于生成各柵地-陰地放大電路用電壓的電路。相應(yīng)地，帶隙基準電壓電路的電路規(guī)模變小。
此外，即使溫度升高，電壓V5也升高，PMOS晶體管11、PMOS晶體管13、PMOS晶體管15、PMOS晶體管17和PMOS晶體管19的柵極源極間電壓和源極漏極間電壓也升高，因此這些晶體管的驅(qū)動能力不會降低。
<第二實施方式> 圖3是示出第二實施方式的帶隙基準電壓電路的電路圖。
第二實施方式的帶隙基準電壓電路與第一實施方式相比，追加了PMOS晶體管22、PMOS晶體管24、電阻43、電阻44、NMOS晶體管34和NMOS晶體管36。
PMOS晶體管19的柵極與PMOS晶體管17的柵極連接，并與PMOS晶體管16的漏極和電阻41的連接點連接，PMOS晶體管19的源極與電壓供給電路51的輸出端子連接，PMOS晶體管19的漏極與PMOS晶體管20的源極連接。PMOS晶體管20的柵極與PMOS晶體管18的柵極連接，與電阻41和PNP雙極晶體管62的發(fā)射極的連接點連接，并與PMOS晶體管12的柵極連接，PMOS晶體管20的漏極與NMOS晶體管34的柵極以及NMOS晶體管36的柵極連接。電阻43設(shè)置在PMOS晶體管20的漏極與NMOS晶體管34的漏極之間。NMOS晶體管34的源極與NMOS晶體管35的漏極連接。NMOS晶體管35的柵極與NMOS晶體管37的柵極以及NMOS晶體管34的漏極連接，NMOS晶體管35的源極與接地端子連接。PMOS晶體管21的柵極與PMOS晶體管23的柵極以及PMOS晶體管22的漏極連接，PMOS晶體管21的源極與電源端子連接，PMOS晶體管21的漏極與PMOS晶體管22的源極連接。PMOS晶體管22的柵極與PMOS晶體管24的柵極連接，并與電阻44和NMOS晶體管36的漏極的連接點連接。電阻44設(shè)置在PMOS晶體管22的漏極與NMOS晶體管36的漏極之間。NMOS晶體管36的源極與NMOS晶體管37的漏極連接。NMOS晶體管37的源極與接地端子連接。PMOS晶體管23的源極與電源端子連接，PMOS晶體管23的漏極與PMOS晶體管24的源極連接。PMOS晶體管24的漏極與輸出端子52連接。電阻42設(shè)置在輸出端子52與PNP雙極晶體管63的發(fā)射極之間。PNP雙極晶體管63的基極和集電極與接地端子連接。
接下來，說明第二實施方式的帶隙基準電壓電路的動作。
這里，PMOS晶體管21～24具有相同的尺寸。NMOS晶體管34～37具有相同的尺寸。
當溫度升高時，如第一實施方式那樣，在電阻41上產(chǎn)生與電壓(V1-V2)準確相同的電壓(V3-V2)，基準電壓Vref很難具有溫度特性。
另外，NMOS晶體管34和NMOS晶體管36相對于NMOS晶體管35和NMOS晶體管37發(fā)揮柵地-陰地放大電路的功能。后者晶體管組與前者晶體組之間的各柵極電壓差成為在電阻43上產(chǎn)生的電壓，因此，后者晶體管組與前者晶體組之間的各源極電壓差也成為在電阻43上產(chǎn)生的電壓。即，后者晶體管組的各源極漏極間電壓成為在電阻43上產(chǎn)生的電壓。由此，后者晶體管組的各漏極電壓分別不基于針對后者晶體管組的各漏極的連接關(guān)系，而是基于在電阻43上產(chǎn)生的電壓。
此外，PMOS晶體管22和PMOS晶體管24相對于PMOS晶體管21和PMOS晶體管23發(fā)揮柵地-陰地放大電路的功能。后者晶體管組與前者晶體管組的各柵極電壓差成為在電阻44上產(chǎn)生的電壓，因此后者晶體管組與前者晶體管組的各源極電壓差也成為在電阻44上產(chǎn)生的電壓。即，后者晶體管組的各源極漏極間電壓成為在電阻44上產(chǎn)生的電壓。由此，后者晶體管組的各漏極電壓分別不基于針對后者晶體管組的各漏極的連接關(guān)系，而是基于在電阻44上產(chǎn)生的電壓。
當溫度降低時，如第一實施方式那樣，在電阻41上產(chǎn)生與電壓(V1-V2)準確相等的電壓(V3-V2)，基準電壓Vref很難具有溫度特性。
接下來，分別說明第二實施方式的帶隙基準電壓電路的各節(jié)點上成立的數(shù)學(xué)式。
根據(jù)算式(5)，設(shè)電阻43的電阻是R3，則在電阻43上產(chǎn)生的電壓Vr3通過算式21來算出。
Vr3＝I·R3＝Aln(N)·R3/R1…(21) 在NMOS晶體管34～37中，設(shè)柵極長度為Ln，柵極寬度為Wn，載流子的遷移率是μn，柵極絕緣膜的電容是Coxn，則驅(qū)動能力Dn通過算式22來算出。
Dn＝(Ln/Wn)·1/(μn·Coxn)…(22) 在NMOS晶體管35和NMOS晶體管37中，源極漏極間電壓Vdsn通過算式23來算出。
Vdsn＝Dn1/2·(2I)1/2…(23) 在NMOS晶體管35和NMOS晶體管37中，這些晶體管的源極漏極間電壓Vdsn成為在電阻43上產(chǎn)生的電壓Vr3，因此根據(jù)算式(21)， Vdsn＝Aln(N)·R3/R1…(24) 成立，根據(jù)算式(23)和算式(24)， Dn1/2·(2I)1/2＝Aln(N)·R3/R1…(25) 成立。這里，為了確保這些晶體管的動作，需要 Dn1/2·(2I)1/2＜Aln(N)·R3/R1…(26) 始終成立。即，根據(jù)算式(5)，需要 Dn1/2·(2Aln(N)/R1)1/2＜Aln(N)·R3/R1 2Dn·R1/R32＜Aln(N)…(27) 始終成立。算式(27)的右邊和左邊都具有正溫度系數(shù)，因此算式(27)比較容易成立。
根據(jù)算式(5)，設(shè)電阻44的電阻為R4，則在電阻44上產(chǎn)生的電壓通過算式(28)來算出。
Vr4＝I·R4＝Aln(N)·R4/R1…(28) 在PMOS晶體管11～24中，設(shè)柵極長度為Lp，柵極寬度為Wp，載流子的遷移率是μp，柵極絕緣膜的電容是Coxp，則驅(qū)動能力Dp通過算式29來算出。
Dp＝(Lp/Wp)·1/(μp·Coxp)…(29) 在PMOS晶體管21和PMOS晶體管23中，源極漏極間電壓Vdsp通過算式30來算出。
Vdsp＝Dp1/2·(2I)1/2…(30) 在PMOS晶體管21和PMOS晶體管23中，這些晶體管的源極漏極間電壓Vdsp成為在電阻44上產(chǎn)生的電壓Vr4，因此根據(jù)算式(28)， Vdsp＝Aln(N)·R4/R1…(31) 成立，根據(jù)算式(30)和算式(31)， Dp1/2·(2I)1/2＝Aln(N)·R4/R1…(32) 成立。這里，為了確保這些晶體管的動作，需要 Dp1/2·(2I)1/2＜Aln(N)·R4/R1…(33) 始終成立。即，根據(jù)算式(5)，需要 Dp1/2·(2Aln(N)/R1)1/2＜Aln(N)·R4/R1 2Dp·R1/R42＜Aln(N)…(34) 始終成立。算式(34)的右邊和左邊都具有正溫度系數(shù)，因此算式(34)比較容易成立。
這樣一來，NMOS晶體管35和NMOS晶體管37的各漏極電壓分別不基于針對NMOS晶體管35和NMOS晶體管37的各漏極的連接關(guān)系，而是基于在電阻43上產(chǎn)生的電壓Vr3。由此，由NMOS晶體管35和NMOS晶體管37構(gòu)成的電流鏡電路的輸出電流準確。此外，PMOS晶體管21和PMOS晶體管23的各漏極電壓分別不基于針對PMOS晶體管21和PMOS晶體管23的各漏極的連接關(guān)系，而是基于在電阻44上產(chǎn)生的電壓Vr4。由此，由PMOS晶體管21和PMOS晶體管23構(gòu)成的電流鏡電路的輸出電流準確。
<第三實施方式> 圖4是示出第三實施方式的帶隙基準電壓電路的電路圖。
第三實施方式的帶隙基準電壓電路與第一實施方式比較，刪除了PMOS晶體管19～21、PMOS晶體管23、NMOS晶體管35、NMOS晶體管37、電阻42以及PNP雙極晶體管63，并追加了放大器71、PMOS晶體管72～73、電阻75～76以及PMOS晶體管77～78。
放大器71設(shè)置在電源端子與接地端子之間，放大器71的非反轉(zhuǎn)輸入端子與PMOS晶體管14的漏極和PNP雙極晶體管61的發(fā)射極的連接點連接，放大器71的反轉(zhuǎn)輸入端子與PMOS晶體管72的漏極和電阻75的連接點連接，放大器71的輸出端子與PMOS晶體管72～73的柵極連接。PMOS晶體管72的源極與電源端子連接。電阻75設(shè)置在PMOS晶體管72的漏極與接地端子之間。PMOS晶體管73的源極與電源端子連接，PMOS晶體管73的漏極與輸出端子52連接。電阻76設(shè)置在輸出端子52與接地端子之間。PMOS晶體管77的柵極與PMOS晶體管17的柵極連接，并與PMOS晶體管16的漏極和電阻41的連接點連接，PMOS晶體管77的源極與電壓供給電路51的輸出端子連接，PMOS晶體管77的漏極與PMOS晶體管78的源極連接。PMOS晶體管78的柵極與PMOS晶體管18的柵極連接，與電阻41和PNP雙極晶體管62的發(fā)射極的連接點連接，并與PMOS晶體管12的柵極連接，PMOS晶體管78的漏極與輸出端子52連接。
PMOS晶體管77基于電源電壓Vdd而動作，根據(jù)流過電阻41的電流而流出具有正溫度系數(shù)的輸出電流。PMOS晶體管72基于電源電壓Vdd而動作，根據(jù)電壓V1和在電阻75上產(chǎn)生的電壓而流出具有負溫度系數(shù)的輸出電流。PMOS晶體管73根據(jù)電源電壓Vdd而動作，根據(jù)PMOS晶體管72的輸出電流而流出具有負溫度系數(shù)的輸出電流。電阻76通過流過PMOS晶體管77的具有正溫度系數(shù)的輸出電流和PMOS晶體管73的具有負溫度系數(shù)的輸出電流的雙方，產(chǎn)生基準電壓Vref。
接下來，說明第三實施方式的帶隙基準電壓電路的動作。
這里，PMOS晶體管11～18以及PMOS晶體管77～78具有相同的尺寸。PMOS晶體管72～73具有相同的尺寸。
此外，放大器71的非反轉(zhuǎn)輸入端子的電壓是電壓V1，放大器71的反轉(zhuǎn)輸入端子的電壓是電壓V8。PMOS晶體管72流出電流I72，PMOS晶體管73流出電流I73，PMOS晶體管77流出電流I77。
當溫度升高時，如第一實施方式那樣，在電阻41上產(chǎn)生與電壓(V1-V2)準確相等的電壓(V3-V2)。
如第一實施方式那樣，電壓V1與電壓V3相等，電壓V1和電壓V2具有負溫度系數(shù)，電壓V2的負溫度系數(shù)比電壓V1的傾斜度大。由此，在電阻41上產(chǎn)生的電壓(V3-V2)具有正溫度系數(shù)。這樣一來，在電阻41上流過的電流I15也具有正溫度系數(shù)。電流I15通過由PMOS晶體管15和PMOS晶體管77構(gòu)成的電流鏡電路而成為電流I77。電流I77也具有正溫度系數(shù)。
放大器71的非反轉(zhuǎn)輸入端子和反轉(zhuǎn)輸入端子是虛短路，因此電壓V1和電壓V8大致相等。電壓V1和電壓V8具有負溫度系數(shù)，因此電流I72也具有負溫度系數(shù)。電流I72通過由PMOS晶體管72和PMOS晶體管73構(gòu)成的電流鏡電路而成為電流I73。電流I73也具有負溫度系數(shù)。
這里，電流I77和電流I73流入電阻76。電流I77具有正溫度系數(shù)，電流I73具有負溫度系數(shù)，在輸出端子52上電流I77的正溫度系數(shù)與電流I73的負溫度系數(shù)抵消時，流過電阻76的電流很難具有溫度特性，在電阻76上產(chǎn)生的電壓很難具有溫度特性，因此基準電壓Vref也很難具有溫度特性。
當溫度降低時，如前所述，在電阻41上產(chǎn)生與電壓(V1-V2)準確相等的電壓(V3-V2)，基準電壓Vref很難具有溫度特性。
接下來，分別說明在第三實施方式的帶隙基準電壓電路的各節(jié)點成立的數(shù)學(xué)式。
根據(jù)算式(2)，設(shè)電流I72和電流I73的電流相等為I2，設(shè)電阻75的電阻為R5，則電壓V8通過算式51來算出，電流I2通過算式52來算出。
V8＝V1＝Aln(I/Is)＝R5·I2…(51) I2＝Aln(I/Is)/R5…(52) 根據(jù)算式(5)和算式(52)，流過電阻75的電流I3通過算式53來算出。
I3＝Aln(N)/R1+Aln(I/Is)/R5＝Aln(N)/R1+A ln{Aln(N)/(R1·Is)}/R5…(53) 設(shè)電阻76的電阻為R6，則基準電壓Vref通過算式54來算出。
Vref＝R6·I3＝Aln(N)·R6/R1+Aln{Aln(N)/(R 1·Is)}·R6/R5＝Aln(N)·R6/R1-Aln{R1·Is/A ln(N)}·R6/R5…(54) 這里，在算式(54)的第二項{R1·Is/Aln(N)}中，分母的系數(shù)A和分子的逆向飽和電流Is隨溫度變化。因此，通過調(diào)整分母的N和分子的電阻R1來使分母的溫度變化和分子的溫度變化相等時，上述的{R1·Is/Aln(N)}不隨溫度變化。
這樣一來，當調(diào)整由PMOS晶體管15和PMOS晶體管77構(gòu)成的電流鏡電路與由PMOS晶體管72～73構(gòu)成的電流鏡電路的電流鏡比時，電流I77和電流I73被調(diào)整，在電阻76上流過的電流被調(diào)整，在電阻76上產(chǎn)生的電壓被調(diào)整，基準電壓Vref也被調(diào)整。例如，當電流I77和電流I73減少時，流過電阻76的電流也減少，在電阻76上產(chǎn)生的電壓降低，基準電壓Vref降低。這樣一來，能夠容易地輸出較低的基準電壓Vref。
權(quán)利要求
1.一種生成基準電壓的帶隙基準電壓電路，其特征在于，在該帶隙基準電壓電路中具有
第一感溫元件，其基于溫度而輸出具有負溫度系數(shù)的輸出電壓；
第二感溫元件，其基于所述溫度而輸出具有負溫度系數(shù)的輸出電壓；
第一電阻，其基于從所述第一感溫元件的輸出電壓減去所述第二感溫元件的輸出電壓而得到的電壓，產(chǎn)生具有正溫度系數(shù)的電壓；
第一個第一導(dǎo)電型MOS晶體管，其基于第二電源電壓而動作，基于所述第一感溫元件的輸出電壓而流出輸出電流；
第二個第一導(dǎo)電型MOS晶體管，其基于所述第二電源電壓而動作，基于所述第二感溫元件的輸出電壓和在所述第一電阻上產(chǎn)生的電壓的合計電壓而流出輸出電流；
第一個第二導(dǎo)電型MOS晶體管，其基于所述第二電源電壓而動作，基于所述第二個第一導(dǎo)電型MOS晶體管的輸出電流而流出輸出電流；
供給所述第二電源電壓的電壓供給電路，其基于第一電源電壓而動作，當由所述第一個第一導(dǎo)電型MOS晶體管和所述第一個第二導(dǎo)電型MOS晶體管的輸出電流決定的輸入電壓降低時，所述電壓供給電路進行動作使得所述第二電源電壓以不取決于所述第一電源電壓的變動的方式升高，當所述輸入電壓升高時，所述電壓供給電路進行動作使得所述第二電源電壓以不取決于所述第一電源電壓的變動的方式降低，從而使得所述第一感溫元件的輸出電壓與所述合計電壓相等；
第三個第一導(dǎo)電型MOS晶體管，其基于所述第一電源電壓而動作，基于流過所述第一電阻的電流而流出具有正溫度系數(shù)的輸出電流；
第二電阻，其基于所述第三個第一導(dǎo)電型MOS晶體管的輸出電流，產(chǎn)生具有正溫度系數(shù)的電壓；以及
第三感溫元件，其基于所述第三個第一導(dǎo)電型MOS晶體管的輸出電流和所述溫度，輸出具有負溫度系數(shù)的輸出電壓。
2.根據(jù)權(quán)利要求1所述的帶隙基準電壓電路，其特征在于，該帶隙基準電壓電路還具有分別設(shè)置在所述第一個第一導(dǎo)電型MOS晶體管和所述第二個第一導(dǎo)電型MOS晶體管的漏極上的多個第一柵地-陰地放大電路。
3.根據(jù)權(quán)利要求2所述的帶隙基準電壓電路，其特征在于，該帶隙基準電壓電路還具有設(shè)置在所述第三個第一導(dǎo)電型MOS晶體管的漏極上的第二柵地-陰地放大電路。
4.根據(jù)權(quán)利要求1所述的帶隙基準電壓電路，其特征在于，
所述電壓供給電路具有
第二導(dǎo)電型耗盡型MOS晶體管，其源極與輸出端子連接，對其漏極施加所述第一電源電壓；
第三電阻，其設(shè)置在所述第二導(dǎo)電型耗盡型MOS晶體管的柵極與源極之間；以及
第二個第二導(dǎo)電型MOS晶體管，對其柵極施加所述輸入電壓，其源極與接地端子連接，其漏極與所述第二導(dǎo)電型耗盡型MOS晶體管的柵極連接。
5.一種生成基準電壓的帶隙基準電壓電路，其特征在于，在該帶隙基準電壓電路中具有
第一感溫元件，其基于溫度而輸出具有負溫度系數(shù)的輸出電壓；
第二感溫元件，其基于所述溫度而輸出具有負溫度系數(shù)的輸出電壓；
第一電阻，其基于從所述第一感溫元件的輸出電壓減去所述第二感溫元件的輸出電壓而得到的電壓，產(chǎn)生具有正溫度系數(shù)的電壓；
第一個第一導(dǎo)電型MOS晶體管，其基于第二電源電壓而動作，基于所述第一感溫元件的輸出電壓而流出輸出電流；
第二個第一導(dǎo)電型MOS晶體管，其基于所述第二電源電壓而動作，基于所述第二感溫元件的輸出電壓和在所述第一電阻上產(chǎn)生的電壓的合計電壓而流出輸出電流；
第一個第二導(dǎo)電型MOS晶體管，其基于所述第二電源電壓而動作，基于所述第二個第一導(dǎo)電型MOS晶體管的輸出電流而流出輸出電流；
供給所述第二電源電壓的電壓供給電路，其基于第一電源電壓而動作，當由所述第一個第一導(dǎo)電型MOS晶體管和所述第一個第二導(dǎo)電型MOS晶體管的輸出電流決定的輸入電壓降低時，所述電壓供給電路進行動作使得所述第二電源電壓以不取決于所述第一電源電壓的變動的方式升高，當所述輸入電壓升高時，所述電壓供給電路進行動作使得所述第二電源電壓以不取決于所述第一電源電壓的變動的方式降低，從而使得所述第一感溫元件的輸出電壓與所述合計電壓相等；
第三個第一導(dǎo)電型MOS晶體管，其基于所述第一電源電壓而動作，基于流過所述第一電阻的電流而流出具有正溫度系數(shù)的輸出電流；
第四個第一導(dǎo)電型MOS晶體管，其基于所述第一電源電壓而動作，基于所述第一感溫元件的輸出電壓和第二電阻，流出具有負溫度系數(shù)的輸出電流；
第五個第一導(dǎo)電型MOS晶體管，其基于所述第一電源電壓而動作，基于所述第四個第一導(dǎo)電型MOS晶體管的輸出電流，流出具有負溫度系數(shù)的輸出電流；以及
第二電阻，其流過所述第三個第一導(dǎo)電型MOS晶體管的具有正溫度系數(shù)的輸出電流和所述第五個第一導(dǎo)電型MOS晶體管的具有負溫度系數(shù)的輸出電流的雙方，由此產(chǎn)生所述基準電壓。
6.根據(jù)權(quán)利要求5所述的帶隙基準電壓電路，其特征在于，該帶隙基準電壓電路還具有分別設(shè)置在所述第一個第一導(dǎo)電型MOS晶體管和所述第二個第一導(dǎo)電型MOS晶體管的漏極上的多個第一柵地-陰地放大電路。
7.根據(jù)權(quán)利要求5所述的帶隙基準電壓電路，其特征在于，
所述電壓供給電路具有
第二導(dǎo)電型耗盡型MOS晶體管，其源極與輸出端子連接，對其漏極施加所述第一電源電壓；
第三電阻，其設(shè)置在所述第二導(dǎo)電型耗盡型MOS晶體管的柵極與源極之間；以及
第二個第二導(dǎo)電型MOS晶體管，對其柵極施加所述輸入電壓，其源極與接地端子連接，其漏極與所述第二導(dǎo)電型耗盡型MOS晶體管的柵極連接。
全文摘要
本發(fā)明提供一種電源電壓變動去除比良好的帶隙基準電壓電路。通過電壓供給電路(51)，電壓(V5)不取決于電源電壓(Vdd)的變動。在電阻(41)上產(chǎn)生的具有正溫度系數(shù)的電壓(V3-V2)不基于電源電壓(Vdd)而是基于電壓(V5)，因此不取決于電源電壓(Vdd)的變動。由此，帶隙基準電壓電路的電源電壓變動去除比變得良好。
文檔編號G05F3/30GK101685317SQ20091017553
公開日2010年3月31日 申請日期2009年9月22日 優(yōu)先權(quán)日2008年9月22日
發(fā)明者吉川清至 申請人:精工電子有限公司