專利名稱：用于系統(tǒng)級(jí)cmos集成電路的二次線性電源系統(tǒng)的防閂鎖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種防閂鎖電路。
背景技術(shù)：
CMOS集成電路由于其具有靜態(tài)功率低、扇出能力強(qiáng)、溫度穩(wěn)定性好以及抗噪聲能 力強(qiáng)等優(yōu)點(diǎn)在航空、航天中應(yīng)用廣泛。而在CMOS集成電路中，閂鎖是一種不可避免的寄生 效應(yīng)，這種效應(yīng)是由CMOS晶片內(nèi)固有的2個(gè)寄生雙極型晶體管所引起，構(gòu)成一種PNPN結(jié) 構(gòu)，一旦觸發(fā)這種結(jié)構(gòu)，在電源與地形成低阻抗大電流通路，導(dǎo)致器件損傷甚至毀壞。針對 器件級(jí)的電路，由于其功耗小，通常從版圖、工藝方面抑制閂鎖，例如采用S0S(宇航級(jí)藍(lán)寶 石)工藝、電源端加電阻等措施；而針對系統(tǒng)級(jí)、大規(guī)模的CMOS電路，由于其功耗大，不能完 全采用器件級(jí)的防閂鎖措施，目前對于閂鎖的抑制尚無可行措施。

發(fā)明內(nèi)容
本發(fā)明的目的是解決目前在系統(tǒng)級(jí)、大規(guī)模的CMOS電路中存在的閂鎖效應(yīng)無法 抑制的問題，提供了一種用于系統(tǒng)級(jí)CMOS集成電路的二次線性電源系統(tǒng)的防閂鎖電路。
它包括低壓差線性穩(wěn)壓器、閂鎖檢測電路、單穩(wěn)態(tài)觸發(fā)電路、撬杠輸出電路(7)、關(guān) 斷電源電路(8)和泄放電流電路； n個(gè)低壓差線性穩(wěn)壓器的電源輸入端分別連接一個(gè)一次電源的正極輸出端，n個(gè) 低壓差線性穩(wěn)壓器的報(bào)警輸出端相連后再與閂鎖檢測電路的輸入端相連，閂鎖檢測電路的 輸出端連接單穩(wěn)態(tài)觸發(fā)電路的觸發(fā)信號(hào)輸入端，單穩(wěn)態(tài)觸發(fā)電路的輸出端連接撬杠輸出電 路的輸入端，撬杠輸出電路的n個(gè)關(guān)斷電源信號(hào)輸出端分別連接一個(gè)關(guān)斷電源電路的輸入 端，每個(gè)關(guān)斷電源電路的輸出端連接一個(gè)低壓差線性穩(wěn)壓器的控制信號(hào)輸入端，撬杠輸出 電路的n個(gè)泄放電流信號(hào)輸出端分別連接一個(gè)泄放電流電路的控制信號(hào)輸入端，每個(gè)泄放 電流電路的電流輸入端連接一個(gè)低壓差線性穩(wěn)壓器的電源輸出端，每個(gè)泄放電流電路的電 流輸出端均與地相連，其中n為正整數(shù)。 本發(fā)明的防閂鎖電路，能夠有效的檢測閂鎖事件，并在檢測到閂鎖事件時(shí)關(guān)斷電 源、快速泄放電流，保護(hù)二次線性電源系統(tǒng)，保證了二次電源系統(tǒng)的高可靠性和高安全性。


圖1為本發(fā)明的防閂鎖電路的結(jié)構(gòu)示意圖； 圖2為本發(fā)明具體實(shí)施方式
二的上電復(fù)位電路的電路示意圖； 圖3為圖2中B處電壓的時(shí)域曲線圖； 圖4為本發(fā)明具體實(shí)施方式
三的單穩(wěn)態(tài)觸發(fā)電路的電路示意圖； 圖5為本發(fā)明具體實(shí)施方式
四的撬杠輸出電路的電路示意圖； 圖6為本發(fā)明具體實(shí)施方式
五的實(shí)施例的電路示意圖。
具體實(shí)施例方式
具體實(shí)施方式
一 結(jié)合圖1說明本具體實(shí)施方式
，本具體實(shí)施方式
包括低壓差線 性穩(wěn)壓器3、閂鎖檢測電路4、單穩(wěn)態(tài)觸發(fā)電路6、撬杠輸出電路7、關(guān)斷電源電路8和泄放電 流電路9 ; n個(gè)低壓差線性穩(wěn)壓器3的電源輸入端分別連接一個(gè)一次電源的正極輸出端Vin， n個(gè)低壓差線性穩(wěn)壓器3的報(bào)警輸出端相連后再與閂鎖檢測電路4的輸入端相連，閂鎖檢測 電路4的輸出端連接單穩(wěn)態(tài)觸發(fā)電路6的觸發(fā)信號(hào)輸入端，單穩(wěn)態(tài)觸發(fā)電路6的輸出端連 接撬杠輸出電路7的輸入端，撬杠輸出電路7的n個(gè)關(guān)斷電源信號(hào)輸出端分別連接一個(gè)關(guān) 斷電源電路8的輸入端，每個(gè)關(guān)斷電源電路8的輸出端連接一個(gè)低壓差線性穩(wěn)壓器3的控 制信號(hào)輸入端，撬杠輸出電路7的n個(gè)泄放電流信號(hào)輸出端分別連接一個(gè)泄放電流電路9 的控制信號(hào)輸入端，每個(gè)泄放電流電路9的電流輸入端連接一個(gè)低壓差線性穩(wěn)壓器3的電 源輸出端，每個(gè)泄放電流電路9的電流輸入端均與地相連，其中n為正整數(shù)。
防閂鎖電路正常工作時(shí)，閂鎖檢測電路4監(jiān)測閂鎖事件的發(fā)生。在閂鎖檢測電路 4未檢測到閂鎖事件時(shí)，閂鎖檢測電路4輸出高電平給單穩(wěn)態(tài)觸發(fā)電路6，此時(shí)單穩(wěn)態(tài)觸發(fā) 電路6未被觸發(fā)；當(dāng)閂鎖檢測電路4檢測到閂鎖事件時(shí)，閂鎖檢測電路4的輸出信號(hào)將從高 電平變?yōu)榈碗娖剑纱水a(chǎn)生的下降沿將觸發(fā)單穩(wěn)態(tài)觸發(fā)電路6，進(jìn)而啟動(dòng)撬杠輸出電路7， 撬杠輸出電路7輸出關(guān)斷電源信號(hào)，控制關(guān)斷電源電路8關(guān)斷所有低壓差線性穩(wěn)壓器3的 線性電源輸出，即關(guān)斷二次線性電源，撬杠輸出電路7還輸出電流泄放信號(hào)，控制泄放電流 電路9快速泄放閂鎖產(chǎn)生的大電流。閂鎖效應(yīng)解除后，單穩(wěn)態(tài)觸發(fā)電路6的輸出信號(hào)結(jié)束 并恢復(fù)原穩(wěn)定狀態(tài)，低壓差線性穩(wěn)壓器3重新恢復(fù)工作狀態(tài)。 在本具體實(shí)施方式
中，所述的n個(gè)低壓差線性穩(wěn)壓器3采用"線與"思想，即每個(gè) 低壓差線性穩(wěn)壓器3的報(bào)警信號(hào)采用集電極開路門輸出，并將所有的集電極開路門輸出端 相連，由此可將各報(bào)警信號(hào)取并集后再輸出。
具體實(shí)施方式
二 結(jié)合圖2說明本具體實(shí)施方式
，與具體實(shí)施方式
一不同的是，本具體實(shí)施方式
還包括一個(gè)上電復(fù)位電路5，所述的上電復(fù)位電路5由第一電阻Rl、第二電 阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第二十七電阻R27、第一三極管 Tl、第二三極管T2以及第一電容器Cl組成，所述第一電阻Rl的一端、第三電阻R3的一端 和第二三極管T2的發(fā)射極都與第二十七電阻(R27)的一端相連，第二十七電阻(R27)的另 一端連接一次電源的正極輸出端Vin，第一三極管Tl的基極和第五電阻R5的一端都與第二 電阻R2的一端相連，第二電阻R2的另一端和第一電容器C1的正極都與第一電阻R1的另 一端相連，第三電阻R3的另一端和第四電阻R4的一端都與第一三極管Tl的集電極相連， 第四電阻R4的另一端連接第二三極管T2的基極，第五電阻R5的另一端和第六電阻R6的 一端都與第二三極管T2的集電極相連，第一電容器C1的負(fù)極、第一三極管T1的發(fā)射極和 第六電阻R6的另一端均接地，第二三極管T2的集電極引出一端作為上電復(fù)位電路5的輸 出端，該輸出端連接單穩(wěn)態(tài)觸發(fā)電路6的復(fù)位清零輸入端，本具體實(shí)施方式
的其他組成與 連接方式均分別與具體實(shí)施方式
一相同。 上電過程中，由于第一電容器Cl的作用，第一三極管Tl開始處于關(guān)斷狀態(tài)，經(jīng)過 一段時(shí)間第一三極管T1導(dǎo)通，上電復(fù)位電路5輸出高電平給單穩(wěn)態(tài)觸發(fā)電路6。在電源上電過程中，線性電源的建立、芯片的配置等均需要一定的時(shí)間，且由于容性負(fù)載的充電作 用、配置管腳的狀態(tài)等因素可能引起大電流的出現(xiàn)，可能會(huì)導(dǎo)致單穩(wěn)態(tài)觸發(fā)電路6被誤觸 發(fā)，從而導(dǎo)致對閂鎖的錯(cuò)誤檢測。在本具體實(shí)施方式
中，在上電及配置過程中，上電復(fù)位電 路5輸出置位信號(hào)給單穩(wěn)態(tài)觸發(fā)電路6，保證了單穩(wěn)態(tài)觸發(fā)電路6在上電及配置過程中不會(huì) 被誤觸發(fā)，使整個(gè)防閂鎖電路在上電及配置過程中狀態(tài)穩(wěn)定。 通過調(diào)節(jié)上電復(fù)位電路5中的第一 電阻Rl 、第二電阻R2、第五電阻R5、第六電阻 R6的阻值及第一電容器C1來調(diào)節(jié)輸出信號(hào)的上升沿時(shí)間，可以控制上電復(fù)位時(shí)間。
參見圖3，上電初始階段，B點(diǎn)電壓可由第一電阻R1、第二電阻R2、第五電阻R5和 第六電阻R6的阻值以及第一電容器C1的容值來確定
<formula>formula see original document page 6</formula> 理論計(jì)算B點(diǎn)電壓的時(shí)域曲線如圖3所示，根據(jù)所需上電復(fù)位時(shí)間，可確定B點(diǎn)電 壓值，B點(diǎn)電壓值可通過調(diào)節(jié)上式中各電阻阻值和電容容值來實(shí)現(xiàn)。
具體實(shí)施方式
三結(jié)合圖4說明本具體實(shí)施方式
，與具體實(shí)施方式
一或二不同的 是，所述的單穩(wěn)態(tài)觸發(fā)電路6由用于控制閂鎖觸發(fā)時(shí)間的第一斯密特觸發(fā)器、用于清除閂 鎖信號(hào)的第二斯密特觸發(fā)器、第一與非門Nl和第二與非門N2組成，所述第一斯密特觸發(fā)器 由第八電容器C8、第二十五電阻R25和第一芯片LS1組成，所述第二斯密特觸發(fā)器由第九電 容器C9、第二十六電阻R26和第二芯片LS2組成，第八電容器C8的正極連接第一芯片LSI 的C端，第八電容器C8的負(fù)極和第二十五電阻R25的一端都與第一芯片LS1的R端相連， 第一芯片LSI的A端作為單穩(wěn)態(tài)觸發(fā)電路6的觸發(fā)信號(hào)輸入端，第一芯片LSI的Q端連接 第二芯片LS2的A端，第九電容器C9的正極連接第二芯片LS2的C端，第九電容器C9的負(fù) 極和第二十六電阻R26的一端都與第二芯片LS2的R端相連，第二芯片LS2的G端連接第 一與非門Nl的第一輸入端，第一與非門Nl的第二輸入端和第二芯片LS2的CLR端相連后 引出一端作為單穩(wěn)態(tài)觸發(fā)電路6的復(fù)位清零輸入端，第二與非門N2的兩個(gè)輸入端都與第一 與非門Nl的輸出端相連，第二與非門N2的輸出端連接第一芯片LSI的CLR端，第二十五電 阻R25的另一端、第一芯片LSI的R端、第二十六電阻R26的另一端和第二芯片LS2的B端 都與直流電源的正極輸出端V+相連，第一芯片LS1的5端作為單穩(wěn)態(tài)觸發(fā)電路6的輸出端； 所述第一芯片(LSI)和第二芯片(LS2)的型號(hào)均為SN54LS221，本具體實(shí)施方式
的其他組成 與連接方式均分別與具體實(shí)施方式
一或二相同。 斯密特觸發(fā)器的RC電路與輸出脈沖寬度的關(guān)系由下式確定
t out = RCln 2 " 0. 7RC 式中，t 。ut為輸出脈沖寬度，R為RC電路中電阻的阻值，C為RC電路中電容的容值。 當(dāng)閂鎖檢測電路4檢測到閂鎖事件后，閂鎖檢測電路4被觸發(fā)并輸出一個(gè)控制脈 沖，觸發(fā)單穩(wěn)態(tài)觸發(fā)電路6，根據(jù)各路線性電源在閂鎖發(fā)生時(shí)的放電時(shí)間來調(diào)整第一斯密特 觸發(fā)器的RC電路；第二斯密特觸發(fā)器輸出一個(gè)閂鎖清除信號(hào)，在閂鎖電路觸發(fā)后一定時(shí)間 后清除閂鎖信號(hào)，從而達(dá)到進(jìn)一步控制閂鎖觸發(fā)時(shí)間的目的，此后線性電源恢復(fù)啟動(dòng)。
具體實(shí)施方式
四結(jié)合圖5說明本具體實(shí)施方式
，與具體實(shí)施方式
一或二不同的 是，所述的撬杠輸出電路7由第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第十一電阻Rll、第三三極管T3、第四三極管T4、第二電容器C2、第三電容器C3、第四電容器C4、 n 個(gè)第十二電阻R12、 n個(gè)第十三電阻R13、 n個(gè)第十四電阻R14、 n個(gè)第十五電阻R15、 n個(gè)第 五三極管T5以及n個(gè)第六三極管T6組成； 第七電阻R7的一端作為撬杠輸出電路7的輸入端，第八電阻R8的一端、第九電阻 R9的一端、第三三極管T3的發(fā)射極、第二電容器C2的正極和第三電容器C3的正極都與直 流電源的正極輸出端V+相連，第七電阻R7的另一端和第八電阻R8的另一端都與第四三極 管T4的基極相連，第四三極管T4的發(fā)射極和第九電阻R9的另一端都與第三三極管T3的 基極相連，第四三極管T4的集電極經(jīng)第十電阻R10接地，第三三極管T3的集電極連接n個(gè) 第十四電阻R14的一端，每個(gè)第十四電阻R14的另一端都與一個(gè)第十五電阻R15的一端、一 個(gè)第六三極管T6的基極相連，每個(gè)第十五電阻R15的另一端和每個(gè)第六三極管T6的發(fā)射 極均接地，n個(gè)第六三極管T6的集電極分別作為撬杠輸出電路7的n個(gè)關(guān)斷電源信號(hào)輸出 端，第四電容器C4的正極和第十一電阻R11的一端都與第三三極管T3的集電極相連，第四 電容器C4的負(fù)極與第十一電阻Rll的另一端相連后再分別連接n個(gè)第十二電阻R12的一 端，每個(gè)第十二電阻R12的另一端都與一個(gè)第十三電阻R13的一端、一個(gè)第五三極管T5的 基極相連，每個(gè)第十三電阻R13的另一端和每個(gè)第五三極管T5的發(fā)射極均接地，n個(gè)第五三 極管T5的集電極分別作為撬杠輸出電路7的n個(gè)泄放電流信號(hào)輸出端，第二電容器C2的 負(fù)極和第三電容器C3的負(fù)極均接地，本具體實(shí)施方式
的其他組成與連接方式均分別與具 體實(shí)施方式一或二相同。 第四電容器C4的作用為加快電流泄放速度，第二電容器C2和第三電容器C3的作 用為緩解電流泄放時(shí)電流不足的現(xiàn)象。
具體實(shí)施方式
五結(jié)合圖6說明本具體實(shí)施方式
，本具體實(shí)施方式
為具體實(shí)施方 式四的一個(gè)具體實(shí)施例，n選取l，且 低壓差線性穩(wěn)壓器3由一個(gè)16腳或20腳的第三芯片UC、第十六電阻R16、第十七 電阻R17、第十八電阻R18、第十九電阻R19、第五電容器C5、第一可變電容器C6、第八三極 管T8、第九三極管T9、第一二極管Dl和第二二極管D2組成，以16腳為例說明本具體實(shí)施 方式，一次電源由輸入電源、輸入濾波電路1和直流/直流變換電路2組成，輸入電源的正 極輸出端連接輸入濾波電路的輸入端，輸入濾波電路的輸出端連接直流/直流變換電路2 的輸入端，直流/直流變換電路2的正極輸出端作為一次電源的正極輸出端Vin連接第三 芯片UC的7腳，第十九電阻R19并聯(lián)于第三芯片UC的7腳與6腳之間，第三芯片UC的6 腳連接第八三極管T8的發(fā)射極，第一可變電容器C6的正極連接第三芯片UC的11腳，第三 芯片UC的14腳作為低壓差線性穩(wěn)壓器3的控制信號(hào)輸入端，第八三極管T8的基極連接第 三芯片UC的12腳，第三芯片UC的13腳經(jīng)第十八電阻R18接地，第十六電阻R16的一端和 第十七電阻R17的一端都與第三芯片UC的9腳相連，第八三極管T8的集電極、第十六電阻 R16的另一端以及第五電容器C5的正極相連后引出一端，該端作為低壓差線性穩(wěn)壓器3的 電源輸出端，第三芯片UC的10腳連接第一二極管D1的陰極后，第一二極管D1的陽極連接 第九三極管T9的基極，第九三極管T9的發(fā)射極連接第二二極管D2的陽極，第二二極管D2 的陰極作為低壓差線性穩(wěn)壓器3的報(bào)警輸出端，第一可變電容器C6的負(fù)極、第十三極管第 十三極管T10的集電極、第二十電阻R20的另一端、第十七電阻R17的另一端、第九三極管 T9的集電極和第五電容器C5的負(fù)極均接地；所述第三芯片UC的型號(hào)為UC1834 ;
本具體實(shí)施方式
的關(guān)斷電源電路8由第十三極管第十三極管T10、第二可變電容 器C7以及第二十電阻R20組成，第十三極管第十三極管T10的基極作為關(guān)斷電源電路8的 輸入端，第二可變電容器C7的正極與第十三極管第十三極管T10的發(fā)射極相連后引出一 端，該端作為關(guān)斷電源電路8的輸出端，第二可變電容器C7的負(fù)極連接第二十電阻R20，第 十三極管第十三極管T10的集電極和第二十電阻R20的另一端均接地；
本具體實(shí)施方式
的泄放電流電路9由一個(gè)第七極管T7組成，第七極管T7的基極 作為泄放電流電路9的控制信號(hào)輸入端，第七極管T7的集電極作為泄放電流電路9的電流 輸入端，且該電流輸入端連接低壓差線性穩(wěn)壓器3的電源輸出端，第七極管T7的發(fā)射極作 為泄放電流電路9的電流輸出端，且該電流輸出端接地； 本具體實(shí)施方式
的閂鎖檢測電路4包括第二十一電阻R21、第二十二電阻R22、第 二十三電阻R23、第二十四電阻R24、第十一三極管T11以及第三與非門N3，第二十一電阻 R21的一端和第十一三極管Tll的發(fā)射極都與直流電源的正極輸出端V+相連，第二十一電 阻R21的另一端和第二十二電阻R22的一端都與第十一三極管Tll的基極相連，第二十二 電阻R22的另一端作為閂鎖檢測電路4的輸入端，第十一三極管Tll的集電極和第二十三 電阻R23的一端都與第三與非門N3的第一輸入端相連，第二十三電阻R23的另一端接地， 第三與非門N3的第二輸入端經(jīng)第二十四電阻R24接地，第三與非門的輸出端作為閂鎖檢測 電路4的輸出端；工作時(shí)，第三與非門N3的第二輸入端接收一個(gè)使能控制信號(hào)，該使能控制 信號(hào)可由現(xiàn)場可編程門陣列FPGA產(chǎn)生； 其中，本具體實(shí)施方式
中的直流電源由一次電源提供，在直流電源輸出端V+與一 次電源輸出端Vin之間連接一個(gè)用于分壓的第二十七電阻R27，使得直流電源輸出端V+的 電壓值為5V ; 本具體實(shí)施方式
的其他組成與連接方式均分別與具體實(shí)施方式
四相同。
權(quán)利要求
用于系統(tǒng)級(jí)CMOS集成電路的二次線性電源系統(tǒng)的防閂鎖電路，其特征在于它包括低壓差線性穩(wěn)壓器(3)、閂鎖檢測電路(4)、單穩(wěn)態(tài)觸發(fā)電路(6)、撬杠輸出電路(7)、關(guān)斷電源電路(8)和泄放電流電路(9)；n個(gè)低壓差線性穩(wěn)壓器(3)的電源輸入端分別連接一個(gè)一次電源的正極輸出端(Vin)，n個(gè)低壓差線性穩(wěn)壓器(3)的報(bào)警輸出端相連后再與閂鎖檢測電路(4)的輸入端相連，閂鎖檢測電路(4)的輸出端連接單穩(wěn)態(tài)觸發(fā)電路(6)的觸發(fā)信號(hào)輸入端，單穩(wěn)態(tài)觸發(fā)電路(6)的輸出端連接撬杠輸出電路(7)的輸入端，撬杠輸出電路(7)的n個(gè)關(guān)斷電源信號(hào)輸出端分別連接一個(gè)關(guān)斷電源電路(8)的輸入端，每個(gè)關(guān)斷電源電路(8)的輸出端連接一個(gè)低壓差線性穩(wěn)壓器(3)的控制信號(hào)輸入端，撬杠輸出電路(7)的n個(gè)泄放電流信號(hào)輸出端分別連接一個(gè)泄放電流電路(9)的控制信號(hào)輸入端，每個(gè)泄放電流電路(9)的電流輸入端連接一個(gè)低壓差線性穩(wěn)壓器(3)的電源輸出端，每個(gè)泄放電流電路(9)的電流輸出端均與地相連，其中n為正整數(shù)。
2. 根據(jù)權(quán)利要求1所述的用于系統(tǒng)級(jí)CM0S集成電路的二次線性電源系統(tǒng)的防閂鎖 電路，其特征在于它還包括一個(gè)上電復(fù)位電路(5)，所述的上電復(fù)位電路(5)由第一電阻 (Rl)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)、第六電阻(R6)、第 二十七電阻(R27)、第一三極管(Tl)、第二三極管(T2)以及第一電容器(Cl)組成，所述第 一電阻(Rl)的一端、第三電阻(R3)的一端和第二三極管(T2)的發(fā)射極都與第二十七電 阻(R27)的一端相連，第二十七電阻(R27)的另一端連接一次電源的正極輸出端(Vin)，第 一三極管(Tl)的基極和第五電阻(R5)的一端都與第二電阻(R2)的一端相連，第二電阻 (R2)的另一端和第一電容器(Cl)的正極都與第一電阻(Rl)的另一端相連，第三電阻(R3) 的另一端和第四電阻(R4)的一端都與第一三極管(Tl)的集電極相連，第四電阻(R4)的另 一端連接第二三極管(T2)的基極，第五電阻(R5)的另一端和第六電阻(R6)的一端都與第 二三極管(T2)的集電極相連，第一電容器(Cl)的負(fù)極、第一三極管(Tl)的發(fā)射極和第六 電阻(R6)的另一端均接地，第二三極管(T2)的集電極引出一端作為上電復(fù)位電路(5)的 輸出端，該輸出端連接單穩(wěn)態(tài)觸發(fā)電路(6)的復(fù)位清零輸入端。
3. 根據(jù)權(quán)利要求1或2所述的用于系統(tǒng)級(jí)CMOS集成電路的二次線性電源系統(tǒng)的防閂 鎖電路，其特征在于所述的單穩(wěn)態(tài)觸發(fā)電路(6)由用于控制閂鎖觸發(fā)時(shí)間的第一斯密特觸 發(fā)器、用于清除閂鎖信號(hào)的第二斯密特觸發(fā)器、第一與非門(Nl)和第二與非門(N2)組成， 所述第一斯密特觸發(fā)器由第八電容器(C8)、第二十五電阻(R25)和第一芯片(LSI)組成，所 述第二斯密特觸發(fā)器由第九電容器(C9)、第二十六電阻(R26)和第二芯片(LS2)組成，第八 電容器(C8)的正極連接第一芯片(LSI)的(C)端，第八電容器(C8)的負(fù)極和第二十五電 阻(R25)的一端都與第一芯片(LSI)的(R)端相連，第一芯片(LSI)的(A)作為單穩(wěn)態(tài)觸 發(fā)電路(6)的觸發(fā)信號(hào)輸入端，第一芯片(LSI)的(Q)端連接第二芯片(LS2)的(A)端，第 九電容器(C9)的正極連接第二芯片(LS2)的(C)端，第九電容器(C9)的負(fù)極和第二十六 電阻(R26)的一端都與第二芯片(LS2)的(R)端相連，第二芯片(LS2)的(5)端連接第一 與非門(Nl)的第一輸入端，第一與非門(Nl)的第二輸入端和第二芯片(LS2)的(CLR)端 相連后引出一端作為單穩(wěn)態(tài)觸發(fā)電路(6)的復(fù)位清零輸入端，第二與非門(N2)的兩個(gè)輸入 端都與第一與非門(Nl)的輸出端相連，第二與非門(N2)的輸出端連接第一芯片(LSI)的 (CLR)端，第二十五電阻(R25)的另一端、第一芯片(LSI)的(B)端、第二十六電阻(R26)的另一端和第二芯片(LS2)的(B)端都與直流電源的正極輸出端V+相連，第一芯片(LSI)的 (5)端作為單穩(wěn)態(tài)觸發(fā)電路(6)的輸出端。
4.根據(jù)權(quán)利要求1或2所述的用于系統(tǒng)級(jí)CMOS集成電路的二次線性電源系統(tǒng)的防閂 鎖電路，其特征在于所述的撬杠輸出電路(7)由第七電阻(R7)、第八電阻(R8)、第九電阻 (R9)、第十電阻(R10)、第十一電阻(Rll)、第三三極管(T3)、第四三極管(T4)、第二電容器 (C2)、第三電容器(C3)、第四電容器(C4)、n個(gè)第十二電阻(R12) 、 n個(gè)第十三電阻(R13)、 n個(gè)第十四電阻(R14)、n個(gè)第十五電阻(R15) 、 n個(gè)第五三極管(T5)以及n個(gè)第六三極管 (T6)組成;第七電阻(R7)的一端作為撬杠輸出電路(7)的輸入端，第八電阻(R8)的一端、第九 電阻(R9)的一端、第三三極管(T3)的發(fā)射極、第二電容器(C2)的正極和第三電容器(C3) 的正極都與直流電源的正極輸出端V+相連，第七電阻(R7)的另一端和第八電阻(R8)的另 一端都與第四三極管(T4)的基極相連，第四三極管(T4)的發(fā)射極和第九電阻(R9)的另一 端都與第三三極管(T3)的基極相連，第四三極管(T4)的集電極經(jīng)第十電阻(R10)接地， 第三三極管(T3)的集電極連接n個(gè)第十四電阻(R14)的一端，每個(gè)第十四電阻(R14)的另 一端都與一個(gè)第十五電阻(R15)的一端、一個(gè)第六三極管(T6)的基極相連，每個(gè)第十五電 阻(R15)的另一端和每個(gè)第六三極管(T6)的發(fā)射極均接地，n個(gè)第六三極管(T6)的集電 極分別作為撬杠輸出電路(7)的n個(gè)關(guān)斷電源信號(hào)輸出端，第四電容器(C4)的正極和第 十一電阻(R11)的一端都與第三三極管(T3)的集電極相連，第四電容器(C4)的負(fù)極與第 十一電阻(R11)的另一端相連后再分別連接n個(gè)第十二電阻(R12)的一端，每個(gè)第十二電 阻(R12)的另一端都與一個(gè)第十三電阻(R13)的一端、一個(gè)第五三極管(T5)的基極相連， 每個(gè)第十三電阻(R13)的另一端和每個(gè)第五三極管(T5)的發(fā)射極均接地，n個(gè)第五三極管 (T5)的集電極分別作為撬杠輸出電路(7)的n個(gè)泄放電流信號(hào)輸出端，第二電容器(C2)的 負(fù)極和第三電容器(C3)的負(fù)極均接地。
全文摘要
用于系統(tǒng)級(jí)CMOS集成電路的二次線性電源系統(tǒng)的防閂鎖電路，它涉及一種防閂鎖電路，它解決了目前在系統(tǒng)級(jí)、大規(guī)模的CMOS電路中存在的閂鎖效應(yīng)無法抑制的問題。當(dāng)閂鎖檢測電路檢測到閂鎖事件時(shí)，閂鎖檢測電路輸出的下降沿將觸發(fā)單穩(wěn)態(tài)觸發(fā)電路，進(jìn)而啟動(dòng)撬杠輸出電路，撬杠輸出電路輸出關(guān)斷電源信號(hào)關(guān)斷所有線性電源，并輸出泄放電流信號(hào)快速泄放閂鎖效應(yīng)形成的大電流；閂鎖效應(yīng)解除后，單穩(wěn)態(tài)觸發(fā)電路的輸出信號(hào)結(jié)束，線性電源重新恢復(fù)啟動(dòng)。本發(fā)明的防閂鎖電路，能夠有效的檢測閂鎖事件，并在檢測到閂鎖事件時(shí)關(guān)斷電源、快速泄放電流，可作為線性電源系統(tǒng)的保護(hù)電路。
文檔編號(hào)G05F1/569GK101727122SQ200910309968
公開日2010年6月9日 申請日期2010年2月1日 優(yōu)先權(quán)日2010年2月1日
發(fā)明者介黨陽, 倪風(fēng)雷, 黨進(jìn), 劉宏, 張慶利, 郭闖強(qiáng) 申請人:哈爾濱工業(yè)大學(xué)