專利名稱：用于雙線導(dǎo)體的驅(qū)動(dòng)電路和生成兩個(gè)輸出電流的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于從雙態(tài)邏輯(two-State logic)輸入信號(hào)生成兩個(gè)互補(bǔ)輸出電流的雙線導(dǎo)體(two-wire conductor)的驅(qū)動(dòng)電路，并涉及由雙態(tài)邏輯輸入信號(hào)在兩個(gè)輸出端 為雙線導(dǎo)體生成兩個(gè)互補(bǔ)輸出電流的方法。
背景技術(shù)：
用互補(bǔ)電流工作的雙線導(dǎo)體特別適合在為可選擴(kuò)展和/或長導(dǎo)體而設(shè)計(jì)的總線 系統(tǒng)中應(yīng)用，例如在通用串行總線(universal serial bus, USB)或控制器局域網(wǎng)總線 (controller area network bus，CAN總線)中應(yīng)用。要傳送的信號(hào)通過必須特別符合關(guān)于 靜電放電(electrostatic discharge, ESD)、電磁干擾(electromagnetic interference, EMI)、電磁兼容性(electromagnetic compatibility, EMC)和信號(hào)完整性要求的特殊驅(qū)動(dòng) 電路饋送到雙線導(dǎo)體。特別是在EMI方面，共模響應(yīng)是顯著因素。雖然為了取得良好的共 模響應(yīng)，通常采用無源共模扼流圈，但其在其所涉及的所需空間、重量和成本方面還存在很 大差距。雖然人們也知道有源電路組件可改善驅(qū)動(dòng)電路的共模響應(yīng)，但其受到不穩(wěn)定的影 響，總是不能取得令人滿意的共模響應(yīng)。因此，需要通過有源電路技術(shù)來進(jìn)一步改善已知驅(qū) 動(dòng)電路。

發(fā)明內(nèi)容
本發(fā)明提出了一種用于由雙態(tài)邏輯輸入信號(hào)生成兩個(gè)互補(bǔ)輸出電流的雙線導(dǎo)體 的驅(qū)動(dòng)電路，其包括兩個(gè)輸出級，其中每個(gè)輸出級在輸出端處由輸入信號(hào)生成所述兩個(gè)輸 出電流中的一個(gè)，且其中一個(gè)在輸出電流的安培數(shù)方面是可以調(diào)整的。耦合到兩個(gè)輸出級 的是控制器，該控制器用于在輸入信號(hào)狀態(tài)變化之后的至少兩個(gè)時(shí)隙中的每個(gè)時(shí)隙內(nèi)分析 在生成從兩個(gè)輸出級得到的誤差信號(hào)時(shí)由兩個(gè)輸出級輸出的電壓，將所述誤差信號(hào)或從其 得到的信號(hào)高速緩存并在輸入信號(hào)的最近狀態(tài)變化之后的任意時(shí)隙中根據(jù)高速緩存的誤 差信號(hào)或根據(jù)據(jù)其的高速緩存的信號(hào)來調(diào)整一個(gè)輸出級的輸出電流。在兩個(gè)輸出端處由雙態(tài)邏輯輸出信號(hào)生成兩個(gè)互補(bǔ)輸出電流的方法包括步驟在 每個(gè)輸出端處由輸入信號(hào)生成輸出信號(hào)，其中一個(gè)輸出電流的安培數(shù)可由控制信號(hào)來調(diào) 整；分析在輸出端處實(shí)現(xiàn)的每個(gè)電壓；在輸入信號(hào)狀態(tài)變化之后的至少兩個(gè)時(shí)隙中的每一 個(gè)內(nèi)根據(jù)輸出電壓來生成誤差信號(hào)；將所述誤差信號(hào)或從其得到的信號(hào)高速緩存，并在輸 入信號(hào)所達(dá)到的狀態(tài)變化之后的相應(yīng)時(shí)隙內(nèi)根據(jù)高速緩存的誤差信號(hào)或根據(jù)據(jù)其的高速 緩存的信號(hào)來調(diào)整一個(gè)輸出級的輸出電流。


參照以下附圖和說明可以更好地理解本發(fā)明。附圖中的組件未必按比例，而是著 重于舉例說明本發(fā)明的原理。另外，在附圖中，相同附圖標(biāo)記表示相應(yīng)的部分。在附圖中圖1是根據(jù)輸入信號(hào)采用兩個(gè)互補(bǔ)輸出電流來激活雙線導(dǎo)體的新穎電路組件的電路圖；圖2是圖1所示電路組件中各種信號(hào)的電壓和電流曲線(profile)示意圖，所示 未分析輸出電流的差異情況；圖3是圖1所示電路組件控制器中事件序列圖，所示未分析輸出電流的差異情 況；
圖4是如何實(shí)現(xiàn)圖3所示方法的一個(gè)實(shí)例中的信號(hào)流程圖；圖5是如何實(shí)現(xiàn)圖4中實(shí)現(xiàn)的充電電流控制塊的一個(gè)實(shí)例的電路框圖；圖6是圖3至5所示方法的信號(hào)曲線示意圖；圖7是圖3所示方法的替換方法中的事件序列示意圖，示出了輸出信號(hào)的延遲和 切換響應(yīng)被優(yōu)化；圖8是示出圖7所示優(yōu)化方法中的信號(hào)曲線示意圖；圖9是優(yōu)化對稱和邊沿形狀的定時(shí)開始和停止的優(yōu)化方法和結(jié)果接受的信號(hào)流 程圖。
具體實(shí)施例方式現(xiàn)在參照圖1，其舉例說明了用于根據(jù)輸入信號(hào)IN用兩個(gè)互補(bǔ)輸出電流CANH和 CANL來激活雙線導(dǎo)體的新穎電路組件的電路圖。電路組件包括兩個(gè)輸出級1、2，輸出級1提 供輸出信號(hào)CANH，而另一輸出級2提供輸出信號(hào)CANL，每個(gè)輸出級分別連接到正供電電位 7+和9+以及分別連接到GND 7-和9_。兩個(gè)輸出級1和2中的每一個(gè)分別包括(金屬) 場效應(yīng)晶體管3和4，晶體管3是ρ溝道型，而晶體管4是η溝道型。除了場效應(yīng)晶體管外， 還可以使用雙極晶體管。晶體管3的源極沿FWD方向經(jīng)由二極管5連接且與之串聯(lián)的電阻 器6連接到正供電電位7上。晶體管3的漏極提供輸出信號(hào)CANH。晶體管4的源極經(jīng)由電 阻器8連接到GND 9-并經(jīng)由二極管10沿FWD方向提供輸出信號(hào)CANL。晶體管3和4的柵極均分別由在其功能方面分別對應(yīng)于兩個(gè)選通電流源13和 14(對于晶體管3)或15和16(對于晶體管4)的控制器11和12激活。在此布置中，其中 一個(gè)電流源，即電流源13或15從例如晶體管3或4的相應(yīng)柵極分別引出到正供電電位7+ 和9+，而另一個(gè)14或16分別引出到例如GND 7-和9_。在此布置中，電流源13至16均可由應(yīng)用于它們的數(shù)字?jǐn)?shù)據(jù)字進(jìn)行數(shù)字控制，從而 指示輸出電流?？刂齐娏髟?3至16的數(shù)據(jù)字被保存在高速緩存塊17至20中，它們在信 號(hào)PH的控制下被從高速緩存塊17至20中的每一個(gè)依次同步讀出并施加于相應(yīng)的電流源 13至16上。在所示實(shí)例中，每個(gè)緩存塊帶有十二個(gè)數(shù)據(jù)字，每個(gè)數(shù)據(jù)字長度為5位。此布 置中的電流源13至16可以配置為如多個(gè)單獨(dú)可切換部分電流源的具有電路輸出或具有更 小的位長度的的更復(fù)雜的數(shù)字模擬轉(zhuǎn)換器。除了二進(jìn)制編碼形式外，后者的特點(diǎn)是可以采 用數(shù)據(jù)字，可以更方便地使用熱溫度計(jì)碼進(jìn)行編碼。何時(shí)以及各個(gè)高速緩存塊17至20中的哪些高速緩存空間要被讀出則由控制 器21來指定，高速緩存塊17至20的各個(gè)高速緩存空間中的數(shù)據(jù)字由控制矢量(control vector, CV)實(shí)現(xiàn)?？刂菩盘?hào)PH指示控制電流源13至16的各個(gè)數(shù)據(jù)字的相應(yīng)高速緩存空 間，控制器21本身接收輸入信號(hào)IN、誤差信號(hào)(error signal) CM_Err和誤差信號(hào)Vdiff_ Err0誤差信號(hào)CM_Err由差動(dòng)放大器22提供，針對GND 9-的基準(zhǔn)電壓(referencevoltage)被施加到該差動(dòng)放大器22的非倒相輸入端，該基準(zhǔn)電壓由基準(zhǔn)電壓源23提供。差動(dòng)放大 器22的非倒相輸入端又經(jīng)由電阻器24接到兩個(gè)電容器25和26的節(jié)點(diǎn)，在該節(jié)點(diǎn)處可以拾 取共模電壓CM。在此布置中，一個(gè)電容器25接收輸出信號(hào)CANH，而另一電容器26接收輸 出信號(hào)CANL。此外連接到兩個(gè)電容器25和26的節(jié)點(diǎn)上的還有差動(dòng)放大器22的倒相輸入 端，這樣，差動(dòng)放大器22通過在出現(xiàn)偏差時(shí)生成誤差信號(hào)CM_Err來監(jiān)控兩個(gè)輸出信號(hào)CANH 和CANL的AC共模響應(yīng)。除了只可用于AC電壓的電容分壓器外，還可以使用包括電阻的歐姆分壓器，例如，隨后還可以將其用于DC電壓。誤差信號(hào)Vdiff_Err由差動(dòng)放大器27提供，后者通過將這兩個(gè)輸出信號(hào)CANH和 CANL施加于差動(dòng)放大器22的倒相和非倒相輸入端來分析這兩個(gè)輸出信號(hào)的差別。如圖1 所示的電路組件可以特別使兩個(gè)輸出信號(hào)CANH和CANL的邊沿相互適應(yīng)，同時(shí)還(如進(jìn)一 步描述的那樣)通常單獨(dú)使邊沿成形，因此還特別單獨(dú)調(diào)整延遲和切換響應(yīng)(斜率)。首 先，這在所有工作條件和網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)下在整個(gè)操作范圍內(nèi)保證相互關(guān)聯(lián)的對稱性，其次， 可以在不違反關(guān)于環(huán)路延遲要求情況下特別保證信號(hào)的完整性。除此之外，EMI干擾如今 可以大大降低，與此同時(shí)可保證組件的穩(wěn)定運(yùn)行，這是因?yàn)樗鰧呇剡M(jìn)行成形在多個(gè)邊 沿上適應(yīng)。使由晶體管3和4提供的輸出電流(以下分別稱為充電和放電電流)適應(yīng)由這 兩個(gè)誤差信號(hào)CM_Err和Vdiff_Err來控制。此布置中的誤差信號(hào)CM_Err是基于其值等于 輸出信號(hào)CANH+CANL/2的共模信號(hào)與理想電壓，即電源電壓的半值V/2的比較。誤差信號(hào) Vdiff_Err是基于這兩個(gè)輸出信號(hào)CANH和CANL的差動(dòng)電壓(differential voltage)，因 此等于輸出信號(hào)CANH-CANL。通過特殊算法和根據(jù)該算法而生成的控制矢量和相位，將兩個(gè) 誤差信號(hào)CM_Err和Vdiff_Err連同控制器21中的輸入信號(hào)IN —起進(jìn)行分析。雖然該算 法可能具有大量不同配置，但其基本上基于如下所述邏輯。應(yīng)理解的是雖然在以上示例中使用兩個(gè)互補(bǔ)輸出級，但同樣可以采用兩個(gè)相同的 輸出級，但是，然后，不是監(jiān)控輸出信號(hào)的對稱性，而是其等效性(例如，如在復(fù)制二進(jìn)制信 號(hào)的中繼器應(yīng)用中一樣)，同樣應(yīng)理解的是，除了所示的特定輸出或驅(qū)動(dòng)級之外，可以使用 任何其它類型的輸出或驅(qū)動(dòng)級。現(xiàn)在參照圖2，其舉例說明了輸入信號(hào)IN、輸出信號(hào)CANH和CANL、共模信號(hào)CM、共 模誤差信號(hào)CM_Err以及被送到晶體管3 (或4)的柵極接點(diǎn)的選通電流Ig，每個(gè)在時(shí)間方面 根據(jù)時(shí)間t而相互關(guān)聯(lián)為電壓圖U或電流圖I，其中i代表ρ個(gè)時(shí)隙中的一個(gè)，而ε i表示 該時(shí)隙i中的誤差信號(hào)CM_Err關(guān)于輸入信號(hào)IN的后沿狀態(tài)(例如從隱性狀態(tài)R到CAN總 線上的顯性狀態(tài)的過渡)。一旦出現(xiàn)輸入信號(hào)IN的邊沿-無論是前沿還是后沿_在每種情 況下都觸發(fā)輸出信號(hào)CANH和CANL的相應(yīng)邊沿，然而，其斜率要小于輸入信號(hào)IN的斜率。兩個(gè)輸出信號(hào)CANH和CANL在電壓方面互補(bǔ)，S卩，當(dāng)一個(gè)信號(hào)已達(dá)到其最大值時(shí)， 另一個(gè)則基本上處于其最小值，當(dāng)一個(gè)信號(hào)具有前沿(leading edge)時(shí)，另一個(gè)則在此時(shí) 間點(diǎn)具有后沿(trailing edge)，且反之亦然。一旦輸入信號(hào)中出現(xiàn)邊沿時(shí)，則輸出信號(hào) CANH和CANL的后續(xù)邊沿被細(xì)分成至少兩個(gè)時(shí)隙，每個(gè)時(shí)隙部分覆蓋該邊沿、精確地覆蓋該 邊沿或略大于該邊沿，正如此處所述情況一樣。雖然也可以在輸入信號(hào)IN的整個(gè)持續(xù)時(shí)間 內(nèi)將信號(hào)全部細(xì)分成單個(gè)時(shí)隙，但大致在邊沿左右的分析基本上足以達(dá)到適應(yīng)。時(shí)隙的持 續(xù)時(shí)間可以是恒定的，即每個(gè)時(shí)隙具有相同的持續(xù)時(shí)間，或者時(shí)隙的持續(xù)時(shí)間是每個(gè)邊沿 實(shí)現(xiàn)的振幅變化的函數(shù)，即當(dāng)振幅已經(jīng)發(fā)生了的一定變化時(shí)時(shí)隙結(jié)束。然而，為了更好地圖示，在本案例中假設(shè)時(shí)隙具有恒定持續(xù)時(shí)間。輸出信號(hào)CANH和CANL的這些不同邊沿曲線在這兩個(gè)信號(hào)對稱時(shí)得到等于電源電 壓的一半V/2的共模CM，而偏差會(huì)產(chǎn)生與電源電壓V/2不同的相應(yīng)值。在如圖1所示組件 中，共模信號(hào)是通過差動(dòng)放大器22結(jié)合基準(zhǔn)電壓源23和電阻器24和兩個(gè)電容器25和26 來建立的。在目前的情況下，差動(dòng)放大器22具有非常高的增益并因此充當(dāng)比較器，使得其 所提供的誤差信號(hào)CM_Err是二進(jìn)制信號(hào)。相應(yīng)的控制算法隨后提供數(shù)據(jù)字，由此，通過控 制器11和12，生成用于激活兩個(gè)晶體管3和4的相應(yīng)電流。同樣，圖2給出了經(jīng)由誤差信 號(hào)CM_Err生成的選通電流Ig的示例。該選通電流Ig不是被立即施加于晶體管3 (或4)， 即在新邊沿(fresh edge)的時(shí)間點(diǎn)，而是被高速緩存并施加于后來的其中一個(gè)邊沿上，在 這種情況下，施加于隨后的同樣的后沿上。然而，對于本電路組件的運(yùn)行而言，(一個(gè)或多個(gè))誤差信號(hào)是否被緩存在一個(gè)邊 沿上和由后來的其中一個(gè)邊沿計(jì)算的控制矢量被立即施加或者是否由已在第一邊沿上的 (一個(gè)或多個(gè))誤差信號(hào)來計(jì)算控制矢量且將其高速緩存直至在后來的其中一個(gè)邊沿施加 為止沒有關(guān)系。然而，這兩種極端之間的解決方案同樣也是可能的，其中(一個(gè)或多個(gè))誤 差信號(hào)被高速緩存在第一邊沿上，在第二邊沿上由高速緩存的誤差信號(hào)來計(jì)算控制矢量并 將其保存直至在第三邊沿上施加為止?，F(xiàn)在參照圖3，其舉例說明了在控制器21中如何確定過程的順序的示例。在優(yōu)化 過程開始(處理框28)后，檢測在輸入信號(hào)IN中發(fā)生的邊沿(處理框29)，在本組件中單獨(dú) 在前沿與后沿之間進(jìn)行區(qū)別并使其適應(yīng)。隨后進(jìn)行初始化，在初始化中，在時(shí)隙i中獲得誤 差信號(hào)CM_Err的起始值ε i (處理框30)并將其高速緩存以更新陳舊值(stale value)(處 理框31)，i表示優(yōu)化時(shí)的時(shí)隙，而ρ表示每個(gè)邊沿的時(shí)隙數(shù)目。此后，在處理框32(32. 1、 32. 2和32. 3)中進(jìn)行多次比較。在處理框32. 1中，進(jìn)行關(guān)于是否ε i = 1及陳舊ε i = 0 或者是否ε i = 0及陳舊ε i = 1的測試，換言之，進(jìn)行關(guān)于誤差信號(hào)與優(yōu)化中的先前步驟 相比是否已經(jīng)改變的測試。在處理框32. 2中，先進(jìn)行關(guān)于是否^i = I及陳舊ε i = 1的 測試，最后，在處理框32. 3中進(jìn)行關(guān)于是否￡i=0及陳舊ε i = 0的測試。使用處理框32. 1,32.2和32. 3的結(jié)果來控制處理框33和34。處理框33基本上 具有遞增/遞減計(jì)數(shù)器的功能，其計(jì)數(shù)表示選通電流Ig(驅(qū)動(dòng)器安培數(shù))。處理框32. 2控 制處理框33，使得當(dāng)滿足條件(+)時(shí)，計(jì)數(shù)器增值，計(jì)數(shù)對應(yīng)于要優(yōu)化的時(shí)隙i的驅(qū)動(dòng)器安 培數(shù)。在處理框32. 3中，情況相反，使得當(dāng)未能滿足按照處理框32. 3的條件(-)時(shí)，由處理 框33形成的計(jì)數(shù)器減值。在處理框33中，進(jìn)行關(guān)于時(shí)隙i是否處于溢出條件的測試。當(dāng) 出現(xiàn)溢出時(shí)，將復(fù)位輸入RES高速緩存在處理框39和處理框34中，然后處理框34相應(yīng)地 增值(或者在遞減計(jì)數(shù)器中減值)，這意味著在下一個(gè)時(shí)隙中繼續(xù)優(yōu)化。除此之外，還可以 由處理框32. 1來使處理框34增值，這意味著在這種情況下誤差信號(hào)已經(jīng)變化，以及可以終 止新時(shí)隙i的優(yōu)化。處理框34基本上充當(dāng)僅遞增計(jì)數(shù)器(或者充當(dāng)僅遞減計(jì)數(shù)器)的作用，其中計(jì)數(shù) 對應(yīng)于要優(yōu)化的時(shí)隙。在溢出時(shí)，在處理框34中，輸出表示優(yōu)化結(jié)束的信號(hào)(35)，這意味著 已經(jīng)循環(huán)了所有的時(shí)隙1至P。當(dāng)未出現(xiàn)溢出時(shí)，該過程跳到處理框29。新時(shí)隙i中的驅(qū)動(dòng)電流的優(yōu)化還繼續(xù)，例如，(無溢出)當(dāng)處理框33沒有“看到” ＝溢出時(shí)，這樣，在處理框36中用新來更新陳舊ε i并因此將其高速緩存以供進(jìn)一步處理。此后，在基本上具有與處理框29相同功能的處理框37中，等待輸入信號(hào)IN的下一個(gè)后沿，該后沿在其發(fā)生時(shí)提示建立新的新值ε i并將其傳遞到處理框32以供進(jìn)一步處理， 且其如上所解釋的那樣，在框32. 1、32. 2和32. 3中進(jìn)行各種比較。這種涉及每次對值ei 進(jìn)行采樣的環(huán)路一直循環(huán)到在處理框33中指示溢出為止?？?2. 1、32.2、33、36、37、38形成內(nèi)環(huán)路(電流計(jì)數(shù)器環(huán)路)，其在誤差信號(hào)變化時(shí) 且計(jì)數(shù)器(框33) “看到”溢出時(shí)退出。其余部分可以被視為外環(huán)路(時(shí)隙環(huán)路1至P)?，F(xiàn)在參照圖4，舉例說明了如何通過向邊沿檢測器(edge detector) 40和多路轉(zhuǎn) 換器(multiplexer)49送輸入信號(hào)IN來實(shí)現(xiàn)所述過程的示例。檢測器40檢測輸入信號(hào) IN從隱性到顯性以及從顯性到隱性的狀態(tài)(邊沿)變化，其為此輸出信號(hào)0SC_START，與邊 沿是后沿還是前沿?zé)o關(guān)。于是，邊沿的發(fā)生通過信號(hào)0SC_START激活振蕩器41。振蕩器41 的輸出信號(hào)被送到在本例中為4位寬一的計(jì)數(shù)器42和16位寬的移位寄存器43這二者。 例如，振蕩器41的輸出信號(hào)使計(jì)數(shù)器42增值，使移位寄存器43進(jìn)一步向右移位。計(jì)數(shù)器 42的輸出激活在其輸出端提供輸出信號(hào)CANH和CANL的輸出級44 (驅(qū)動(dòng)器)。邊沿檢測器 40、振蕩器41和計(jì)數(shù)器42用于確定輸入信號(hào)IN狀態(tài)變化之后的時(shí)隙i，它們一起提供信號(hào) CLK(時(shí)鐘)、SD (discharge signal，放電信號(hào))、SC(charge signal，充電信號(hào))和 ρ-位寬 的計(jì)數(shù)SCOUNT (例如，圖6所示組件中的2位寬)。在輸出級44中使用計(jì)數(shù)SCOUNT來設(shè)置 時(shí)隙i中的輸出安培數(shù)。然后在誤差檢測單元45中根據(jù)生成的至少一個(gè)誤差信號(hào)，例如誤差信號(hào)CM_Err， 來分析輸出信號(hào)CANH和CANL，最簡單的誤差信號(hào)CM_Err只包括一個(gè)單個(gè)位，因此，只表示 是否出現(xiàn)誤差。例如，這單個(gè)位被輸入到移位寄存器43并由振蕩器41計(jì)時(shí)進(jìn)行移位(例如 向右)。在移位寄存器43中形成的ρ-位寬的值因此表示ε i值的時(shí)序。通過由多路轉(zhuǎn)換器 49控制的多路轉(zhuǎn)換器46，在每種情況下選擇1位(及因此，特定ε i)并將其送到充電電流 控制器47或放電電流控制器48。在這種布置中，多路轉(zhuǎn)換器49在每種情況下根據(jù)由充電 電流控制器47和放電電流控制器48提供的字COUNTC或COUNTD來確定用于充電電流控制 器47或放電電流控制器48的移位寄存器43中的相應(yīng)值的位置，然后被多路轉(zhuǎn)換 器46選擇并被作為1位信號(hào)sig_err轉(zhuǎn)送到控制器47和48。因此，例如，當(dāng)只針對從隱性 到顯性的邊沿將時(shí)隙i優(yōu)化(對應(yīng)于充電算法)時(shí)，則多路轉(zhuǎn)換器49選擇標(biāo)識(shí)該時(shí)隙的相 關(guān)聯(lián)COUNTC信號(hào)進(jìn)行處理，而多路轉(zhuǎn)換器46選擇此時(shí)隙i中的相應(yīng)誤差信號(hào)。除此之外， 兩個(gè)控制器47和48從計(jì)數(shù)器42分別接收定義輸入信號(hào)IN (參見圖6)以及START (起始) 信號(hào)的后沿或前沿上的時(shí)間窗的信號(hào)SC和SD，由此分別生成控制矢量c0ntr0l_vect0r_ charge和control_vector_discharge，送到輸出級44 (驅(qū)動(dòng)器)以控制輸出電流CANH禾口 CANL的安培數(shù)?，F(xiàn)在參照圖5，舉例說明了如何配置圖4所示充電電流控制器47和放電電流控制 器48，它們的不同之處僅在于計(jì)數(shù)方向相反(例如圖5所示計(jì)數(shù)器52)。通過與邊沿是前 沿還是后沿相關(guān)的控制信號(hào)SC或SD，激活邊沿計(jì)數(shù)器50，其輸出信號(hào)經(jīng)由AND門51加到 遞增/遞減計(jì)數(shù)器52的復(fù)位輸入端RES。一直到第四后沿的時(shí)間都用作高速緩存元件57 和58的初始化時(shí)間，表示新ε i和陳舊ε i (舊)。除AND門51之外，還施加START信號(hào)。 例如，計(jì)數(shù)器52是三位計(jì)數(shù)器，其三個(gè)位線A0、A1、A2電路連接至高速緩存器53，而計(jì)數(shù)器 52的位線AO、Al、A2與在其輸出端B0、Bi、B2處提供數(shù)據(jù)的高速緩存器53的相應(yīng)數(shù)據(jù)輸入端電路連接，所述輸出端B0、B1、B2的地址由4位寬遞增(或遞減)計(jì)數(shù)器54經(jīng)由位線 C0、C1、C2、C3提供。高速緩存器還接收圖4所示計(jì)數(shù)器52的計(jì)數(shù)Scoimt，計(jì)數(shù)器52的計(jì) 數(shù)方向表示是在充電還是在放電。由OR門55的輸出信號(hào)來對計(jì)數(shù)器54進(jìn)行計(jì)時(shí)并由START信號(hào)復(fù)位至其復(fù)位輸入RES。OR門55具有三個(gè)輸入，其中之一由計(jì)數(shù)器52的末端減(end-minus)信號(hào)和末端 加(end-plus)信號(hào)以及異或門56的輸出信號(hào)形成。信號(hào)末端減和末端加用信號(hào)通知計(jì)數(shù) 器沿負(fù)向或正向溢出，這意味著例如在對應(yīng)于值0的計(jì)數(shù)處對計(jì)數(shù)器進(jìn)行初始化且該計(jì)數(shù) 器因此能夠沿負(fù)向采用值-3、-2、-1或沿正向采用值+1、+2、+3、+4。因此，信號(hào)末端減和 末端加表示計(jì)數(shù)器分別于何時(shí)達(dá)到值_3和+4。由施加于觸發(fā)輸出TRIG的信號(hào)來對計(jì)數(shù) 器52進(jìn)行計(jì)時(shí)且其可以被復(fù)位信號(hào)復(fù)位至特定值(例如2)并在觸發(fā)輸入TRIG處分別被 信號(hào)SC或SD初始化。這里，信號(hào)末端減和末端加指示計(jì)數(shù)器沿正向或負(fù)向溢出。異或門 56具有兩個(gè)輸入端，其中一個(gè)輸入端連接到高速緩存元件57的輸出端，而另一個(gè)連接到在 高速緩存元件57下游的高速緩存元件58的輸出端，高速緩存元件57的輸入端被Sig_err 信號(hào)激活。這兩個(gè)高速緩存元件57和58的數(shù)據(jù)接受分別由信號(hào)SC或SD來控制。圖5所示充電電流控制器47(或放電電流控制器48)工作如下在已通過START 開始優(yōu)化(例如START= 1)之后，首先在信號(hào)SC (SD)的四個(gè)后沿上進(jìn)行信號(hào)sig_err的初 始化，遞增/遞減計(jì)數(shù)器52被釋放，直至初始化之后為止。高速緩存元件57接收新值ε i， 而高速緩存元件58接收先前“陳舊”值ε i(先前的一個(gè)或多個(gè)邊沿)。這兩個(gè)值由異或門 56來進(jìn)行比較。如果值不同，則異或門56的輸出被設(shè)置為1。陳舊通過充電電流控制 器47的計(jì)數(shù)器52的DIR信號(hào)來確定計(jì)數(shù)器52的方向，反相器59相應(yīng)地電路連接到關(guān)于 放電電流控制器48的輸入DIR的上游。如果值是1，可試圖改變區(qū)段i中的安培數(shù)，以使該值等于0，計(jì)數(shù)器在信號(hào)SC (或 SD)的后沿被增值或減值。計(jì)數(shù)器52可以沿著由信號(hào)末端加和末端減所信號(hào)通知的減或加 方向溢出，時(shí)隙優(yōu)化在溢出(末端加、末端減)時(shí)或異或門56處誤差信號(hào)變化時(shí)終止。OR 門55的輸出因此而被設(shè)置為1，計(jì)數(shù)器54 (計(jì)數(shù)對應(yīng)于當(dāng)時(shí)正在優(yōu)化的時(shí)隙i)增值。每個(gè) 時(shí)隙的計(jì)數(shù)被高速緩存在高速緩存器53中。信號(hào)Scoimt用于在邊沿循環(huán)時(shí)選擇屬于時(shí)隙 i的正確控制矢量。此布置中的計(jì)數(shù)器52是首先設(shè)置為例如值2的三位遞增/遞減計(jì)數(shù)器。通過圖 4所示單元45，計(jì)算與輸出信號(hào)CANH和CANL相關(guān)聯(lián)的誤差信號(hào)。在本實(shí)例下假設(shè)這是針 對某一時(shí)隙，例如在邊沿發(fā)生后的第二時(shí)隙，對于此時(shí)隙已經(jīng)存在從上一循環(huán)計(jì)算且被高 速緩存在高速緩存元件58中的陳舊值。因此，當(dāng)由單元45提供的誤差信號(hào)指示誤差時(shí)，計(jì) 數(shù)器52減1，且在沒有誤差的情況下指示計(jì)數(shù)器52加1。如果與高速緩存的陳舊誤差信號(hào) 相比誤差信號(hào)已經(jīng)改變時(shí)，則中斷調(diào)整輸出電流。當(dāng)計(jì)數(shù)器52信號(hào)通知沿正向或負(fù)向溢出 時(shí)，計(jì)數(shù)器54加1。因此，圖5所示電路中的計(jì)數(shù)器52用于使相關(guān)相位的振幅離散化，而計(jì) 數(shù)器54則選擇或標(biāo)識(shí)相應(yīng)時(shí)隙i?，F(xiàn)在參照圖6，特別舉例說明了信號(hào)Scount、SC、SD、CANH、CANL和sig_err的示 意圖，僅考慮了四個(gè)時(shí)隙(P = 4)，如何優(yōu)化已在輸入信號(hào)IN的第一后沿上開始并處于時(shí) 隙(C0UNTC = )2中是顯然的。在輸入信號(hào)IN的第二后沿上，時(shí)隙2中的電流增大。但是 由于在時(shí)隙2中不存在誤差信號(hào)的變化，電流在輸入信號(hào)IN的第三后沿上進(jìn)一步增大，導(dǎo)致時(shí)隙2中的誤差信號(hào)CM的變化，引起下一個(gè)時(shí)隙被優(yōu)化的COUNTC信號(hào)的變化。例如，在輸入信號(hào)IN的后沿上，信號(hào)Scoimt開始在相應(yīng)邊沿出現(xiàn)之后由信號(hào)SC預(yù)定的時(shí)間段內(nèi)進(jìn) 行計(jì)時(shí)。在此布置中，如前所述，信號(hào)SC被設(shè)計(jì)為在輸入信號(hào)IN的相應(yīng)邊沿上開始但并不 擴(kuò)展，直至下一個(gè)邊沿發(fā)生后安全地經(jīng)過輸出信號(hào)CANH和CANL的邊沿為止。信號(hào)SD是 SC的補(bǔ)充信號(hào)，其在前沿發(fā)生之后的一定時(shí)間段內(nèi)施加信號(hào)Scoimt。然后，由表示一例 如一共模誤差的輸出信號(hào)CANH和CANL實(shí)現(xiàn)的誤差信號(hào)CM引起1位誤差信號(hào)CM_Err，其 持續(xù)時(shí)間在兩個(gè)時(shí)隙以上?，F(xiàn)在參照圖7，其舉例說明了與輸入信號(hào)IN的相應(yīng)邊沿相比，首先優(yōu)化輸出信號(hào) CANH、CANHL的延遲(框“延遲優(yōu)化”)，其次優(yōu)化切換響應(yīng)(框“切換響應(yīng)優(yōu)化”)的過程的 狀態(tài)圖。首先，在開始之后，框“延遲優(yōu)化”等待輸入信號(hào)IN的相應(yīng)邊沿，其后感測表 示延遲的時(shí)間間隔tdellR2D，其在隨后的兩級分析中首先與表示最佳值的時(shí)間間隔 TdelR2D0PT相比較，該比較的結(jié)果是晶體管4設(shè)置為選通電流Igll，而晶體管3設(shè)置為 Igh 1。當(dāng)時(shí)間間隔tde 1R2D與時(shí)間間隔Tde 1R2D0PT相比較小時(shí)，則表示兩個(gè)輸出晶體管3、4 的選通電流Igll和Ighl的計(jì)數(shù)減1，隨后比較時(shí)間間隔tdelR2D和時(shí)間間隔TdelR2D0PT， 查看所感測的值tdelR2D是否大于TdelR2D0PT。如果是這樣，則把表示兩個(gè)輸出晶體管3、4的選通電流Igll和Ighl的計(jì)數(shù)加1。 為此，進(jìn)行關(guān)于時(shí)間間隔tdelR2D是否等于時(shí)間間隔TdelR2D0PT的測試，如果是這樣，則該 過程跳到框“切換響應(yīng)優(yōu)化”，由此本過程中的“相等”意味著所感測的延遲在被定義為最 佳值的時(shí)間間隔tSW2D0PT內(nèi)。當(dāng)在頭兩次比較中未發(fā)生溢出時(shí)，該過程后退到用于隨后的 (相應(yīng))邊沿的框的開始以等待下一個(gè)邊沿。當(dāng)發(fā)生溢出時(shí)，該過程跳到用于隨后的(相 應(yīng))邊沿的框“切換響應(yīng)優(yōu)化”。在“切換響應(yīng)優(yōu)化”框中，該過程同樣等待輸入信號(hào)IN的相應(yīng)邊沿，在該相應(yīng)邊沿 之后感測表示切換響應(yīng)的時(shí)間間隔tSWR2D。這后面進(jìn)而是三級分析，在該三級分析中，首 先，將在每種情況下感測的值與表示最佳值的時(shí)間間隔tSWR2D0PT相比較，根據(jù)結(jié)果，分別 針對晶體管4和3來調(diào)整選通電流Igl2或Igh2。當(dāng)時(shí)間間隔tSWR2D小于表示時(shí)間間隔tSWR2D0PT的計(jì)數(shù)時(shí)，兩個(gè)輸出晶體管的選 通電流Igl2和Igh2減1。隨后，將時(shí)間間隔tSWR2D和tSWR2D0PT相比較以查看所感測的 值tSWR2D是否大于tSWR2D0PT。如果是這樣，則把表示兩個(gè)輸出晶體管的選通電流Igl2和 Igh2的計(jì)數(shù)加1。為此，進(jìn)行時(shí)間間隔tSWR2D是否等于時(shí)間間隔tSWR2D0PT的測試，如果 是這樣，則終止優(yōu)化。當(dāng)在頭兩次比較中未發(fā)生溢出時(shí)，該過程返回隨后(相應(yīng))邊沿的框 的開始并等待下一個(gè)邊沿，否則當(dāng)發(fā)生溢出時(shí)，終止優(yōu)化?，F(xiàn)在參照圖8，舉例說明了再次對應(yīng)于輸入信號(hào)IN的示圖，以便輸入信號(hào)IN的后 沿或前沿又觸發(fā)一系列時(shí)隙，然而這些時(shí)隙不覆蓋輸入信號(hào)IN的總脈沖持續(xù)時(shí)間，其代表 一個(gè)特定的所達(dá)到的相移且在下文中稱為離散相位PhD。當(dāng)邊沿發(fā)生時(shí)，立刻生成兩個(gè)離散 相位。從兩個(gè)輸出信號(hào)CANH和CANL的差得出這兩個(gè)信號(hào)的延遲和切換響應(yīng)，在下文中稱 為VDiff。延遲的確定是基于值VDiffJP Vthl，以使低于Vthl的值的范圍被視為靜寂時(shí)間 (dead time)或延遲。根據(jù)所示示例中的離散相位值，存在一個(gè)時(shí)隙的延遲，直至差值VDifT超過值Vthl為止，在此發(fā)生之前所經(jīng)歷的時(shí)間是表示延遲的TtelR2D。直至達(dá)到值Vth2為止，隨 后是另一時(shí)間間隔(實(shí)際上是邊沿斜率的函數(shù))，直至總共由此時(shí)間間隔和延遲實(shí)現(xiàn)表示 切換響應(yīng)的時(shí)間間隔TSWR2D為止。延遲和切換響應(yīng)的超時(shí)，即在已達(dá)到值Vth2時(shí)結(jié)束實(shí)際切換動(dòng)作。在本示例中， 延遲在相位1范圍內(nèi)，且切換響應(yīng)在相位2范圍內(nèi)。其中一個(gè)輸出晶體管3、4的選通電流， 例如，在相位1期間采取值IglK或Ighl)，隨后在相位2期間采取較低值Igl2(或Igh2)。 通過提供較大數(shù)目時(shí)隙，可以實(shí)現(xiàn)更好相位適應(yīng)，換言之是較高的相位分辨率。隨后對多個(gè) 狀態(tài)變化進(jìn)行調(diào)整，并在分析中再次在后沿(從隱性到顯性的狀態(tài)變化)和前沿(從顯性 到隱性的狀態(tài)變化)之間進(jìn)行區(qū)別。除調(diào)整對稱性和邊沿形狀之外，本過程還優(yōu)化時(shí)間點(diǎn)和其優(yōu)化的時(shí)間范圍，這是 因?yàn)榘l(fā)生誤差的原因許多，使適應(yīng)失真。這就是為什么例如僅在一定的時(shí)間點(diǎn)根據(jù)某個(gè)事 件是否發(fā)生來高速緩存或分 析用于優(yōu)化邊沿形狀的誤差信號(hào)的原因，所述某個(gè)事件諸如像 在輸入信號(hào)中的至少一個(gè)上發(fā)生邊沿、干擾信號(hào)、在不許可值范圍(過電壓/欠電壓)內(nèi)發(fā) 生輸出信號(hào)、發(fā)生雙線導(dǎo)體上的信號(hào)的邊沿形狀不能只受總線驅(qū)動(dòng)器的影響的任何總線狀 態(tài)、以及激活不期望優(yōu)化的驅(qū)動(dòng)器發(fā)生的信號(hào)。例如CAN總線中的此類干擾可以是局部網(wǎng)絡(luò)操作、EMC干擾、總線錯(cuò)誤、電報(bào)末尾 的確認(rèn)位或仲裁相位中的沖突。這就是為什么要選擇優(yōu)化時(shí)間點(diǎn)以允許優(yōu)化適應(yīng)的原因， 如可以通過排除一些相位以及將其它相位標(biāo)識(shí)為在一定條件下可以為開始、中斷、終止和 /或防止對邊沿予以優(yōu)化時(shí)特別有利而做的那樣。除此之外，在優(yōu)化完成時(shí)，可以判定是否 將接受被確認(rèn)為最佳的配置。如果接受，則在下一次機(jī)會(huì)時(shí)(如所定義的時(shí)間或溫度變化 等)，開始重新優(yōu)化，得到新的配置，否則接管陳舊配置。相反，可以在達(dá)到迭代步驟的最大 數(shù)目、已發(fā)生溢出時(shí)或者當(dāng)高速緩存矢量與新矢量之間的差過大時(shí)將配置扔棄或不開始優(yōu) 化。除此之外，當(dāng)其中已發(fā)生誤差時(shí)，諸如像當(dāng)在總線上發(fā)生短路時(shí)或誤差信號(hào)脫離規(guī)定的 數(shù)值范圍時(shí)等等，可以中斷優(yōu)化?，F(xiàn)在參照圖9，舉例說明了示出如何在必要時(shí)通過接收處理框70、72、73和76的 數(shù)據(jù)按照處理框71的指示對優(yōu)化對稱性和邊沿形狀的時(shí)間點(diǎn)本身進(jìn)行優(yōu)化的信號(hào)流程 圖。在此布置中，處理框73提供觸發(fā)信號(hào)(其可以例如被定期激活，或者當(dāng)芯片溫度變化 過大時(shí))，而其它處理框70、72和76提供數(shù)據(jù)，導(dǎo)致開始、停止或中斷優(yōu)化，或者新矢量的 復(fù)位(意味著早先優(yōu)化的結(jié)果被接管)時(shí)，例如，由于外部EMC輻射而變得如此失真以致于 接管優(yōu)化結(jié)果沒有意義，例如特別是處理框70可以用信號(hào)通知總線錯(cuò)誤(短路至GND、VS、 VCC...)。在這種情況下，共模信號(hào)如此失真以致于可以停止、中斷或阻止優(yōu)化(導(dǎo)致其在 此類條件下不開始)。另外，處理框72可以提供有關(guān)協(xié)議的數(shù)據(jù)(或從OSI分層模型的甚至更高層級)， 由此可以得出激活驅(qū)動(dòng)器的信號(hào)的發(fā)生的時(shí)間窗，其中不需要進(jìn)行優(yōu)化。例如，在CAN協(xié)議 電報(bào)結(jié)束時(shí)，可以發(fā)送確認(rèn)位，或者在電報(bào)開始時(shí)尚未斷定仲裁相位，可能導(dǎo)致唯一的收發(fā) 機(jī)不能確定總線電壓，在這種情況下優(yōu)化將引起錯(cuò)誤的結(jié)果。另外，可以監(jiān)測優(yōu)化圖本身 (處理框76)。例如，如果優(yōu)化未能會(huì)聚(由處理框77的信號(hào)ALG_state指示)或者如果 結(jié)果過多地偏離先前結(jié)果或者如果共模信號(hào)在優(yōu)化期間未能保持在容許范圍內(nèi)(例如EMC 情況)，可以決定不接受優(yōu)化結(jié)果或中斷優(yōu)化。
根據(jù)接收到的數(shù)據(jù)和信號(hào)，在條件許可時(shí)，處理框71啟動(dòng)處理框77，其優(yōu)化新矢 量的默認(rèn)矢量并將因此更新的矢量轉(zhuǎn)送到處理框78，其結(jié)果是，依照更新的輸出信號(hào)CANH 和CANL來調(diào)整輸出級?？梢酝ㄟ^由處理框71和76的相應(yīng)中斷信號(hào)來中斷優(yōu)化。處理框 76部分地從處理框77接收終止其活動(dòng)的信號(hào)或改變其基本判定算法的信號(hào)ALG_state。通 過相應(yīng)的新算法，在處理框76中進(jìn)行優(yōu)化是否充分的判定。如果優(yōu)化完整，則激活處理框 75，如果不是這樣，則激活處理框74。雖然已詳細(xì)地描述了本發(fā)明及其優(yōu)點(diǎn)，但應(yīng)理解的是在不脫離隨附權(quán)利要求所定義的本發(fā)明的精神和范圍的情況下在本文中可以進(jìn)行各種修改、替換、和變更。例如，本領(lǐng) 域的技術(shù)人員很容易理解在仍保持在本發(fā)明的范圍內(nèi)時(shí)可以改變電壓和極性。此外，本申請的范圍并不意圖局限于本說明書中所公開的過程、機(jī)器、制造、物質(zhì) 組成、裝置、方法以及步驟的具體實(shí)施例。本領(lǐng)域的普通技術(shù)人員將很容易根據(jù)本發(fā)明的公 開內(nèi)容理解根據(jù)本發(fā)明可以利用目前已存在或以后要開發(fā)的執(zhí)行與本文所述的相應(yīng)實(shí)施 例基本上相同的功能或?qū)崿F(xiàn)基本上相同的結(jié)果的過程、機(jī)器、設(shè)計(jì)、物質(zhì)組成、裝置、方法或 步驟。因此，隨附權(quán)利要求意圖在其范圍內(nèi)包括此類過程、機(jī)器、制造、物質(zhì)組成、裝置、方法 或步驟。
權(quán)利要求
一種由雙態(tài)邏輯輸入信號(hào)生成兩個(gè)互補(bǔ)輸出電流的雙線導(dǎo)體的驅(qū)動(dòng)電路，包括兩個(gè)輸出級，其中每個(gè)輸出級在輸出端處由所述輸入信號(hào)生成所述兩個(gè)輸出電流中的一個(gè)，且其中一個(gè)輸出電流在輸出電流的安培數(shù)方面可以進(jìn)行調(diào)整，以及控制器，耦合到所述兩個(gè)輸出級，用于分析在所述兩個(gè)輸出級的輸出端出現(xiàn)的輸出電壓，在所述輸入信號(hào)狀態(tài)變化之后的至少兩個(gè)時(shí)隙中的每一個(gè)內(nèi)生成由此導(dǎo)出的誤差信號(hào)，高速緩存所述誤差信號(hào)或從其得到的信號(hào)，并在所述輸入信號(hào)的最近狀態(tài)變化之后的任意時(shí)隙中根據(jù)所述高速緩存的誤差信號(hào)或根據(jù)從其得到的高速緩存的信號(hào)來調(diào)整一個(gè)輸出級的輸出電流。
2.如權(quán)利要求1所述的驅(qū)動(dòng)電路，其中，所述誤差信號(hào)是兩個(gè)輸出電壓之和的一半與 基準(zhǔn)電壓之間的差的函數(shù)。
3.如權(quán)利要求1或2所述的驅(qū)動(dòng)電路，其中，所述誤差信號(hào)是兩個(gè)輸出電壓之間的差的 函數(shù)。
4.如權(quán)利要求1、2或3所述的驅(qū)動(dòng)電路，其中，由所述控制器來進(jìn)行一個(gè)輸出級的所述 輸出電流的調(diào)整，直至在所述輸入信號(hào)的多個(gè)狀態(tài)變化內(nèi)實(shí)現(xiàn)對稱為止。
5.如前述權(quán)利要求中任何一項(xiàng)所述的驅(qū)動(dòng)電路，其中，在所述輸入信號(hào)中，發(fā)生從一種 狀態(tài)到另一種狀態(tài)的第一變化和另一種狀態(tài)到該狀態(tài)的第二變化，且達(dá)到隨后的第一狀態(tài) 變化的第一狀態(tài)變化上和達(dá)到隨后的第二狀態(tài)變化的第二狀態(tài)變化上的誤差信號(hào)被高速 緩存并隨后被分析。
6.如前述權(quán)利要求中任何一項(xiàng)所述的驅(qū)動(dòng)電路，其中，還可以通過相應(yīng)的控制信號(hào)來 調(diào)整另一輸出級的輸出安培數(shù)。
7.如權(quán)利要求6所述的驅(qū)動(dòng)電路，其中，響應(yīng)于所述輸入信號(hào)的狀態(tài)變化，可通過一定 的邊沿曲線和所述兩個(gè)輸出信號(hào)的邊沿曲線來調(diào)整輸出信號(hào)變化。
8.如權(quán)利要求7所述的驅(qū)動(dòng)電路，其中，調(diào)整所述邊沿曲線，以使所達(dá)到的信號(hào)延遲在 所述輸入信號(hào)方面保持在預(yù)定時(shí)間窗內(nèi)。
9.如前述權(quán)利要求中任何一項(xiàng)所述的驅(qū)動(dòng)電路，其中，每個(gè)輸出級包括具有負(fù)載路徑 和柵極的晶體管，每個(gè)晶體管的負(fù)載路徑電路連接在電源電壓源的端子與相應(yīng)輸出級的信 號(hào)輸出端之間，以及所述晶體管在其柵極處受到控制，從而施加相應(yīng)的輸出電流。
10.如前述權(quán)利要求中任何一項(xiàng)所述的驅(qū)動(dòng)電路，其中，所述控制器被配置為使其以至 少部分時(shí)間和/或振幅離散來處理誤差信號(hào)。
11.如前述權(quán)利要求中任何一項(xiàng)所述的驅(qū)動(dòng)電路，其中，僅在根據(jù)一定事件的發(fā)生或不 發(fā)生而做出反應(yīng)的一定時(shí)隙中高速緩存或分析所述誤差信號(hào)。
12.如權(quán)利要求11所述的驅(qū)動(dòng)電路，其中，此類事件是至少一個(gè)輸出信號(hào)的邊沿的發(fā) 生、干擾的發(fā)生和不許可值范圍內(nèi)誤差信號(hào)的發(fā)生。
13.一種用于在連接雙線導(dǎo)體的兩個(gè)輸出端由雙態(tài)邏輯輸入信號(hào)生成兩個(gè)互補(bǔ)輸出電 流的方法，包括步驟在每個(gè)輸出端由輸入信號(hào)生成輸出信號(hào)，其中一個(gè)輸出電流的安培數(shù)可由控制信號(hào)來 調(diào)整；分析在輸出端處實(shí)現(xiàn)的每個(gè)電壓；在輸入信號(hào)狀態(tài)變化之后的至少兩個(gè)時(shí)隙中的每一個(gè)內(nèi)根據(jù)輸出電壓來生成誤差信號(hào)；將所述誤差信號(hào)或從其得到的信號(hào)高速緩存，以及在輸入信號(hào)的所達(dá)到的狀態(tài)變化之后的可選時(shí)隙中根據(jù)高速緩存的誤差信號(hào)或根據(jù) 據(jù)其的高速緩存的信號(hào)來調(diào)整輸出電流。
14.如權(quán)利要求13所述的方法，其中，所述誤差信號(hào)是兩個(gè)輸出電壓之和的一半與基 準(zhǔn)電壓之間的差的函數(shù)。
15.如權(quán)利要求13或14所述的方法，其中，所述誤差信號(hào)是兩個(gè)輸出電壓之間的差的 函數(shù)。
16.如權(quán)利要求13、14或15中任何一項(xiàng)所述的方法，其中，由所述控制器來進(jìn)行一個(gè)輸 出級的輸出電流的調(diào)整，直至在所述輸入信號(hào)的幾個(gè)狀態(tài)變化上實(shí)現(xiàn)對稱為止。
17.如權(quán)利要求13至16中任何一項(xiàng)所述的方法，其中，在所述輸入信號(hào)中，發(fā)生從一種 狀態(tài)到另一種狀態(tài)的第一變化和從另一種狀態(tài)到該狀態(tài)的第二變化，且達(dá)到隨后第一狀態(tài) 變化時(shí)在第一狀態(tài)變化上和達(dá)到隨后第二狀態(tài)變化時(shí)在第二狀態(tài)變化上的誤差信號(hào)被高 速緩存并隨后被分析。
18.如權(quán)利要求13至17中任何一項(xiàng)所述的方法，其中，通過相應(yīng)控制信號(hào)也可以調(diào)整 另一輸出級的輸出安培數(shù)。
19.如權(quán)利要求18所述的方法，其中，響應(yīng)于所述輸入信號(hào)的狀態(tài)變化，通過一定邊沿 曲線和兩個(gè)輸出信號(hào)的邊沿曲線可調(diào)整輸出信號(hào)變化。
20.如權(quán)利要求19所述的方法，其中，調(diào)整所述邊沿曲線，以使所達(dá)到的信號(hào)延遲在所 述輸入信號(hào)方面保持在預(yù)定值以下。
21.如權(quán)利要求13至20中任何一項(xiàng)所述的方法，其中，所述控制器被配置為使得其以 至少部分時(shí)間和/或振幅離散來處理誤差信號(hào)。
22.如權(quán)利要求13至21所述的方法，其中，根據(jù)至少一個(gè)某個(gè)事件的發(fā)生或不發(fā)生僅 在一定時(shí)隙中高速緩存和/或分析所述誤差信號(hào)。
23.如權(quán)利要求22所述的方法，其中，某個(gè)事件是所述輸出信號(hào)中的至少一個(gè)的邊沿 的發(fā)生、干擾信號(hào)的發(fā)生和/或不許可值范圍內(nèi)輸出信號(hào)的發(fā)生。
24.如權(quán)利要求22或23所述的方法，其中，某個(gè)事件是總線上這樣的狀態(tài)的發(fā)生，在該 狀態(tài)下所述雙線導(dǎo)體上信號(hào)的邊沿形狀不只受到相關(guān)輸出級的影響。
25.如權(quán)利要求22、23或24所述的方法，其中，某個(gè)事件是不期望優(yōu)化的輸出級的激活 信號(hào)的發(fā)生。
全文摘要
本發(fā)明公開了一種用以雙線導(dǎo)體的驅(qū)動(dòng)電路和生成兩個(gè)輸出電流的方法。一種用于在連接雙線導(dǎo)體的兩個(gè)輸出端處由雙態(tài)邏輯輸入信號(hào)生成兩個(gè)互補(bǔ)輸出電流的驅(qū)動(dòng)電路和方法，包括以下動(dòng)作在每個(gè)輸出端由輸入信號(hào)生成輸出信號(hào)，其中一個(gè)輸出電流的安培數(shù)可由控制信號(hào)來調(diào)整；分析在輸出端處實(shí)現(xiàn)的每個(gè)電壓；在輸入信號(hào)狀態(tài)變化之后的至少兩個(gè)時(shí)隙中的每個(gè)時(shí)隙內(nèi)根據(jù)所述輸出電壓來生成誤差信號(hào)；將所述誤差信號(hào)或從其得到的信號(hào)高速緩存，以及在輸入信號(hào)的最終狀態(tài)變化之后的相應(yīng)時(shí)隙中根據(jù)高速緩存的誤差信號(hào)或根據(jù)其的高速緩存的信號(hào)來調(diào)整輸出電流。
文檔編號(hào)G05F3/08GK101799698SQ201010113919
公開日2010年8月11日 申請日期2010年2月5日 優(yōu)先權(quán)日2009年2月6日
發(fā)明者D·梅茨納, E·皮赫特 申請人:英飛凌科技股份有限公司