專利名稱：分布式控制系統(tǒng)通訊方式的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微處理器通訊架構(gòu)設(shè)計(jì)相關(guān)技術(shù)領(lǐng)域，尤其涉及分布式控制系統(tǒng)多個(gè) 微處理器間相互通訊的方式。
背景技術(shù)：
隨著電子技術(shù)的不斷發(fā)展，微處理器越來越廣泛的應(yīng)用于各領(lǐng)域的控制系統(tǒng)之 中。由于現(xiàn)代控制系統(tǒng)強(qiáng)實(shí)時(shí)性、高可靠性、可擴(kuò)展性的要求，現(xiàn)代的復(fù)雜控制系統(tǒng)逐漸由 集中式向分布式發(fā)展，而多個(gè)微處理器之間的數(shù)據(jù)交換則由通訊來完成。目前常用的通訊方式主要分為并行和串行兩種。在并行通訊方式中，數(shù)據(jù)由多條 信號(hào)線多位同時(shí)傳遞(比如8位或者16位等)，其傳送速率高，常用于同一電路板芯片間 近距離的高速通訊，比如微處理器與其擴(kuò)展內(nèi)存間的通訊，但其所用的并行線纜成本較高， 抗干擾能力較差，不適合長(zhǎng)距離的通訊；而在串行通訊中，數(shù)據(jù)按順序逐位傳遞，線纜成本 較低，抗干擾能力強(qiáng)，因此被廣泛應(yīng)用于各種工業(yè)控制總線中，比如UART、SPI、I2C、CAN、 Flexray 等等。在目前的分布式控制系統(tǒng)中，無論采取何種通訊方式，即使大部分的數(shù)據(jù)傳輸過 程可以由外圍設(shè)備(通訊模塊)來完成，但也不可避免的需要微處理器的核心運(yùn)算單元CPU 進(jìn)行干預(yù)，由CPU對(duì)通訊事件進(jìn)行響應(yīng)，完成通訊數(shù)據(jù)在內(nèi)存中的讀、寫工作，在這期間CPU 無法執(zhí)行其他任務(wù)(有時(shí)候必須停止當(dāng)前正在執(zhí)行的其他任務(wù))。因此，目前的通訊方式都 在一定程度上占用了 CPU資源，影響了控制系統(tǒng)的實(shí)時(shí)性。

發(fā)明內(nèi)容
為解決現(xiàn)有通訊方式占用CPU資源的問題，本發(fā)明提出了一種分布式控制系統(tǒng)通 訊方式，在保證通訊可靠性的同時(shí)，減小通訊對(duì)主控微處理器CPU的負(fù)荷需求。本發(fā)明采用的技術(shù)方案為利用主控微處理器片內(nèi)的背景調(diào)試模塊，偽裝背景調(diào) 試信號(hào)，通過調(diào)試總線完成與主控微處理器的通訊。所述主控微處理器的型號(hào)為飛思卡爾(Freescale)公司的S12X系列單片機(jī)。實(shí) 現(xiàn)該新型通訊方式的電氣連接方式為只需要將其他微處理器的數(shù)字輸入輸出端口(如普 通IO端口或者SPI串行通訊端口等)與該主控微處理器的調(diào)試端口(S12X系列單片機(jī)的 BK⑶端口 )相連，并保證兩信號(hào)共地即可。適當(dāng)?shù)恼{(diào)節(jié)輸入至主控微處理器調(diào)試端口的數(shù) 字信號(hào)，使其與該主控微處理器背景調(diào)試模塊的通訊協(xié)議相符，即可以利用背景調(diào)試模塊 在該主控微處理器中的硬件機(jī)制，根據(jù)當(dāng)前CPU的資源情況，不占用或者占用極少的CPU資 源，完成整個(gè)通訊過程，并自動(dòng)實(shí)現(xiàn)通訊數(shù)據(jù)在內(nèi)存中的讀、寫工作。本發(fā)明的有益效果為1.在分布式控制系統(tǒng)中，將背景調(diào)試模式應(yīng)用于通訊過程，利用調(diào)試總線實(shí)現(xiàn)數(shù) 據(jù)的雙向傳輸。2.本發(fā)明充分利用主控微處理器的背景調(diào)試模塊，能自動(dòng)分配CPU資源，不需要占用或只需要占用極少的CPU資源，不會(huì)影響或者中斷當(dāng)前正在執(zhí)行的任務(wù)；同時(shí)不需要 改動(dòng)主控微處理器端的源代碼，不需要主控微處理器利用查詢或者中斷方式干預(yù)通訊過程。3.本發(fā)明若應(yīng)用在匹配標(biāo)定系統(tǒng)中，則可完全去除匹配標(biāo)定系統(tǒng)在目標(biāo)微處理器 的代碼改動(dòng)需求、通訊端口需求(通常需用CAN、FleXray等)，可以節(jié)約目標(biāo)微處理器用于 匹配標(biāo)定的CPU資源，從而使其在匹配標(biāo)定時(shí)的工作狀態(tài)與正常運(yùn)行的工作狀態(tài)幾乎完全 相同。


下面結(jié)合附圖對(duì)本發(fā)明作詳細(xì)說明圖1為通訊方式電氣連接簡(jiǎn)圖；圖2為對(duì)主控微處理器的按位“寫”操作信號(hào)時(shí)序；圖3為對(duì)主控微處理器的按位“讀1”操作信號(hào)時(shí)序；圖4為對(duì)主控微處理器的按位“讀0”操作信號(hào)時(shí)序；圖5為新型通訊方式數(shù)據(jù)讀寫命令結(jié)構(gòu)。圖6為16位SPI發(fā)送4位BDM數(shù)據(jù)ObO 101。
具體實(shí)施例方式下面詳細(xì)介紹本發(fā)明在飛思卡爾(Freescale)公司的S12X系列單片機(jī)上應(yīng)用的 具體工作過程。圖1所示的分布式控制系統(tǒng)包括主控微處理器飛思卡爾公司的S12X系列微處理 器，以及與之通訊的第二微處理器。兩者之間的電氣連接只有兩根線纜兩者的地線(GND) 需要相連，S12X的BKGD端口與第二微處理器的數(shù)字輸入輸出端口(如普通IO端口、SPI端 口等)相連。第二微處理器需要通過該數(shù)字輸出端口模擬S12X背景調(diào)試模塊(BDM)所需的調(diào) 試信號(hào)，輸送給S12X的BKGD端口。根據(jù)S12X的說明書，S12X的背景調(diào)試模塊(BDM)通過BKGD端口實(shí)現(xiàn)串行通訊， 該串行通訊所需的時(shí)鐘信號(hào)(BDM時(shí)鐘)可以在S12X的多種時(shí)鐘源中選擇。BKGD端口為 集電極開路輸出，其內(nèi)部帶有上拉電路。無論是發(fā)送還是接受數(shù)據(jù)，每一位數(shù)據(jù)的傳遞都以 BKGD端口信號(hào)被第二微處理器拉低以產(chǎn)生一個(gè)下降沿作為通訊開始的觸發(fā)信號(hào)。圖2顯示了 BDM串行通訊中對(duì)S12X按位“寫”操作信號(hào)時(shí)序。S12X將在這一位數(shù) 據(jù)通訊觸發(fā)后第10個(gè)時(shí)鐘周期對(duì)BKGD端口的電平進(jìn)行采樣，并由此時(shí)電平的高低決定該 位傳遞的數(shù)據(jù)。圖3和圖4分別顯示了 BDM串行通訊中對(duì)S12X按位“讀1”和“讀0”操作的信號(hào) 時(shí)序。第二微處理器將BKGD端口信號(hào)拉低后至少保持2個(gè)時(shí)鐘周期，以保證S12X能夠識(shí) 別，并觸發(fā)開始這一位數(shù)據(jù)的通訊，之后第二微處理器釋放在BKGD端口上的低電平驅(qū)動(dòng)， 回到高阻狀態(tài)，并由S12X驅(qū)動(dòng)BKGD端口，在通訊觸發(fā)后第7個(gè)時(shí)鐘周期或者第13個(gè)時(shí)鐘 周期時(shí)將BKGD端口信號(hào)拉到高電平狀態(tài)，分別表示數(shù)據(jù)1和0的傳遞，第二微處理器將在 通訊觸發(fā)后第10個(gè)時(shí)鐘周期時(shí)對(duì)BKGD端口的電平進(jìn)行采樣，獲取這一位的數(shù)據(jù)。
通過該BDM串行通訊接口，可以實(shí)現(xiàn)不同的BDM指令。對(duì)S12X的系統(tǒng)內(nèi)存進(jìn)行讀、 寫操作需要用到BDM指令中的硬件指令(Hardware commands)。圖5顯示了硬件指令中數(shù) 據(jù)讀、寫的命令結(jié)構(gòu)。硬件指令均由一個(gè)8位的操作碼(Opcode)作為開始，用以區(qū)別不同 的硬件指令，根據(jù)不同操作碼的具體定義，后邊可能跟隨著16位的地址信號(hào)和16位的數(shù)據(jù) 信號(hào)。比如對(duì)于寫指令“WRITE_W0RD”，其操作碼為0xC8，之后跟隨著16位的地址和16位 的數(shù)據(jù)；對(duì)于讀指令“READ_W0RD”，其操作碼為0xE8，之后跟隨著16位的地址，并返回16位 的數(shù)據(jù)。對(duì)于硬件指令的寫指令，第二微處理器在發(fā)送完16位地址和16位數(shù)據(jù)后需要等 待150個(gè)時(shí)鐘周期才行進(jìn)行下一個(gè)指令的發(fā)送；對(duì)于硬件指令的讀指令，第二微處理器在 發(fā)送完16位地址信號(hào)后需要等待至少150個(gè)時(shí)鐘周期才能進(jìn)行16位數(shù)據(jù)的獲取。通過對(duì)第二微處理器的IO模塊或者SPI模塊進(jìn)行控制，使其輸出信號(hào)與上述S12X 所需的BDM硬件指令信號(hào)的時(shí)序相匹配，則可以利用S12X的BDM模塊，實(shí)現(xiàn)與S12X的內(nèi)存 讀寫和數(shù)據(jù)交換。下面結(jié)合圖6，詳細(xì)介紹本發(fā)明中通過SPI實(shí)現(xiàn)該新型通訊方式的過程。首先，設(shè)置第二微處理器的SPI波特率為微處理器1 (主控微處理器)的波特率的 四分之一。其次，在如上情況下，可以確定SPI傳遞數(shù)據(jù)與BDM數(shù)據(jù)的映射關(guān)系如下 下面以16位SPI發(fā)送4位BDM數(shù)據(jù)ObOlOl過程為例詳細(xì)說明 與此類似，當(dāng)需要發(fā)送任何命令、地址、數(shù)據(jù)時(shí)都可以根據(jù)此協(xié)議來實(shí)現(xiàn)SPI模擬 BDM信號(hào)與S12通訊，實(shí)現(xiàn)與S12X的內(nèi)存讀寫和數(shù)據(jù)交換。
權(quán)利要求
一種分布式控制系統(tǒng)通訊方式，其特征在于，第二微處理器的數(shù)字輸入輸出端口與主控微處理器的調(diào)試端口相連，并使兩微處理器共地；調(diào)節(jié)第二微處理器輸入至主控微處理器調(diào)試端口的數(shù)字信號(hào)，使其與該主控微處理器背景調(diào)試模塊的通訊協(xié)議相符；利用主控微處理器片內(nèi)的背景調(diào)試模塊，通過調(diào)試總線完成與主控微處理器的通訊。
2.如權(quán)利要求1所述的方法，其特征在于，設(shè)置第二微處理器的SPI波特率為主控微處 理器的波特率的四分之一。
3.如權(quán)利要求1所述的方法，其特征在于，所述主控微處理器的型號(hào)為飛思卡爾 (Freescale)公司的S12X系列單片機(jī)。
4.如權(quán)利要求1所述的方法，其特征在于，所述第二微處理器的數(shù)字輸入輸出端口為 IO或者SPI端口 ；所述主控微處理器的調(diào)試端口為S12X系列單片機(jī)的BKGD端口。
全文摘要
本發(fā)明提供了一種分布式控制系統(tǒng)通訊方式。該方式中，只需要將主控微處理器(S12X)的背景調(diào)試端口與第二微處理器的數(shù)字輸入輸出端口相連，并保證兩個(gè)微處理器共地。第二微處理器的數(shù)字輸入輸出端口模擬主控微處理器背景調(diào)試模塊(BDM)所需的調(diào)試信號(hào)，傳輸給主控微處理器的BKGD端口實(shí)現(xiàn)串行通訊，利用主控微處理器的背景調(diào)試模塊，可以根據(jù)當(dāng)前CPU的資源情況，不占用或者占用極少的CPU資源，完成整個(gè)通訊過程，并自動(dòng)實(shí)現(xiàn)通訊數(shù)據(jù)在內(nèi)存中的讀、寫工作。本發(fā)明能夠簡(jiǎn)化通訊在主控微處理器端的軟硬件設(shè)計(jì)，節(jié)約其CPU資源，保證其正常任務(wù)的執(zhí)行，同時(shí)通訊簡(jiǎn)單可靠，具有很高的靈活性。
文檔編號(hào)G05B19/418GK101901004SQ20101019532
公開日2010年12月1日 申請(qǐng)日期2010年5月31日 優(yōu)先權(quán)日2010年5月31日
發(fā)明者楊學(xué)青, 楊福源, 歐陽明高, 王金力, 陳林, 黃穎 申請(qǐng)人:清華大學(xué)