專利名稱：一種超低電源電壓的帶隙基準(zhǔn)源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種模擬電路中的帶隙基準(zhǔn)源。
背景技術(shù)：
在模擬電路中，帶隙基準(zhǔn)源是一種最基本的模塊。帶隙基準(zhǔn)源的輸出與溫度和電 源電壓無關(guān)，因此基準(zhǔn)源的輸出常常作為電路系統(tǒng)中的絕對參考電壓。在模-數(shù)轉(zhuǎn)換器、電 源管理等電路系統(tǒng)中，帶隙基準(zhǔn)是不可缺少的組成部分。在實(shí)際應(yīng)用中，隨著集成電路工藝特征尺寸的縮小，集成電路的供電電壓也越來 越低。對于傳統(tǒng)的帶隙基準(zhǔn)，其輸出電壓與硅的帶隙電壓接近，約為1.2V，所以其最低供電 電壓至少要1.3￥，高于0. 13 ym工藝的標(biāo)準(zhǔn)電壓。電流型的帶隙基準(zhǔn)源可以將供電電壓降 低到IV左右，然而隨著工藝的進(jìn)步，IV的供電電壓也已經(jīng)高于65nm的標(biāo)準(zhǔn)電壓。本發(fā)明通 過引入亞閾值M0SFET，將帶隙基準(zhǔn)能正常工作的最低電源電壓降到0. 6V以下，適合在先進(jìn) 的工藝中使用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種新穎的帶隙基準(zhǔn)源結(jié)構(gòu)，通過使用亞閾值M0SFET和 低電壓運(yùn)算放大器，使帶隙基準(zhǔn)源所需的電源電壓降到0. 6V以下，從而適用于先進(jìn)的工藝 中。本發(fā)明提出的帶隙基準(zhǔn)源，其電路結(jié)構(gòu)如圖1所示。由亞閾值管Ml和亞閾值管 M2，低電壓運(yùn)放，電阻Rl、R2、R3、R4和R5，電流鏡M3、M4、M5和輸出電阻R6組成；其中亞 閾值管Ml和亞閾值管M2是NM0S管，它們的柵和漏端相連，且亞閾值管Ml的寬長比大于 M2的寬長比。亞閾值管Ml的漏端連到電阻R5的一端，電阻R5的另一端(c點(diǎn))與電流鏡 M3 (PM0S管)的漏端相連，電流鏡M3的源端與電源相連；亞閾值管M2的漏端(d點(diǎn))與電 流鏡M4 (PM0S)的漏端相連，電流鏡M4的源端與電源相連。電流鏡M3與電流鏡M4的管子 尺寸相同。分壓電阻R3的一端連接到c點(diǎn)，分壓電阻R3的另一端(a點(diǎn))與分壓電阻R1 相連；分壓電阻R1的一端(a點(diǎn))與分壓電阻R3相連，另一端連接到地。分壓電阻R3和分 壓電阻R1相連的點(diǎn)(a點(diǎn))連接到低電壓運(yùn)放(1)的正輸入端。分壓電阻R4的一端連接 到d點(diǎn)，另一端(b點(diǎn))與分壓電阻R2相連；分壓電阻R2的一端(b點(diǎn))與分壓電阻R4相 連，另一端連接到地。分壓電阻R2和分壓電阻R4相連的點(diǎn)(b點(diǎn))連接到低電壓運(yùn)放(1) 的負(fù)輸入端。選取分壓電阻R3與分壓電阻R4阻值相等，分壓電阻R1與分壓電阻R2阻值 相等。低電壓運(yùn)放(1)的輸出連接電流鏡M3、電流鏡M4和電流鏡M5(PM0S)的柵端。電流 鏡M5的源端與電源相連，漏端則連接到輸出電阻R6。輸出電阻R6—端連接電流鏡M5的漏 端，另一端連接到地。本發(fā)明的核心在于亞閾值管Ml、亞閾值管M2和低電壓運(yùn)放(1)。低電壓運(yùn)放(1) 必須能工作在較低的電源電壓下，并且能提供足夠的增益。它通過負(fù)反饋?zhàn)饔檬沟胊點(diǎn)和 b點(diǎn)的電位相等，進(jìn)而使得c點(diǎn)和d點(diǎn)的電位也相等，并且流過亞閾值管Ml和亞閾值管M2的電流也相等。由于處于亞閾值區(qū)的M0SFET兩端電壓與溫度成反比，而兩個尺寸不同的 亞閾值M0SFET兩端電壓差與溫度成正比，所以流過亞閾值管Ml、亞閾值管M2和電阻R5的 電流與溫度成正比，而流過分壓電阻R1、分壓電阻R2、分壓電阻R3和分壓電阻R4的電流則 與溫度成反比。在給定分壓電阻Rl、R2、R3和R4的值以后，調(diào)節(jié)電阻R5的值可以使得與 溫度成正比的電流的值的大小等于與溫度成反比的電流的值，于是流過電流鏡M3、M4和M5 的電流都是與溫度無關(guān)的電流，在輸出電阻R6上的電壓即為基準(zhǔn)電壓。同時，由于運(yùn)放的 負(fù)反饋?zhàn)饔?，該輸出電壓對電源電壓并不敏感。由于亞閾值管Ml和亞閾值管M2兩端電壓 Vsubthreshold小于400mV，而運(yùn)放的輸入電壓經(jīng)過分壓電阻Rl、R3 (以及分壓電阻R2、R4)分壓 可以為0 Vsubthresh。ld2間的任意值，所以該電路可以工作在小于0. 6V的超低電源電壓下。


圖1是本發(fā)明超低供電電壓的帶隙基準(zhǔn)源的結(jié)構(gòu)圖。圖2是本發(fā)明的一種實(shí)施方式圖示。
具體實(shí)施例方式下面通過一個具體實(shí)例進(jìn)一步詳細(xì)描述本發(fā)明。圖2給出了超低供電電壓的帶隙基準(zhǔn)源的完整電路圖。其中，選取亞閾值管Ml與 M2的寬長比分別為100/1和25/1，則它們兩端的電壓為400mV左右。選取分壓電阻R3與 R4阻值相等，R1與R2阻值相等，且R1 R3 = R2 R4 = 1 3，這樣低電壓運(yùn)放(1)的輸 入共模電平為100mV左右。低電壓運(yùn)放(1)使用簡單的0TA結(jié)構(gòu)以工作在低電壓下；它使 用PM0S作為輸入對管，這是因?yàn)檩斎牍材ｋ娖捷^低。偏置電路(2)為四個亞閾值管的分壓， 選取四個寬長比相同的PM0S，它們各自的柵漏相連，并且以串聯(lián)分壓的形式互聯(lián)，給低電壓 運(yùn)放合適的偏置電壓。由于采用四個亞閾值管進(jìn)行分壓來提供偏置，所以該帶隙基準(zhǔn)電路 上電無需啟動電路，并且偏置電路的靜態(tài)電流非常低，一般在nA數(shù)量級。低電壓運(yùn)放(1) 通過負(fù)反饋?zhàn)饔檬沟胊點(diǎn)和b點(diǎn)的電位相等，進(jìn)而使得c點(diǎn)和d點(diǎn)的電位也相等。電流鏡 M3和M4的尺寸相等，這樣流過電流鏡M3和M4的電流相等；由于c點(diǎn)和d點(diǎn)的電位相等， 所以流過分壓電阻Rl、R2、R3和R4的電流相等；因此，流過亞閾值管Ml和M2的電流也相 等。由于處于亞閾值區(qū)的M0SFET兩端電壓與溫度成反比，所以分壓流過電阻R1、R2、R3和 R4的電流與溫度成反比；而兩個尺寸不同的亞閾值管Ml和M2兩端電壓差與溫度成正比， 所以電阻R5兩端的電壓與溫度成正比，所以流過電阻R5的電流與溫度成正比，也即流過亞 閾值管Ml和M2的電流與溫度成正比。在給定分壓電阻Rl、R2、R3和R4的阻值以后，調(diào)節(jié) 電阻R5的值可以使得與溫度成正比的電流的值的大小等于與溫度成反比的電流的值，于 是流過電流鏡M3、M4和M5的電流都是與溫度無關(guān)的電流，在輸出電阻R6上的電壓即為基 準(zhǔn)電壓。調(diào)整電流鏡M5的尺寸以及輸出電阻R6的阻值都可以改變輸出基準(zhǔn)電壓。在電源 電壓改變時，由于低電壓運(yùn)放(1)的負(fù)反饋?zhàn)饔?，其輸出電壓會跟隨電源電壓發(fā)生改變，因 此電流鏡M3、M4和M5的柵-源電壓并不會改變，也即電流鏡M3、M4和M5的輸出電流也不 會改變，因此帶隙基準(zhǔn)的輸出電壓也不會發(fā)生改變。最后所應(yīng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參 照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋 在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
一種超低電源電壓的帶隙基準(zhǔn)源，其特征在于由亞閾值管M1和亞閾值管M2，低電壓運(yùn)放，分壓電阻R1、R2、R3、R4和R5，電流鏡M3、M4、M5和輸出電阻R6組成；其中亞閾值管M1和亞閾值管M2是NMOS管，電流鏡M3、電流鏡M4和電流鏡M5為PMOS管；亞閾值管M1和亞閾值管M2的柵和漏端相連，且亞閾值管M1的寬長比大于M2的寬長比；亞閾值管M1的漏端連到電阻R5的一端，電阻R5的另一端c點(diǎn)與電流鏡M3的漏端相連，電流鏡M3的源端與電源相連；亞閾值管M2的漏端d點(diǎn)與電流鏡M4的漏端相連，電流鏡M4的源端與電源相連；電流鏡M3與電流鏡M4的管子尺寸相同；分壓電阻R3的一端連接到c點(diǎn)，分壓電阻R3的另一端a點(diǎn)與分壓電阻R1相連；分壓電阻R1的一端a點(diǎn)與分壓電阻R3相連，另一端連接到地；分壓電阻R3和分壓電阻R1相連的點(diǎn)a點(diǎn)連接到低電壓運(yùn)放(1)的正輸入端；分壓電阻R4的一端連接到d點(diǎn)，分壓電阻R4的另一端b點(diǎn)與分壓電阻R2相連；分壓電阻R2的一端b點(diǎn)與分壓電阻R4相連，另一端連接到地；分壓電阻R2和分壓電阻R4相連的點(diǎn)b點(diǎn)連接到低電壓運(yùn)放(1)的負(fù)輸入端；選取分壓電阻R3與分壓電阻R4阻值相等，分壓電阻R1與分壓電阻R2阻值相等；低電壓運(yùn)放(1)的輸出連接電流鏡M3、電流鏡M4和電流鏡M5的柵端。電流鏡M5的源端與電源相連，漏端則連接到輸出電阻R6。輸出電阻R6一端連接電流鏡M5的漏端，另一端連接到地。
全文摘要
本發(fā)明屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體為一種超低電源電壓的帶隙基準(zhǔn)源。該帶隙基準(zhǔn)源由亞閾值管M1和亞閾值管M2，低電壓運(yùn)放，若干分壓電阻，電流鏡M3、M4、M5和輸出電阻R6組成；本發(fā)明利用工作在亞閾值區(qū)的MOSFET的溫度特性以及其兩端低電壓的特性，配合低電壓運(yùn)放，實(shí)現(xiàn)在超低電源電壓(＜0.6V)下提供基準(zhǔn)電壓。該基準(zhǔn)的輸出電壓與輸出端的電阻有關(guān)，因此是可配置的。隨著集成電路的工藝發(fā)展，其電源電壓也不斷降低。本發(fā)明非常適合于未來先進(jìn)工藝的集成電路。
文檔編號G05F3/30GK101859160SQ20101020232
公開日2010年10月13日 申請日期2010年6月17日 優(yōu)先權(quán)日2010年6月17日
發(fā)明者李一雷, 談熙, 閆娜, 閔昊, 韓科鋒 申請人:復(fù)旦大學(xué)