專利名稱：一種基于發(fā)射極電流補(bǔ)償?shù)母呔葞痘鶞?zhǔn)源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及模擬集成電路的基準(zhǔn)電壓源設(shè)計(jì)領(lǐng)域，特指一種基于發(fā)射極電流 補(bǔ)償?shù)母呔?、低失調(diào)帶隙基準(zhǔn)電壓源電路。
背景技術(shù)：
基準(zhǔn)電壓源是當(dāng)今集成電路中重要的組成部分，廣泛應(yīng)用于數(shù)字、模擬、以及數(shù)模 混合電路中。特別是在諸如隨機(jī)動(dòng)態(tài)存儲(chǔ)器、A/D、D/A轉(zhuǎn)換器、各類數(shù)模混合IC中更是不 可或缺。因此高電源抑制比、低溫漂、CMOS工藝兼容的高性能基準(zhǔn)電壓源成為集成電路設(shè) 計(jì)者們競(jìng)相追逐的焦點(diǎn)。目前集成電路中基準(zhǔn)電壓源的構(gòu)成種類繁多，帶隙基準(zhǔn)由于其精度高而為業(yè)內(nèi)所 廣泛采用。利用Pn結(jié)的正向電壓具有負(fù)溫度系數(shù)，而工作在不同電流密度下兩個(gè)雙極型晶 體管的基極_發(fā)射極電壓差具有正溫度系數(shù)，兩者相互補(bǔ)償，實(shí)現(xiàn)零溫度系數(shù)的基準(zhǔn)電壓。 此種結(jié)構(gòu)需要采用運(yùn)算放大器和雙極型晶體管，目前主流的CMOS工藝都能提供襯底PNP 管，因此此結(jié)構(gòu)與主流CMOS工藝都兼容，但是在高精度系統(tǒng)中，運(yùn)算放大器的固有失調(diào)對(duì) 基準(zhǔn)電壓的影響也是難以接受的，所以需要利用一些補(bǔ)償技術(shù)，以得到更高精度的基準(zhǔn)電 壓。

發(fā)明內(nèi)容
本發(fā)明要解決的問題就在于針對(duì)現(xiàn)有帶隙基準(zhǔn)存在的技術(shù)問題，本發(fā)明提供一 種基于發(fā)射極電流補(bǔ)償?shù)那遗c普通CMOS工藝完全兼容的高精度、低失調(diào)基準(zhǔn)電壓源設(shè)計(jì)。本發(fā)明提出的解決方案為首先由基準(zhǔn)電壓產(chǎn)生電路(3)產(chǎn)生 基準(zhǔn)電流I。ut，然后根據(jù)I。ut，通過發(fā)射極電流補(bǔ)償電路(4)產(chǎn)生精確的
^β電流對(duì)三極管的發(fā)射極電流進(jìn)行補(bǔ)償，從而降低運(yùn)放失調(diào)對(duì)基準(zhǔn)輸出的影響。同時(shí) 增加了 PMOS管Μ6110分別與Μ115 —起構(gòu)成了共源共柵電流鏡結(jié)構(gòu)，增加基準(zhǔn)電流源的 精度和其抗電源電壓變化的能力。本發(fā)明能夠有效抑制輸出隨溫度和電源電壓變化而變 化，并能有效地降低運(yùn)放輸入的失調(diào)對(duì)基準(zhǔn)輸出的影響。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)就在于
1、性能優(yōu)異本發(fā)明通過采用發(fā)射極電流補(bǔ)償技術(shù)，使得基準(zhǔn)輸出電壓溫度特性要高 于普通的帶隙基準(zhǔn)電路；
2、結(jié)構(gòu)簡(jiǎn)單本發(fā)明中提出的電路結(jié)構(gòu)與普通的CMOS工藝完全兼容，無需額外的工藝 步驟來實(shí)現(xiàn)對(duì)特殊器件的兼容；
3、應(yīng)用范圍廣本發(fā)明由于能夠提供高精度、低失調(diào)的基準(zhǔn)電壓，所以應(yīng)用范圍更廣。


圖1本發(fā)明的電路原理示意圖2是本發(fā)明在0. 18 μ m工藝及3. 3V電源電壓條件下溫度特性；圖3是本發(fā)明在0. 18 μ m工藝及3. 3V電源電壓條件下去掉發(fā)射極電流補(bǔ)償后溫度特
性；
圖4是本發(fā)明在0. 18 μ m工藝及3. 3V電源電壓條件下抗電源特性； 圖5是本發(fā)明在0. 18 μ m工藝及3. 3V電源電壓條件下去掉發(fā)射極電流補(bǔ)償后抗電源 特性。
具體實(shí)施例方式如圖1所示，本發(fā)明電路可以分為4個(gè)部分啟動(dòng)電路、偏置電路、基準(zhǔn)電壓產(chǎn)生 電路、發(fā)射極電流補(bǔ)償電路。偏置電路的作用是為基準(zhǔn)電壓產(chǎn)生電路和發(fā)射極電流補(bǔ)償電 路中的共柵管ΜΓΜ5、Μ12提供柵極偏置電壓，使其工作在飽和區(qū)，提高共源共柵管的輸出 阻抗，增強(qiáng)其抗電源干擾的能力?；鶞?zhǔn)電壓產(chǎn)生電路由PMOS管MfMlO、運(yùn)放0Ρ、電阻R1、 R2、三極管Qal、Qa2、Qa3、Qbl和Qb2組成，增加共源共柵電流鏡可以在增加基準(zhǔn)電流源的 精度的同時(shí)有效增加電流源抗電壓變化的能力。但該電路存在一個(gè)問題就是有可能出現(xiàn)死 鎖態(tài)——電路在傳輸零電流的時(shí)候也是系統(tǒng)的一個(gè)穩(wěn)定狀態(tài)。啟動(dòng)電路就是就是解決此問 題的，即當(dāng)電路出現(xiàn)死鎖時(shí)使電路回到正常工作狀態(tài)。電路死鎖時(shí)PMOS管MfMlO的柵電 壓很高，致使流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流都等于零。這時(shí)啟動(dòng)電路的會(huì)檢 測(cè)到Qa2的發(fā)射極為低電壓，從而將圖1中PMOS管M6 M10、M12的柵極拉低，電路導(dǎo)通從而 解除死鎖狀態(tài)，此時(shí)流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流脫離等于零的狀態(tài)，此時(shí) Qa2的發(fā)射極電壓會(huì)逐漸升高，當(dāng)啟動(dòng)電路檢測(cè)到Qa2的發(fā)射極電壓達(dá)到一定閾值時(shí)，啟動(dòng) 電路會(huì)自動(dòng)失效而不影響整體電路的工作。如圖1可以知道，流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流都等于i^，對(duì)于一 個(gè)雙極型器件，我們可以寫出^=乓《3φ(^/ ·)，其中&。根據(jù)理想運(yùn)放兩個(gè)輸入 端虛短的理論，設(shè)運(yùn)放輸入失調(diào)為K1則有，
fjK.gbt — -^JK^s + JfflBf _ A 士^κ( 1 )
則有，
2 A^jaf=Zer JilIFei(2)
另外可知AF篇=Vr Inm，則有，
Ieet =(2 Vr In ml Vas)/Jtl(3)
如圖1可得，
Vt^=VjsIM2 I0^(4)
將式(3)帶入式(4)中可得，
(妒=^sk --(2 _ ^· _ ^ · "V i(5 )
由式(5)中第二項(xiàng)可知，由于用了兩個(gè)相級(jí)聯(lián)的三極管，括號(hào)中第一項(xiàng)系數(shù)比用單個(gè)三 極管擴(kuò)大了兩倍，從而大大減小了運(yùn)放失調(diào)對(duì)基準(zhǔn)輸出的影響，同時(shí)，我們可以通過調(diào)節(jié)m和(R2/R1)的值，將此影響降到最低。需要注意一點(diǎn)的是，上面的公式推導(dǎo)必須存在一個(gè)前提，即流過Qal、Qa2、Qa3、Qbl 和Qb2的電流必須相同。假設(shè)現(xiàn)在不存在發(fā)射極電流補(bǔ)償電路，則Qa2必然向Qal抽取一 個(gè)基極電流4 ,同理Qb2必然向Qbl抽取一個(gè)基極電流Zfi ,此時(shí)Qal、Qbl的發(fā)射極電流為
^，設(shè)三極管的電流放大系數(shù)為於，則有厶=^/於。由于Qa2、Qb2由于分別向Qal、Qbl
r η ,
抽取了一個(gè)基極電流,，則其發(fā)射極電流為1 + : -4 ，流過Qa3的電流也為,，可見流
tBV PJiMf
過Qal、Qa2、Qa3、Qbl和Qb2的電流不相同，所以必須向Qal、Qbl和Qa3的發(fā)射極補(bǔ)償一個(gè) 基極電流冬，即見才能保證上述推導(dǎo)的公式成立。發(fā)射極電流補(bǔ)償電路就是向Qal、 Qbl和Qa3的發(fā)射極補(bǔ)償一個(gè)基極電流Jit。發(fā)射極電流補(bǔ)償電路由MOS管Mil、M12以及一個(gè)精確補(bǔ)償電流產(chǎn)生器組成。首 先通過M11、M12對(duì)基準(zhǔn)電壓產(chǎn)生電路(3)產(chǎn)生基準(zhǔn)電流Jeer鏡像，使得進(jìn)入精確補(bǔ)償電流產(chǎn)
生器的電流為U,然后分別產(chǎn)生三路4 /於的電流，分別對(duì)基準(zhǔn)電壓產(chǎn)生電路(3)中Qal、 Qbl和Qa3的發(fā)射極電流的進(jìn)行精確補(bǔ)償，據(jù)此滿足了上述公式成立的前提條件，即流過
(η
Qal、Qa2、Qa3、Qbl和Qb2電流都相同，即都為1 + ^ ，從而實(shí)現(xiàn)了高精度、低失調(diào)的基
、PJ
準(zhǔn)電壓輸出。如圖2、3、4、5所示，是本發(fā)明在0. 18μπι CMOS工藝、電源電壓3. 3V條件下的模擬 結(jié)果?？梢钥吹?，本發(fā)明的基準(zhǔn)輸出電壓為1.2721V。當(dāng)溫度由-25度到125度變化時(shí)，沒 有進(jìn)行發(fā)射極電流補(bǔ)償前基準(zhǔn)電壓輸出變化808V，可計(jì)算出溫度系數(shù)為4. 23PPM，補(bǔ)償后 基準(zhǔn)電壓輸出變化377uV，可計(jì)算出溫度系數(shù)為1. 97PPM ；當(dāng)電源電壓由2. 5V變化到4V時(shí)， 沒有進(jìn)行發(fā)射極電流補(bǔ)償前輸出基準(zhǔn)變化202uV，可以計(jì)算得到輸出線性度為0. 0106%, 補(bǔ)償后輸出基準(zhǔn)變化179uV，可以計(jì)算得到輸出線性度為0. 009%。
權(quán)利要求
基于發(fā)射極電流補(bǔ)償?shù)母呔?、低失調(diào)帶隙基準(zhǔn)電壓源，其特征在于由啟動(dòng)電路(1)，偏置電路(2)，基準(zhǔn)電壓產(chǎn)生電路(3)，發(fā)射極電流補(bǔ)償電路(4)構(gòu)成；其中啟動(dòng)電路(1)的輸入端IN與基準(zhǔn)電壓產(chǎn)生電路(3)中(Qa2)的發(fā)射極以及PMOS管(M6)的漏極相連，輸出端OUT與基準(zhǔn)電壓產(chǎn)生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連；偏置電路(2)與基準(zhǔn)電壓產(chǎn)生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連；基準(zhǔn)電壓產(chǎn)生電路(3)包括了PMOS管(M1/ M2/ M3/ M4/M5/ M6/ M7/ M8/ M9/M10)、運(yùn)放(OP)、電阻(R1/R2)、三極管(Qa1/Qa2/Qa3/Qb1/Qb2)，其中(M1/ M2/ M3/ M4/M5)的源極連接到電源，柵極都連接到運(yùn)放(OP)的輸出端，其漏極分別與(M6/ M7/ M8/ M9/M10)的源極相連，且(M6/ M7/ M8/ M9/M10)的柵極都與偏置電壓產(chǎn)生電路(2)相連，運(yùn)放(OP)的正輸入端與(M7)的漏極相連，負(fù)輸入端與(M8)的漏極相連，(R1)連接了(OP)的正輸入端和三極管(Qb1)的發(fā)射極，(Qa1/Qb1)的集電極以及(Qa2/Qb2/ Qa3)的集電極、基極都接地，(Qa2)的發(fā)射極與(M6)的漏極以及(Qa1)的基極相連，(Qb2)的發(fā)射極與(M9)的漏極以及(Qb1)的基極相連，(R2)分別與(M10)的漏極和(Qa3)的發(fā)射極連接在一起，(M10)的漏極即基準(zhǔn)電壓輸出；發(fā)射極電流補(bǔ)償電路(4)由PMOS管(M11/M12)以及一個(gè)精確補(bǔ)償電流產(chǎn)生器組成，其中PMOS管(M11)的源極接電源，柵極與基準(zhǔn)電壓產(chǎn)生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連，其漏極與(M12)的源極相連，(M12)的柵極與基準(zhǔn)電壓產(chǎn)生電路(3)中的PMOS管(M6/ M7/ M8/ M9/M10)的柵極相連，漏極與精確補(bǔ)償電流產(chǎn)生器的IN端相連，精確補(bǔ)償電流產(chǎn)生器的C1、C2和C3分別與基準(zhǔn)電壓產(chǎn)生電路(3)中(Qa1/Qb1/Qa3)的發(fā)射極相連，進(jìn)行發(fā)射極電流補(bǔ)償。
全文摘要
本發(fā)明公開了一種利用三極管發(fā)射極電流補(bǔ)償技術(shù)，實(shí)現(xiàn)了一款的高精度、低失調(diào)的基準(zhǔn)電壓源。其由四部分電路構(gòu)成(1)啟動(dòng)電路，其主要用來解除電路上電時(shí)有可能出現(xiàn)的電路死鎖狀態(tài)；(2)偏置電壓產(chǎn)生電路，其產(chǎn)生基準(zhǔn)所需的偏置電壓；(3)基準(zhǔn)電壓產(chǎn)生電路，其利用三極管的負(fù)溫度系數(shù)和的正溫度系數(shù)互相抵消的方法，實(shí)現(xiàn)了趨于零溫度系數(shù)的基準(zhǔn)電壓輸出；(4)發(fā)射極電流補(bǔ)償電路，其通過對(duì)三極管的發(fā)射極電流進(jìn)行補(bǔ)償，從而降低運(yùn)放失調(diào)對(duì)基準(zhǔn)輸出的影響。本發(fā)明能夠有效地抑制基準(zhǔn)輸出電壓受溫度和電源電壓變化的影響，同時(shí)降低了運(yùn)放失調(diào)對(duì)基準(zhǔn)輸出的影響，并且本電路完全兼容普通的CMOS工藝，同時(shí)具輸出范圍大且精度高，使用范圍廣。
文檔編號(hào)G05F3/30GK101976095SQ20101055588
公開日2011年2月16日 申請(qǐng)日期2010年11月19日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者李俊豐, 石大勇, 蔣仁杰, 譚曉強(qiáng), 郭斌, 陳寶民, 陳怒興 申請(qǐng)人:長(zhǎng)沙景嘉微電子有限公司