專利名稱：嵌入式數(shù)字伺服控制器的制作方法
技術領域：
本發(fā)明涉及一種用于液壓系統(tǒng)的執(zhí)行控制機構，尤其涉及一種基于DSP、FPGA、USB 的嵌入式數(shù)字伺服控制器。
背景技術：
常用的液壓系統(tǒng)伺服機構多是控制系統(tǒng)與液壓系統(tǒng)分離，且絕大部分伺服控制器都是由模擬電路實現(xiàn)的，控制參數(shù)一旦設定就很難更改。為了適應數(shù)字化控制系統(tǒng)的需求， 必須設計一種數(shù)字化控制的伺服控制器。中國專利200420093571. 6公開了一種對直線位移或角位移精確控制的高性能電液伺服控制器，它是由液壓控制系統(tǒng)和電氣控制系統(tǒng)兩部分構成，電氣控制系統(tǒng)的核心是交流電機伺服控制器，它根據(jù)控制對象偏差，對交流異步電機自動進行無級變頻調(diào)速和方向旋轉(zhuǎn)，電機轉(zhuǎn)速和位置由位置編碼器反饋到伺服控制器，并和給定的速度指令值進行比較，雙向柱塞泵和電機同軸聯(lián)結，根據(jù)電機轉(zhuǎn)向和轉(zhuǎn)速，對油液流量和方向進行控制，負載的實際位移量通過位移傳感器反饋到交流電機伺服控制器，并和給定指令信號進行比較， 產(chǎn)生一個偏差信號作為速度指令值，進而由硬件伺服轉(zhuǎn)向軟件伺服。但該伺服機構仍未實現(xiàn)完全的數(shù)字化控制。ASIC (Application Specific Intergrated Circuits)即專用集成電路，是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路。目前用CPLD (復雜可編程邏輯器件)和FPGA (Field Programmable Gate Array現(xiàn)場可編程邏輯陣列)來進行ASIC 設計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術，但兩者在集成度、速度以及編程方式上具有各自的特點。ASIC的特點是面向特定用戶的需求，品種多、批量少，要求設計和生產(chǎn)周期短，它作為集成電路技術與特定用戶的整機或系統(tǒng)技術緊密結合的產(chǎn)物，與通用集成電路相比具有體積更小、重量更輕、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點。FPGA (現(xiàn)場可編程門陣列)是專用集成電路(ASIC)中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)用戶的邏輯，因而也被用于對CPU的模擬。用戶對FPGA的編程數(shù)據(jù)放在Flash芯片中，通過上電加載到FPGA中，對其進行初始化。也可在線對其編程，實現(xiàn)系統(tǒng)在線重構，這一特性可以構建一個根據(jù)計算任務不同而實時定制的CPU，這是當今研究的熱門領域。CN 201408357提供一種用于液壓系統(tǒng)伺服控制，可實現(xiàn)完全數(shù)字化控制的基于 1553B的數(shù)字式伺服機構控制器，其包括基于上位計算機的155 控制卡、155 耦合器、 1553B專用電纜及帶有155 接口的數(shù)字式伺服控制器芯片，所述數(shù)字式伺服控制器芯片包括1553B的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA邏輯單元、DSP運算單元及相應供配電系統(tǒng)；其中FPGA邏輯單元完成所有的邏輯功能和1553B的 RT功能，DSP完成所有的運算功能。即由A/D采集單元采集來的數(shù)據(jù)流通過并行的各自的分頻器，被分別送到DSP運算單元、FPGA邏輯單元實現(xiàn)的155 總線及FPGA實現(xiàn)的內(nèi)部的伺服控制器中，DSP將得到的數(shù)據(jù)根據(jù)設定的控制策略計算出系統(tǒng)的控制參數(shù)，送到FPGA 實現(xiàn)的內(nèi)部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；FPGA邏輯單元接受上位計算機BC接口計算機的控制指令，并可將A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)回送到BC中； FPGA邏輯單元實現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集單元的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預先設定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成伺服控制。該系統(tǒng)可以實現(xiàn)更先進復雜的控制算法，完成伺服動作系統(tǒng)的精確管理，但仍然需要在系統(tǒng)控制的可靠性上做進一步的完善。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種用于液壓系統(tǒng)伺服控制，可實現(xiàn)完全數(shù)字化控制，且可有效保證控制可靠性的嵌入式數(shù)字伺服控制器。為實現(xiàn)上述目的，本發(fā)明所采用的是一種內(nèi)嵌于伺服機構內(nèi)部的基于155B、FPGA 和DSP的嵌入式數(shù)字伺服控制器，包括基于上位計算機的155 控制卡、155 耦合器、 155 專用電纜及帶有155 接口的數(shù)字式伺服控制器芯片；所述數(shù)字式伺服控制器芯片包括155 的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA單元、DSP 單元及相應供配電系統(tǒng)；采用FPGA單元實現(xiàn)155 總線的BC、BM、RT功能。所述155!3B總線是MIL — STD 一 1553總線的簡稱，其中B就是BUS，MIL_STD_1553 總線是飛機內(nèi)部時分制命令/響應式多路復用數(shù)據(jù)總線。M53B數(shù)據(jù)總線標準是20世紀 70年代由美國公布的一種串行多路數(shù)據(jù)總線標準。155 總線能掛31個遠置終端，1553B 總線采用指令/響應型通信協(xié)議，它有三種終端類型總線控制器(BC)、遠程終端(RT)和總線監(jiān)視器(BM)；信息格式有BC到RT、RT到BC、RT到RT、廣播方式和系統(tǒng)控制方式；傳輸媒介為屏蔽雙絞線，M53B總線耦合方式有直接耦合和變壓器耦合；155 總線為多冗余度總線型拓撲結構，具有雙向傳輸特性，其傳輸速度為IMbps傳輸方式為半雙工方式，采用曼徹斯特碼進行編碼傳輸。本發(fā)明采用FPGA實現(xiàn)完整的1553B的BC、BM、RT功能。根據(jù)設計需求，在FPGA單元中固化進不同的方程，可以使控制器輕松地轉(zhuǎn)化為BC、BM和RT，而無需進行任何的硬件的改動。另外，在本發(fā)明中并沒有采取一般通常使用的1553B的協(xié)議芯片來完成設計，而是在充分理解155 總線的內(nèi)核的基礎上，應用FPGA實現(xiàn)了 155 協(xié)議的所有功能。為了進一步拓展設計的應用范圍，本發(fā)明預留了 2個通道的冗余總線，即雙A雙B總線。本發(fā)明所述FPGA單元可同時包括1553B的BC、BM、BT三種軟核，可根據(jù)實際需要任意切換。作為進一步改進，本發(fā)明采用FPGA與DSP的無縫數(shù)據(jù)傳送技術，利用FPGA強大的邏輯功能，設計了多通道并行的同步采集系統(tǒng)，所有的控制對象的狀態(tài)參數(shù)，包括要參與計算的控制參數(shù)與控制對象的狀態(tài)參數(shù)均以相同的速率高速采集進板上緩存中，板上緩存采用大容量的SDRAM，然后采用多數(shù)據(jù)流技術，將采集來的數(shù)據(jù)流通過并行的各自的分頻器， 將數(shù)據(jù)分別送到DSP、FPGA實現(xiàn)的155 總線與以及FPGA實現(xiàn)的內(nèi)部的伺服控制器中。DSP將得到的數(shù)據(jù)根據(jù)設定的控制策略計算出系統(tǒng)的控制參數(shù)，然后送到FPGA實現(xiàn)的內(nèi)部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；
FPGA實現(xiàn)的155 總線實現(xiàn)了 RT的功能，可以接受上位機BC接口計算機的控制指令，并可將A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)按照一定的格式回送到BC中；
FPGA實現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預先設定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成四個通道的伺服控制器的功能；
以上的所有數(shù)據(jù)傳送均在FPGA內(nèi)部完成，一源多流，并行處理，效率與可靠性都得到保證。另外，本發(fā)明可應用FPGA實現(xiàn)硬件的多通道多輸入單輸出伺服控制器。伺服機構控制器是一個多輸入單輸出的閉環(huán)控制回路，一般是使用運算電路來實現(xiàn)的，本發(fā)明將控制器使用FPGA方式來實現(xiàn)，控制參數(shù)由DSP負責產(chǎn)生，控制回路由FPGA 來完成，這樣做的優(yōu)點是
1、硬件實現(xiàn)的數(shù)字控制器可靠性高，不存在程序跑飛、狀態(tài)失控等問題，它可以使控制器一上電就處于可靠的控制狀態(tài)，避免了數(shù)字控制器的許多邊界問題，而且我們采用的是固化型的FPGA，不存在一般的數(shù)字控制器的上電配置的問題；
2、所有的控制用數(shù)據(jù)流均直接由A/D數(shù)據(jù)源在芯片內(nèi)部分頻得到，不經(jīng)過任何的二次處理，數(shù)據(jù)的可靠性得到了保證；
3、控制算法在DSP內(nèi)部完成，可根據(jù)不同的控制需要固化進不同的控制算法，可以在不改變系統(tǒng)硬件平臺的基礎上非常方便地進行控制算法的實現(xiàn)。如上所述，基于FPGA與DSP技術的帶155 接口的多通道伺服控制器是本發(fā)明技術方案核心，它可以完成多通道伺服控制器、155 的RT功能。而所有的功能由一片F(xiàn)PGA 與一片DSP來完成，F(xiàn)PGA完成所有的邏輯功能與1553B的RT功能，DSP完成所有的運算功能。FPGA (現(xiàn)場可編程門陣列)作為ASIC (專用集成電路)中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)用戶的邏輯，因而也被用于對CPU 的模擬。用戶對FPGA的編程數(shù)據(jù)放在Flash芯片中，通過上電加載到FPGA中，對其進行初始化，也可在線對其編程，實現(xiàn)系統(tǒng)在線重構，這一特性可以構建一個根據(jù)計算任務不同而實時定制的CPU。本發(fā)明相比傳統(tǒng)的模擬式控制器及現(xiàn)有的數(shù)字式控制器，可以實現(xiàn)更先進復雜的控制算法，完成伺服動作系統(tǒng)的精確管理，且控制可靠性高。


圖1為本發(fā)明硬件系統(tǒng)結構示意圖。
具體實施例方式如圖1所示的硬件平臺，由基于上位計算機的PCI插卡式155 控制卡、155 耦合器、1553B專用電纜、基于USB與155 的控制器、基于155 的數(shù)字式伺服控制器等幾部分組成。其中，基于FPGA與DSP技術的帶155 接口的多通道伺服控制器是核心，它可以完成多通道伺服控制器、155 的RT功能。而所有的功能由一片F(xiàn)PGA與一片DSP來完成， FPGA完成所有的邏輯功能與1553B的RT功能，DSP完成所有的運算功能。如圖1所示，所述數(shù)字式伺服控制器包括155; 的RT通訊單元，狀態(tài)參數(shù)的A/D采集單元，控制輸出的D/A單元，F(xiàn)PGA邏輯單元，DSP運算單元及供配電系統(tǒng)。其具體實現(xiàn)方案如下1553B的RT通訊單元充分利用FPGA的資源完成了 155 的RT功能的軟件核心的設計，其接口部分的原理如下以HI1570芯片作為1553B的接口驅(qū)動芯片，可以完成1MB 帶寬下的高速數(shù)據(jù)傳送，以PM-DB2725作為155 專用的變壓器，在系統(tǒng)中起隔離作用，并以74LVCH16245用來進行信號的隔離。狀態(tài)參數(shù)的A/D采集單元采用多數(shù)據(jù)流技術，將高速后臺采集的數(shù)據(jù)分頻送往各個數(shù)據(jù)使用單元，并且采用并行多通道采集技術，精確地保證系統(tǒng)的同一時刻采樣。其工作原理如下數(shù)據(jù)經(jīng)過模擬量通道調(diào)理后分別送往各個采集器的保持器，由 FPGA完成A/D的采集時鐘的生成、采集動作的實現(xiàn)、數(shù)據(jù)的高速板上存放，并由FPGA完成數(shù)據(jù)的多數(shù)據(jù)流分配。設計中采用多通道并行的16Bit的250KBps的A/D采集器ADS8364， 該芯片是AD公司的6通道并行A/D，采集精度很高，與FPGA和DSP的連接非常方便，控制也非常方便。系統(tǒng)設計中采用FPGA實現(xiàn)了 SDRAM的控制器，可以非常方便地接進大容量的 SDRAM(同步動態(tài)隨機存取存儲器)。模擬通道的調(diào)理部分的供電均采用單6V電源電壓供電，這樣大大節(jié)約了板子的功耗和芯片開銷，板上的每個模擬量通道都設置了濾波器。狀態(tài)參數(shù)的A/D采集部分達到的技術指標為多通道AD同步采樣，瞬態(tài)記錄的最高采集速度達到250Ksps/CH，大容量SDRAM設計，使得瞬態(tài)記錄中每通道存儲深度達到IMM ；2. AD同步采樣實時連續(xù)數(shù)據(jù)流通過USB高速通訊可實現(xiàn)與其他高速監(jiān)測設備的連接，其記錄速度可達到lOKsps/CH ；3.模擬輸入級采用差分設計，可用于有共模電壓的場合，測試信號可以不共地。模擬輸入具有16Bits垂直分辨率，直流精度可以達到0. ；4.輸入信號量程士 20V ；5.通道隔離高達90dB。控制輸出的D/A單元采用16Bit的2M輸出點頻的5543，經(jīng)調(diào)理電路、濾波電路調(diào)整后輸入到0PA548進行電壓電流轉(zhuǎn)換，使最大輸出符合伺服閥要求的電流值。其工作原理如下控制輸出的D/A部分是整個設計的輸出部分，設計中采用16Bit的2M輸出點頻的 5M3，經(jīng)調(diào)理電路、濾波電路調(diào)整后輸入到0PA548進行電壓電流轉(zhuǎn)換，使最大輸出符合伺服閥要求的電流值。設計中采用REFOl作為電壓基準，可以大大提高輸出電流的穩(wěn)定性。
FPGA單元本單元是整個控制器的核心部分，完成以下功能 1、SDRAM控制器，可以非常靈活地掛接所有的SDRAM ；
2U553B通訊內(nèi)核，包括BC、BM、RT三種軟核，可根據(jù)實際需要用軟件方式靈活切換；
3、A/D采集時鐘、采集邏輯、采樣控制等；
4、D/A輸出控制時鐘、控制輸出邏輯等；
5、軟核實現(xiàn)的硬件格式的四通道伺服控制器，每個伺服控制器均是多輸入單輸出結構，控制的參數(shù)均由DSP給出，這樣既解決了控制器的可靠性問題，有解決了控制參數(shù)的柔性問題。
為了保證系統(tǒng)的可靠性與保密性能，可采用ACTEL的APA系列的FLASH型的器件APA750,該片擁有208個管腳，75萬門邏輯單元，并且含有雙口 RAM與內(nèi)部RAM，完全可以滿足設計的邏輯編程的要求。
DSP單元本單元完成以下功能
1、多通道并行信號發(fā)生器，可以生成伺服機構測試所需的所有測試信號，可以完成特定信號的輸出；
2、多通道伺服控制器參數(shù)的運算，DSP直接從FPGA處取得A/D的采樣數(shù)據(jù)，根據(jù)設定的控制算法，計算出伺服控制器的各項控制參數(shù)，送到FPGA中伺服控制器的控制參數(shù)寄存器中。
3、完成與外部系統(tǒng)的低速的數(shù)據(jù)交換，DSP中集成了RS232、CAN、IIC等低速通訊協(xié)議， 可以非常方便地與外部進行數(shù)據(jù)交換。
具體可采用TMS320F2812芯片，該芯片具有120MBPS的運算能力，并自帶16個通道的 12Bit模擬量采集器，可以用來進行伺服機構其他狀態(tài)參數(shù)的采集。
供配電系統(tǒng)本發(fā)明中FPGA、DSP均采用3. 3V與1. 8V供電，其余數(shù)字部分均采用單5V 供電，模擬量部分的供電由外部供入。電路設計時，可采用6層板結構，確保數(shù)字電路與模擬電路的隔離。
在實際運行中，所有的控制對象的狀態(tài)參數(shù)，包括要參與計算的控制參數(shù)與控制對象的狀態(tài)參數(shù)均以相同的速率高速采集進板上緩存中，板上緩存采用大容量的SDRAM，然后采用多數(shù)據(jù)流技術，將采集來的數(shù)據(jù)流通過并行的各自的分頻器，將數(shù)據(jù)分別送到DSP、FPGA 實現(xiàn)的155 總線與以及FPGA實現(xiàn)的內(nèi)部的伺服控制器中；DSP將得到的數(shù)據(jù)根據(jù)設定的控制策略計算出系統(tǒng)的控制參數(shù)，然后送到FPGA實現(xiàn)的內(nèi)部的伺服控制器中控制參數(shù)寄存器中，完成控制修正；FPGA實現(xiàn)的155 總線的RT功能，可以接受上位機BC接口計算機的控制指令，并可將A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)按照一定的格式回送到BC中；FPGA 實現(xiàn)的內(nèi)部的伺服控制器直接接受A/D采集器的數(shù)據(jù)源分頻來的數(shù)據(jù)，按照預先設定的控制模型，使用控制參數(shù)寄存器中的控制參數(shù)，完成多個通道的伺服控制器的功能。
權利要求
1.一種嵌入式數(shù)字伺服控制器，包括基于上位計算機的155 控制卡、155 耦合器、 155 專用電纜及帶有155 接口的數(shù)字式伺服控制器芯片；所述數(shù)字式伺服控制器芯片包括155 的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA單元、DSP 單元及相應供配電系統(tǒng)；其特征在于采用FPGA單元實現(xiàn)1553B總線的BC、BM、RT功能。
2.根據(jù)權利要求1所述的嵌入式數(shù)字伺服控制器，其特征在于所述數(shù)字式伺服控制器芯片采用多通道并行的同步采集系統(tǒng)；所有的控制對象的狀態(tài)參數(shù)均以相同的速率高速采集進板上緩存中，然后將采集來的數(shù)據(jù)流通過并行的各自的分頻器，分別傳送到DSP、 FPGA實現(xiàn)的1553B總線與以及FPGA實現(xiàn)的內(nèi)部的伺服控制器中。
3.根據(jù)權利要求1所述的嵌入式數(shù)字伺服控制器，其特征在于應用FPGA實現(xiàn)硬件的多通道多輸入單輸出伺服控制器，即將控制器使用FPGA方式來實現(xiàn)，控制參數(shù)由DSP單元產(chǎn)生，控制回路由FPGA單元完成；所述FPGA實現(xiàn)的內(nèi)部伺服控制器為多通道伺服控制器， 每個伺服控制器均是多輸入單輸出結構。
4.根據(jù)權利要求1、2或3所述的嵌入式數(shù)字伺服控制器，其特征在于所述數(shù)字式伺服控制器芯片中的FPGA單元包括1553B的BC、BM、BT三種軟核，并可根據(jù)需要任意切換。
全文摘要
本發(fā)明提供一種用于液壓系統(tǒng)伺服控制，可實現(xiàn)完全數(shù)字化控制的嵌入式數(shù)字伺服控制器，包括基于上位計算機的1553B控制卡、1553B耦合器、1553B專用電纜及帶有1553B接口的數(shù)字式伺服控制器芯片；所述數(shù)字式伺服控制器芯片包括1553B的RT通訊單元、狀態(tài)參數(shù)的A/D采集單元、控制輸出的D/A單元、FPGA單元、DSP單元及相應供配電系統(tǒng)；采用FPGA單元實現(xiàn)1553B總線的BC、BM、RT功能。本發(fā)明相比傳統(tǒng)的模擬式控制器及現(xiàn)有的數(shù)字式控制器，可以實現(xiàn)更先進復雜的控制算法，完成伺服動作系統(tǒng)的精確管理，且控制可靠性高。
文檔編號G05B19/04GK102478789SQ20101055647
公開日2012年5月30日 申請日期2010年11月24日 優(yōu)先權日2010年11月24日
發(fā)明者朱軍, 楊永軍 申請人:江蘇省機械研究設計院有限責任公司