專利名稱：基準(zhǔn)電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路技術(shù)，特別是涉及一種基準(zhǔn)電源電路。
背景技術(shù)：
基準(zhǔn)源可以產(chǎn)生與電源和工藝無關(guān)、具有確定溫度特性的基準(zhǔn)電壓或基準(zhǔn)電流。 在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動(dòng)態(tài)存儲(chǔ)器(DRAM) ,Flash存儲(chǔ)器等集成電路設(shè)計(jì)中，低溫度系數(shù)(TC)、低功耗、高電源抑制比(PSRR)的基準(zhǔn)源設(shè)計(jì)十分關(guān)鍵。圖1為現(xiàn)有的一種對(duì)溫度特性進(jìn)行一次曲率補(bǔ)償?shù)膸?Bandgap)基準(zhǔn)電源電路，流過三極管QOl的支路電流和流過三極管Q02的支路電流都為正溫度系數(shù)(PTAT)電流，流過電阻R01、R02的支路電流和電阻R03、R04的支路電流都為負(fù)溫度系數(shù)電流，利用正、負(fù)溫度系數(shù)電流的相互補(bǔ)償，輸出的基準(zhǔn)電壓VREF溫漂特性較好。然而，圖1所示的帶隙基準(zhǔn)電源電路輸出的基準(zhǔn)電壓精度并不高，其主要是因?yàn)殡娐分袘?yīng)用多個(gè)電阻，當(dāng)制造工藝變化而發(fā)生偏差時(shí)，特別是超出工藝角的范圍時(shí)，電阻的阻值范圍波動(dòng)過大，使PTAT 電流和負(fù)溫度系數(shù)電流對(duì)溫度的斜率發(fā)生嚴(yán)重偏差，導(dǎo)致溫度系數(shù)增大，輸出的基準(zhǔn)電壓精度不高，從而降低了帶隙基準(zhǔn)電源電路的性能?，F(xiàn)有的一種對(duì)上述問題的解決方案是對(duì)溫度特性進(jìn)行二次曲率補(bǔ)償來增加基準(zhǔn)電壓的精度，如圖2所示的一種采用PTAT電壓補(bǔ)償法的二次曲率補(bǔ)償帶隙基準(zhǔn)電源電路， 三極管Ql、Q2、Q3、Q4和電阻Rl、R2、R3組成的帶隙參考電壓源產(chǎn)生PTAT電流Iptat，三極管 Q5、Q6、Q7、Q8和電阻R4、R5、R6組成的帶隙參考電壓源用來產(chǎn)生一次溫度補(bǔ)償?shù)幕鶞?zhǔn)電壓 Vref0當(dāng)三極管QlO的基極與發(fā)射極的電壓小于導(dǎo)通電壓時(shí)，兩個(gè)帶隙參考電壓源斷
V \nn
開，輸出的基準(zhǔn)電壓Vref為:Vref = Vbe6 +^―^(R4+IR5+IR6) , Vbe6為三極管Q6的基極
Κ4
與發(fā)射極的電壓。當(dāng)三極管QlO的基極與發(fā)射極的電壓大于導(dǎo)通電壓時(shí)，兩個(gè)帶隙參考電壓源連通，流過三極管QlO的電流Iptat為IPTAT = V1Inn1ZR1,輸出的基準(zhǔn)電壓Vref為
Vref = Vbe6 + 1^P-(R4 + IR5+2R6) + ^。
K4kI三極管QlO是在溫度TO點(diǎn)導(dǎo)通，溫度低于TO時(shí)截止，流過電阻R3和R6的電流都是PTAT電流，隨溫度升高而升高。當(dāng)溫度低于TO時(shí)，三極管QlO的基極與發(fā)射極的電壓
Τ ^ Vr Inτι, ^ Vr Inη π
Vbeio 為= 2 ^^ Rs _ 2R6，其中，叫=SQ2/SQ1,n2 = SQ6/SQ5，VT 為閾值電壓，SQ1、
SQ2、SQ5和SQ6分別為三極管Q1、Q2、Q5和Q6的截面積?？芍?，當(dāng)Ii1 = n2，(R3ZR1-R6ZR4) > 0 時(shí)，Vbeio隨溫度升高而變大，溫度為TO時(shí)的Vbeici等于QlO的導(dǎo)通電壓。然而，圖2所示的帶隙基準(zhǔn)電源電路仍然存在以下問題(1)也采用了多個(gè)電阻， 當(dāng)制造工藝變化而發(fā)生偏差時(shí)，電阻的阻值范圍波動(dòng)過大，使得電路本身產(chǎn)生的誤差可能會(huì)大于二次曲率補(bǔ)償?shù)木?，從而?dǎo)致二次曲率補(bǔ)償失去意義；(2)當(dāng)電阻R16的阻值發(fā)生大的波動(dòng)會(huì)造成三極管QlO無法導(dǎo)通或?qū)ǖ臏囟赛c(diǎn)發(fā)生大的偏移；(3)電路在高頻段的 PSRR性能較差，無法應(yīng)用于高頻模擬電路中(例如高速的ADC電路)；(4)電路的拓?fù)浣Y(jié)構(gòu)也較為復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有的帶隙基準(zhǔn)電源電路的精度不高，且高頻段的電源抑制比性能差。為解決上述問題，本發(fā)明實(shí)施方式提供一種基準(zhǔn)電源電路，包括可調(diào)電阻網(wǎng)絡(luò)，包括第一電阻端和第二電阻端，所述第一電阻端和第二電阻端之間的電阻阻值隨工藝偏差變化；帶隙基準(zhǔn)電源電路，連接所述第一電阻端和第二電阻端，產(chǎn)生流過所述第一電阻端和第二電阻端的正溫度系數(shù)電流，并輸出與所述正溫度系數(shù)電流相關(guān)的基準(zhǔn)電壓。可選的，所述可調(diào)電阻網(wǎng)絡(luò)包括若干組結(jié)構(gòu)相同的選擇單元，用于根據(jù)輸入的控制信號(hào)，選擇不同阻值電阻。可選的，所述可調(diào)電阻網(wǎng)絡(luò)包括三組選擇單元，其中，第一組選擇單元包括第一開關(guān)NMOS管、第二開關(guān)NMOS管和第一電阻，第二組選擇單元包括第三開關(guān)NMOS管、第四開關(guān)NMOS管和第二電阻，第三組選擇單元包括第五開關(guān)NMOS管、第六開關(guān)NMOS管和第三電阻，所述第一開關(guān)NMOS管和第二開關(guān)NMOS管的漏極為所述第一電阻端，所述第一開關(guān)NMOS管的柵極輸入第一控制信號(hào)，所述第二開關(guān)NMOS管的柵極輸入第一控制信號(hào)的反相信號(hào)，所述第一開關(guān)NMOS管的源極與所述第一電阻的第一端連接，所述第一電阻的第二端與所述第二開關(guān)NMOS管的源極連接；所述第三開關(guān)NMOS管和第四開關(guān)NMOS管的漏極與所述第一電阻的第二端連接， 所述第三開關(guān)NMOS管的柵極輸入第二控制信號(hào)，所述第四開關(guān)NMOS管的柵極輸入第二控制信號(hào)的反相信號(hào)，所述第三開關(guān)NMOS管的源極與所述第二電阻的第一端連接，所述第二電阻的第二端與所述第四開關(guān)NMOS管的源極連接；所述第五開關(guān)NMOS管和第六開關(guān)NMOS管的漏極與所述第二電阻的第二端連接， 所述第五開關(guān)NMOS管的柵極輸入第三控制信號(hào)，所述第六開關(guān)NMOS管的柵極輸入第三控制信號(hào)的反相信號(hào)，所述第五開關(guān)NMOS管的源極與所述第三電阻的第一端連接，所述第三電阻的第二端和所述第六開關(guān)NMOS管的源極為所述第二電阻端?？蛇x的，所述第二電阻的阻值大于所述第三電阻的阻值，所述第三電阻的阻值大于所述第一電阻的阻值?？蛇x的，所述第一和第二開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第一電阻的阻值的5%，所述第三和第四開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第二電阻的阻值的5%， 所述第五和第六開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第三電阻的阻值的5%?？蛇x的，所述帶隙基準(zhǔn)電源電路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、運(yùn)算放大器、第四電阻、第五電阻、第六電阻、第七電阻、第一 NMOS管、第二 NMOS管、第一 PNP管和第二 PNP管，
所述第一、第二和第五PMOS管的源極接電壓源，所述第三PMOS管的源極與所述第一 PMOS管的漏極連接，所述第四PMOS管的源極與所述第二 PMOS管的漏極連接，所述第六PMOS管的源極與所述第五PMOS管的漏極連接，所述第六PMOS管的漏極輸出所述基準(zhǔn)電壓；所述運(yùn)算放大器的正輸入端與所述第三PMOS管的漏極連接，負(fù)輸入端與所述第四PMOS管的漏極連接，所述運(yùn)算放大器的輸出端與所述第一、第二、第三、第四、第五和第六PMOS管的柵極連接；所述第四和第五電阻的第一端與所述第三PMOS管的漏極連接，所述第四電阻的第二端連接所述第一電阻端，所述第六電阻的第一端與所述第四PMOS管的漏極連接，所述第七電阻的第一端與所述第六PMOS管的漏極連接，所述第五、第六和第七電阻的第二端接地；所述第一 NMOS管的漏極和第一 PNP管的發(fā)射極連接所述第二電阻端，所述第二 NMOS管的漏極和第二 PNP管的發(fā)射極連接所述第四PMOS管的漏極，所述第一和第二 PNP管的基極、集電極以及所述第一和第二 NMOS管的源極接地，所述第一和第二 NMOS管的柵極輸入第一偏置電壓?？蛇x的，所述基準(zhǔn)電源電路還包括補(bǔ)償電路，與所述基準(zhǔn)電壓的輸出端連接，用于改善所述基準(zhǔn)電壓的高頻段電源抑制比特性?？蛇x的，所述補(bǔ)償電路包括補(bǔ)償電容和第三NMOS管，所述補(bǔ)償電容與所述第七電阻并聯(lián)；所述第三NMOS管的柵極輸入所述第一偏置電壓，漏極與所述第六PMOS管的漏極連接，源極接地。可選的，所述基準(zhǔn)電源電路還包括啟動(dòng)電路，與所述帶隙基準(zhǔn)電源電路連接，向所述帶隙基準(zhǔn)電源電路提供所述第一偏置電壓?？蛇x的，所述啟動(dòng)電路包括反相器、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管和第一電容，所述反相器輸出所述第一偏置電壓；所述第七PMOS管的柵極與所述反相器的輸入端連接，所述第八PMOS管的柵極與所述運(yùn)算放大器的輸出端連接，所述第九PMOS管的漏極與所述運(yùn)算放大器的負(fù)輸入端連接，所述第七、第八和第九PMOS管源極接電壓源；所述第七和第八PMOS管的漏極、第九PMOS管的柵極以及第四NMOS管的漏極與所述第一電容的第一端連接，所述第一電容的第二端和所述第四NMOS管的源極接地，所述第四NMOS管的柵極輸入第二偏置電壓。與現(xiàn)有技術(shù)相比，上述技術(shù)方案利用可調(diào)電阻網(wǎng)絡(luò)對(duì)帶隙基準(zhǔn)電源電路中正溫度系數(shù)電流流經(jīng)的電路支路中的電阻進(jìn)行可調(diào)式設(shè)計(jì)，使電阻阻值的波動(dòng)范圍滿足設(shè)計(jì)要求，從而提高了輸出的基準(zhǔn)電壓的精度，改善了基準(zhǔn)電壓的溫漂特性。進(jìn)一步，通過在帶隙基準(zhǔn)電源電路的輸出端增加補(bǔ)償電容，改善了基準(zhǔn)電源電路高頻段的電源抑制比，因此可以廣泛應(yīng)用于高頻模擬電路，提供高精度、高穩(wěn)定性的基準(zhǔn)電壓。


圖1是現(xiàn)有的一種一次曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電源電路的示意圖；圖2是現(xiàn)有的一種二次曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電源電路的示意圖；圖3是本發(fā)明實(shí)施例的基準(zhǔn)電源電路的示意圖；圖4是圖3所示的基準(zhǔn)電源電路的PSRR特性仿真曲線和沒有補(bǔ)償電容的基準(zhǔn)電源電路的PSRR特性仿真曲線的對(duì)比示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施方式的基準(zhǔn)電源電路利用可調(diào)電阻網(wǎng)絡(luò)對(duì)帶隙基準(zhǔn)電源電路中正溫度系數(shù)電流流經(jīng)的電路支路中的電阻進(jìn)行可調(diào)式設(shè)計(jì)，使電阻阻值的波動(dòng)范圍滿足設(shè)計(jì)要求，從而提高了輸出的基準(zhǔn)電壓的精度，改善了基準(zhǔn)電壓的溫漂特性。本發(fā)明實(shí)施方式的基準(zhǔn)電源電路包括可調(diào)電阻網(wǎng)絡(luò)，包括第一電阻端和第二電阻端，所述第一電阻端和第二電阻端之間的電阻阻值隨工藝偏差變化；帶隙基準(zhǔn)電源電路， 連接所述第一電阻端和第二電阻端，產(chǎn)生流過所述第一電阻端和第二電阻端的正溫度系數(shù)電流，并輸出與所述正溫度系數(shù)電流相關(guān)的基準(zhǔn)電壓。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明具體實(shí)施方式
做詳細(xì)的說明。圖3是本發(fā)明實(shí)施例的基準(zhǔn)電源電路的示意圖，所述基準(zhǔn)電源電路至少包括可調(diào)電阻網(wǎng)絡(luò)12和帶隙基準(zhǔn)電源電路13。可調(diào)電阻網(wǎng)絡(luò)12包括第一電阻端Pl和第二電阻端P2，所述第一電阻端和第二電阻端之間的電阻阻值可以隨工藝偏差而變化。本實(shí)施例的可調(diào)電阻網(wǎng)絡(luò)12包括3組選擇單元，用于根據(jù)輸入的控制信號(hào)，選擇不同阻值電阻，各組選擇單元結(jié)構(gòu)相同，分別包括1個(gè)電阻、2個(gè)開關(guān)MOS管和一對(duì)反相的控制信號(hào)。具體地，第一電阻Rl 1、第一開關(guān)NMOS管Ml、第二開關(guān)NMOS管M2、第一控制信號(hào)A 及其反相信號(hào) A為第一組選擇單元；第二電阻R12、第三開關(guān)NMOS管M3、第四開關(guān)NMOS 管M4、第二控制信號(hào)B及其反相信號(hào) B為第二組選擇單元；第三電阻R13、第五開關(guān)NMOS 管M5、第六開關(guān)NMOS管M6、第三控制信號(hào)C及其反相信號(hào) C為第三組選擇單元。第一開關(guān)NMOS管Ml的柵極輸入第一控制信號(hào)A，漏極連接第一電阻端Pl，源極連接第一電阻Rll的第一端。第二開關(guān)NMOS管M2的柵極輸入第一控制信號(hào)的反相信號(hào) A，漏極連接第一電阻端Pl，源極連接第一電阻R12的第二端。第三開關(guān)NMOS管M3的柵極輸入第二控制信號(hào)B，漏極連接第一電阻Rll的第二端，源極連接第二電阻R12的第一端。第四開關(guān)NMOS管M4的柵極輸入第二控制信號(hào)的反相信號(hào) B，漏極連接第一電阻 Rll的第二端，源極連接第二電阻R12的第二端。第五開關(guān)NMOS管M5的柵極輸入第三控制信號(hào)C，漏極連接第二電阻R12的第二端，源極連接第三電阻R13的第一端。第六開關(guān)NMOS管M6的柵極輸入第三控制信號(hào)的反相信號(hào) C，漏極連接第二電阻 R12的第二端，源極連接第三電阻R13的第二端和第二電阻端P2?？烧{(diào)電阻網(wǎng)絡(luò)12中的開關(guān)MOS管會(huì)降低基準(zhǔn)電源電路的PSRR性能，因此，上述6 個(gè)開關(guān)MOS管應(yīng)視實(shí)際工藝情況而使用面積較大的NMOS管，以減小對(duì)PSRR性能的影響；并且，開關(guān)NMOS管的導(dǎo)通電阻的阻值應(yīng)小于與其串聯(lián)的電阻的阻值的5%，具體為，第一NMOS 管Ml和第二開關(guān)NMOS管M2的導(dǎo)通電阻的阻值小于第一電阻Rll的阻值R11的5%，第三 NMOS管M3和第四開關(guān)NMOS管M4的導(dǎo)通電阻的阻值小于第二電阻R12的阻值R12的5%， 第五NMOS管M5和第六開關(guān)NMOS管M6的導(dǎo)通電阻的阻值小于第三電阻R13的阻值R13的5%。第一控制信號(hào)A、第二控制信號(hào)B和第三控制信號(hào)C根據(jù)實(shí)際工藝偏差情況而設(shè)定。利用第一控制信號(hào)A、第二控制信號(hào)B和第三控制信號(hào)C控制開關(guān)NMOS管的導(dǎo)通或截止，可以使得可調(diào)電阻網(wǎng)絡(luò)12的第一電阻端Pl和第二電阻端P2之間的電阻阻值有不同組合變化。本實(shí)施例控制信號(hào)的邏輯值與第一電阻端Pl和第二電阻端P2之間的電阻阻值Rtl 的對(duì)應(yīng)關(guān)系如表1所示
權(quán)利要求
1.一種基準(zhǔn)電源電路，其特征在于，包括可調(diào)電阻網(wǎng)絡(luò)，包括第一電阻端和第二電阻端，所述第一電阻端和第二電阻端之間的電阻阻值隨工藝偏差變化；帶隙基準(zhǔn)電源電路，連接所述第一電阻端和第二電阻端，產(chǎn)生流過所述第一電阻端和第二電阻端的正溫度系數(shù)電流，并輸出與所述正溫度系數(shù)電流相關(guān)的基準(zhǔn)電壓。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電源電路，其特征在于，所述可調(diào)電阻網(wǎng)絡(luò)包括若干組結(jié)構(gòu)相同的選擇單元，用于根據(jù)輸入的控制信號(hào)，選擇不同阻值電阻。
3.根據(jù)權(quán)利要求2所述的基準(zhǔn)電源電路，其特征在于，所述可調(diào)電阻網(wǎng)絡(luò)包括三組選擇單元，其中，第一組選擇單元包括第一開關(guān)NMOS管、第二開關(guān)NMOS管和第一電阻，第二組選擇單元包括第三開關(guān)NMOS管、第四開關(guān)NMOS管和第二電阻，第三組選擇單元包括第五開關(guān)NMOS管、第六開關(guān)NMOS管和第三電阻，所述第一開關(guān)NMOS管和第二開關(guān)NMOS管的漏極為所述第一電阻端，所述第一開關(guān) NMOS管的柵極輸入第一控制信號(hào)，所述第二開關(guān)NMOS管的柵極輸入第一控制信號(hào)的反相信號(hào)，所述第一開關(guān)NMOS管的源極與所述第一電阻的第一端連接，所述第一電阻的第二端與所述第二開關(guān)NMOS管的源極連接；所述第三開關(guān)NMOS管和第四開關(guān)NMOS管的漏極與所述第一電阻的第二端連接，所述第三開關(guān)NMOS管的柵極輸入第二控制信號(hào)，所述第四開關(guān)NMOS管的柵極輸入第二控制信號(hào)的反相信號(hào)，所述第三開關(guān)NMOS管的源極與所述第二電阻的第一端連接，所述第二電阻的第二端與所述第四開關(guān)NMOS管的源極連接；所述第五開關(guān)NMOS管和第六開關(guān)NMOS管的漏極與所述第二電阻的第二端連接，所述第五開關(guān)NMOS管的柵極輸入第三控制信號(hào)，所述第六開關(guān)NMOS管的柵極輸入第三控制信號(hào)的反相信號(hào)，所述第五開關(guān)NMOS管的源極與所述第三電阻的第一端連接，所述第三電阻的第二端和所述第六開關(guān)NMOS管的源極為所述第二電阻端。
4.根據(jù)權(quán)利要求3所述的基準(zhǔn)電源電路，其特征在于，所述第二電阻的阻值大于所述第三電阻的阻值，所述第三電阻的阻值大于所述第一電阻的阻值。
5.根據(jù)權(quán)利要求3所述的基準(zhǔn)電源電路，其特征在于，所述第一和第二開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第一電阻的阻值的5%，所述第三和第四開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第二電阻的阻值的5%，所述第五和第六開關(guān)NMOS管的導(dǎo)通電阻的阻值小于所述第三電阻的阻值的5%。
6.根據(jù)權(quán)利要求3所述的基準(zhǔn)電源電路，其特征在于，所述帶隙基準(zhǔn)電源電路包括第一PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、運(yùn)算放大器、第四電阻、第五電阻、第六電阻、第七電阻、第一 NMOS管、第二 NMOS管、第一 PNP管和第二PNP 管，所述第一、第二和第五PMOS管的源極接電壓源，所述第三PMOS管的源極與所述第一 PMOS管的漏極連接，所述第四PMOS管的源極與所述第二 PMOS管的漏極連接，所述第六 PMOS管的源極與所述第五PMOS管的漏極連接，所述第六PMOS管的漏極輸出所述基準(zhǔn)電壓；所述運(yùn)算放大器的正輸入端與所述第三PMOS管的漏極連接，負(fù)輸入端與所述第四PMOS管的漏極連接，所述運(yùn)算放大器的輸出端與所述第一、第二、第三、第四、第五和第六 PMOS管的柵極連接；所述第四和第五電阻的第一端與所述第三PMOS管的漏極連接，所述第四電阻的第二端連接所述第一電阻端，所述第六電阻的第一端與所述第四PMOS管的漏極連接，所述第七電阻的第一端與所述第六PMOS管的漏極連接，所述第五、第六和第七電阻的第二端接地；所述第一 NMOS管的漏極和第一 PNP管的發(fā)射極連接所述第二電阻端，所述第二 NMOS 管的漏極和第二 PNP管的發(fā)射極連接所述第四PMOS管的漏極，所述第一和第二 PNP管的基極、集電極以及所述第一和第二 NMOS管的源極接地，所述第一和第二 NMOS管的柵極輸入第一偏置電壓。
7.根據(jù)權(quán)利要求6所述的基準(zhǔn)電源電路，其特征在于，還包括補(bǔ)償電路，與所述基準(zhǔn)電壓的輸出端連接，用于改善所述基準(zhǔn)電壓的高頻段電源抑制比特性。
8.根據(jù)權(quán)利要求7所述的基準(zhǔn)電源電路，其特征在于，所述補(bǔ)償電路包括補(bǔ)償電容和第三NMOS管，所述補(bǔ)償電容與所述第七電阻并聯(lián)；所述第三NMOS管的柵極輸入所述第一偏置電壓，漏極與所述第六PMOS管的漏極連接，源極接地。
9.根據(jù)權(quán)利要求6或7或8所述的基準(zhǔn)電源電路，其特征在于，還包括啟動(dòng)電路，與所述帶隙基準(zhǔn)電源電路連接，向所述帶隙基準(zhǔn)電源電路提供所述第一偏置電壓。
10.根據(jù)權(quán)利要求9所述的基準(zhǔn)電源電路，其特征在于，所述啟動(dòng)電路包括反相器、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管和第一電容，所述反相器輸出所述第一偏置電壓；所述第七PMOS管的柵極與所述反相器的輸入端連接，所述第八PMOS管的柵極與所述運(yùn)算放大器的輸出端連接，所述第九PMOS管的漏極與所述運(yùn)算放大器的負(fù)輸入端連接，所述第七、第八和第九PMOS管源極接電壓源；所述第七PMOS管的柵極與所述反相器的輸入端連接，所述第八PMOS管的柵極與所述運(yùn)算放大器的輸出端連接，所述第九PMOS管的漏極與所述運(yùn)算放大器的負(fù)輸入端連接，所述第七、第八和第九PMOS管源極接電壓源；所述第七和第八PMOS管的漏極、第九PMOS管的柵極以及第四NMOS管的漏極與所述第一電容的第一端連接，所述第一電容的第二端和所述第四NMOS管的源極接地，所述第四 NMOS管的柵極輸入第二偏置電壓。
全文摘要
一種基準(zhǔn)電源電路，包括可調(diào)電阻網(wǎng)絡(luò)和帶隙基準(zhǔn)電源電路，所述可調(diào)電阻網(wǎng)絡(luò)包括第一電阻端和第二電阻端，所述第一電阻端和第二電阻端之間的電阻阻值隨工藝偏差變化；所述帶隙基準(zhǔn)電源電路，連接所述第一電阻端和第二電阻端，產(chǎn)生流過所述第一電阻端和第二電阻端的正溫度系數(shù)電流，并輸出與所述正溫度系數(shù)電流相關(guān)的基準(zhǔn)電壓。所述基準(zhǔn)電源電路具有精度高、溫漂特性好等優(yōu)點(diǎn)。
文檔編號(hào)G05F1/565GK102541138SQ20101058905
公開日2012年7月4日 申請(qǐng)日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者程亮 申請(qǐng)人:無錫華潤(rùn)上華半導(dǎo)體有限公司, 無錫華潤(rùn)上華科技有限公司