專利名稱：可編程控制器以及操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及過程控制裝置，特別涉及一種可編程控制器以及一種操作該可編程控制器的方法。
背景技術(shù)：
可編程控制器或者可編程邏輯控制器(Programmable Controller orProgrammable Logic Controller,PLC)已被廣泛應(yīng)用于邏輯控制，順序控制，運動控制， 分布式系統(tǒng)控制等過程控制場合。作為過程控制的一部分，可編程控制器可以用于偵測各種輸入傳感器所感測到的輸入信號。通過該輸入傳感器感測的輸入信號可以報告被控過程中發(fā)生的事件以及狀況。舉例而言，可編程控制器可以偵測溫度，壓力，運動速度，流量等輸入狀況。一般而言，在可編程控制器內(nèi)部的存儲器存儲有控制程序，該控制程序被執(zhí)行時可以指示可編程控制器在遇到特定的輸入信號或者狀況時需要執(zhí)行何種操作。響應(yīng)輸入傳感器的輸入信號，可編程控制器可以計算并生成輸出信號，該輸出信號被發(fā)送到各種輸出裝置以控制整個過程。舉例而言，可編程控制器可以發(fā)布使傳送帶加速或者減速的輸出信號， 使機器人手臂轉(zhuǎn)動的輸出信號，開啟或者關(guān)閉繼電器的輸出信號，提升或者降低溫度的輸出信號，以及諸如此類實現(xiàn)其他各種功能的輸出信號。傳統(tǒng)的可編程控制器通常包括一個中央處理器，該中央處理器一般為可編程控制器的核心部件。該中央處理器可以執(zhí)行可編程控制器的各種功能，例如輸入/輸出掃描，邏輯運算，通信以及自我診斷等功能。一般而言，上述的各種可編程控制器功能是通過中央處理器運行在重復(fù)的掃描周期(swe印cycle)的方式來實現(xiàn)的。圖1示出了一個典型的可編程控制器100的一個掃描周期的示意圖。該可編程控制器100的多個PLC功能典型地以順序的方式被執(zhí)行，其中每一個功能在全部執(zhí)行完畢之后才會轉(zhuǎn)而繼續(xù)處理其他的功能。后續(xù)未被處理的PLC功能持續(xù)處于等待階段或者處在隊列中，直到之前的功能被執(zhí)行完畢才開始執(zhí)行。因此，如圖1所示，一個完整的掃描周期包括每一個獨立的PLC功能被執(zhí)行所占用的執(zhí)行時間1，2，3，4和5以及任何在各個執(zhí)行時間之間的間隔時間7。順序執(zhí)行各個獨立的PLC功能的方式導(dǎo)致了可編程控制器執(zhí)行效率的低下。因此，有必要提供一種可以具有較佳執(zhí)行效率的可編程控制器以及操作該可編程控制器的方法以滿足實際的需求。

發(fā)明內(nèi)容
本發(fā)明的一個方面在于提供一種可編程控制器?？删幊炭刂破靼ㄟ壿嬤\算處理器和功能處理器。邏輯運算處理器用于根據(jù)數(shù)據(jù)流計算機架構(gòu)執(zhí)行邏輯運算指令。功能處理器用于與邏輯運算處理器進行通信以交換數(shù)據(jù)。功能處理器還用于基于數(shù)據(jù)流計算機架構(gòu)執(zhí)行功能指令。功能指令和邏輯運算指令以基本并行的方式分別被功能處理器和邏輯運算處理器執(zhí)行。本發(fā)明的另一個方面在于提供一種操作可編程控制器的方法。該可編程控制器包括可以相互通訊的邏輯運算處理器和功能處理器。該操作方法至少包括如下步驟根據(jù)數(shù)據(jù)流計算機架構(gòu)通過邏輯運算處理器執(zhí)行邏輯運算指令；以及根據(jù)數(shù)據(jù)流計算機架構(gòu)通過功能處理器執(zhí)行功能指令。本發(fā)明的再一個方面在于提供一種可編程控制器。該可編程控制器包括第一存儲器，第二存儲器，第一處理器以及第二處理器。第一存儲器用于存儲第一程序，第二存儲器用于存儲第二程序。第一處理器與第一存儲器相連接，第一處理器用于在該第一程序中的第一指令相關(guān)聯(lián)的令牌數(shù)據(jù)(token)完備時執(zhí)行該第一指令。第二處理器與第二存儲器相連接，第二存儲器用于與第一處理器相通信。第二處理器進一步用于在第二程序中的第二指令相關(guān)聯(lián)的令牌數(shù)據(jù)完備時執(zhí)行該第二指令。本發(fā)明的可編程控制器以及操作可編程控制器的方法，通過多個處理器以基本并行的方式執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令，可以解決傳統(tǒng)的可編程控制器順序執(zhí)行指令所引起的執(zhí)行效率不高的技術(shù)問題，也即，本發(fā)明的可編程控制器及其操作方法至少可以取得提高指令執(zhí)行效率的技術(shù)效果。


通過結(jié)合附圖對于本發(fā)明的實施方式進行描述，可以更好地理解本發(fā)明，在附圖中圖1所示為傳統(tǒng)的可編程控制器在一個掃描周期的模塊示意圖。圖2所示為本發(fā)明可編程控制器一種實施方式的模塊示意圖。圖3所示為本發(fā)明可編程控制器一種實施方式的并行機制的模塊示意圖。圖4所示為本發(fā)明圖2所示的可編程控制器運行于掃描周期的一種實施方式的模塊示意圖。圖5所示為本發(fā)明圖2所示的可編程控制器運行于掃描周期的另一種實施方式的模塊示意圖。圖6所示為本發(fā)明圖2所示的可編程控制器運行于掃描周期的再一種實施方式的模塊示意圖。圖7所示為本發(fā)明圖2所示的可編程控制器硬件架構(gòu)一種實施方式的模塊示意圖。圖8所示為本發(fā)明圖2所示的可編程控制器中邏輯運算處理器一種實施方式的詳細(xì)架構(gòu)模塊圖。圖9所示為可供本發(fā)明圖2所示的可編程控制器執(zhí)行的一種實施方式的數(shù)據(jù)流圖。圖10所示為本發(fā)明圖2所示的可編程控制器中輸入輸出掃描處理器一種實施方式的詳細(xì)架構(gòu)模塊圖。
具體實施例方式本發(fā)明揭露的具體實施方式
大致與過程控制裝置相關(guān)，更具體言之，有關(guān)于可編程控制器以及操作該可編程控制器的方法。可編程控制器被設(shè)計成可以并行處理多個不同的PLC功能。通過在可編程控制器中引入數(shù)據(jù)流計算機架構(gòu)可以使得至少多個PLC功能的CN 102540952 A說明書3/9 頁
一部分可以基本并行的被執(zhí)行。除非另作定義，此處使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本發(fā)明專利申請說明書以及權(quán)利要求書中使用的“第一” “第二”以及類似的詞語并不表示任何順序、數(shù)量或者重要性，而只是用來區(qū)分不同的組成部分?！耙粋€”或者“一”等類似詞語并不表示數(shù)量限制，而是表示存在至少一個。“包括”或者“包含”等類似的詞語意指出現(xiàn)在“包括”或者“包含”前面的元件或者物件涵蓋出現(xiàn)在“包括”或者“包含”后面列舉的元件或者物件及其等同元件，并不排除其他元件或者物件?！斑B接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的?！翱删幊炭刂破鳌被蛘摺翱删幊踢壿嬁刂破鳌笔侵缚梢允褂每删幊檀鎯ζ饔米髦噶畹膬?nèi)部存儲裝置，其可以用來執(zhí)行特定的功能，例如邏輯功能，順序功能，計時功能，計數(shù)功能以及算術(shù)運算等功能，并可以通過若干數(shù)字的或者模擬的輸入模塊以及輸出模塊控制各種各樣的外部裝置或者過程。在此所述的“可編程控制器”不應(yīng)當(dāng)將其限制在原始的含義，實際上可以包括任何具有相似能力或者功能的裝置，例如可編程自動化控制器(programmab 1 eautomation controllers, PACs)以及分布式控系統(tǒng)(distributed control systems，DCSs)等。眾所周知，可編程控制器，可編程自動控制器以及分布式控制系統(tǒng)在功能上存在交叉之處，他們之間的界限已變得越來越模糊?！皵?shù)據(jù)流計算機”是指一種數(shù)據(jù)驅(qū)動形式的架構(gòu)，其設(shè)計成在更細(xì)粒度水平上規(guī)劃并行處理的方式?！疤幚砥鳌笨梢园ㄓ布?，固件，和/或軟件中的任何一種或者其組合。處理器可以使用基于機械的，氣動的，液壓的，電力的，磁的，光學(xué)的，信息的，化學(xué)的，和/或生物學(xué)的原理，信號，和/或輸入，以執(zhí)行一定的任務(wù)。在一些實施方式中，處理器可以對信息進行操作，分析，修改，轉(zhuǎn)換和或傳送等操作，以供可執(zhí)行程序和/或信息裝置使用，并可以將信息路由給輸出裝置。處理器可以作為中央處理單元，局部控制器，遠(yuǎn)程控制器，并行處理器和 /或分布式處理器來運行。除非另作說明，處理器可以是通用目的之裝置，例如微控制器和 /或微處理器，或者專用目的之裝置，例如被設(shè)計成以硬件或者固件方式執(zhí)行的專用集成電路(ASIC)或者現(xiàn)場可編程門陣列(FPGA)?！爸噶睢笔侵赣刹僮鞔a及其操作數(shù)(如果有的話)組成的語句或者表達(dá)式，其可以被處理器解釋以完成特定的功能或者操作。圖2所示為一種實施方式的可編程控制器200的模塊圖。請參閱圖2，可編程控制器200可以與一個或多個外部裝置70 (例如，傳感器)進行數(shù)據(jù)交換，以獲取數(shù)據(jù)以及驅(qū)動致動器(actuator)以控制運動?？删幊炭刂破?00可以包括一個或者多個處理器以及與該一個或者多個處理器相連接的存儲器10。存儲器10可以用來存儲一個或者多個程序，例如系統(tǒng)程序以及用戶程序。存儲器10還可以用來存儲系統(tǒng)程序和用戶程序在執(zhí)行過程中所產(chǎn)生的中間結(jié)果和相關(guān)數(shù)據(jù)。請參閱圖2，在一種實施方式中，可編程控制器200可以包括輸入輸出掃描處理器 20，邏輯運算處理器30，通信處理器40以及診斷處理器50。這些處理器可以被集成在單一的芯片中，例如場可編程門陣列器件。在其他實施方式中，可編程控制器200可以以多芯片的方式運作，該輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器40以及診斷處理器50的子集分別集成于各個獨立的芯片上。在一些具體的應(yīng)用中，可編程邏輯控制200可以增加或者減少一個或者多個處理器。舉例而言，在某些應(yīng)用下，診斷處理器50可以從該可編程控制器200中省去。在此情形下，輸入輸出掃描處理器20或者邏輯運算處理器30 可以用來被配置成用來執(zhí)行診斷功能。再舉例而言，當(dāng)需要控制更多個外部裝置時，可以增加另外一個或者多個輸入輸出掃描處理器20。概括而言，輸入輸出掃描處理器20，通信處理器40以及診斷處理器50可以被統(tǒng)稱為功能處理器。在一種實施方式中，每一個處理器被配置成負(fù)責(zé)一種功能。例如，請參閱圖3，輸入輸出掃描處理器20負(fù)責(zé)輸入輸出掃描功能202，以通過一個或者多個輸入輸出模塊60 (顯示在圖2中)從外部裝置70 (顯示在圖2中)輸入數(shù)據(jù)或者輸出數(shù)據(jù)到外部裝置70。邏輯運算處理器30負(fù)責(zé)邏輯運算功能302，例如，執(zhí)行算術(shù)運算，以提供數(shù)據(jù)給輸入輸出掃描處理器20和通信處理器40使用。通信處理器40負(fù)責(zé)通信功能402，以將數(shù)據(jù)發(fā)送到人機界面(HMI) 80 (顯示在圖2中)或者其他可編程控制器。診斷處理器50負(fù)責(zé)診斷功能502，以檢查可編程控制器200(顯示在圖2中)自身的各種硬件。在一種實施方式中，與輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器 40以及診斷處理器50中每一者相聯(lián)系的PLC功能可以通過基本并發(fā)的或者并行的方式被執(zhí)行。在此所謂的“并發(fā)”或者“并行”是指至少兩條指令基本同時被執(zhí)行?？删幊炭刂破?200的至少一個處理器通過引入數(shù)據(jù)流計算機架構(gòu)來執(zhí)行這些指令。在一種實施方式中， 可編程控制器200可以有兩個處理器被配置成基于數(shù)據(jù)流計算機架構(gòu)來執(zhí)行指令。舉例而言，輸入輸出掃描處理器20和邏輯運算處理器30可以配置成基于數(shù)據(jù)流計算機架構(gòu)來執(zhí)行輸入輸出掃描指令和邏輯運算指令。在其他實施方式中，該可編程控制器200也可以配置三個處理器來執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令。在此情形下，除上面所述的輸入輸出掃描處理器20和邏輯運算處理器30之外，通信處理器40可以進一步被配置成執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令。繼續(xù)參閱圖3，在一種實施方式中，可以提供兩種并行的機制來執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令。對于第一種并行機制而言，其為一種處理器間并行機制。在此所謂的“處理器間并行機制”是指至少兩條不同的指令可以獨立及并發(fā)地在兩個處理器中執(zhí)行。舉例而言，如圖3所示，輸入輸出掃描處理器20可以執(zhí)行與輸入輸出掃描功能202相關(guān)的輸入輸出掃描指令。與此同時，通信處理器40可以執(zhí)行與通信功能402相聯(lián)系的通信指令。繼續(xù)參閱圖3，對于第二種并行機制而言，其為一種處理器內(nèi)并行機制。在此所謂的“處理器內(nèi)并行機制”是指至少兩條指令可以基本同時在同一個處理器內(nèi)被執(zhí)行。舉例而言，如圖3所示，由邏輯運算處理器30負(fù)責(zé)的邏輯運算功能302可以包括第一邏輯運算功能304和第二邏輯運算功能306。邏輯運算處理器30可以分配第一執(zhí)行單元來執(zhí)行與第一邏輯運算功能304相關(guān)聯(lián)的第一邏輯運算指令，只要與第一邏輯運算指令相關(guān)聯(lián)的令牌數(shù)據(jù)已經(jīng)準(zhǔn)備好。與此同時，邏輯運算處理器30也可以分配第二執(zhí)行單元來執(zhí)行與第二邏輯運算功能306相關(guān)聯(lián)的第二邏輯運算指令，只要與第二邏輯運算指令相關(guān)聯(lián)的令牌數(shù)據(jù)已經(jīng)準(zhǔn)備好。如上所述，在一些實施方式中，可編程控制器200通過引入數(shù)據(jù)流計算機架構(gòu)來執(zhí)行各種PLC功能。在一種實施方式中，可編程控制器200的每一個處理器均配置成根據(jù)完全的數(shù)據(jù)流計算機架構(gòu)來執(zhí)行指令?！巴耆臄?shù)據(jù)流計算機架構(gòu)”是指可編程控制器的多個處理器可以沒有任何同步機制，也即，只要與各個處理器所要執(zhí)行的指令的令牌數(shù)據(jù)已經(jīng)準(zhǔn)備好，相應(yīng)的指令即可被執(zhí)行。換言之，采用完全的數(shù)據(jù)流計算機架構(gòu)，該多處理器結(jié)構(gòu)的可編程控制器200在各個處理器之間可以具有較低的依賴度。在另一種實施方式中， 可編程控制器200中的至少一部分處理器可以通過一定的同步方式來執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令。舉例而言，輸入輸出掃描處理器20以及通信處理器40可以被同步執(zhí)行對應(yīng)的輸入輸出掃描指令以及通信指令，而邏輯運算處理器30則完全獨立于輸入輸出掃描處理器20和通信處理器40來執(zhí)行對應(yīng)的邏輯運算指令。在一種實施方式中，可編程控制器200的輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器40以及診斷處理器50可以全部被同步來執(zhí)行指令。請參閱圖4，其示出一個掃描周期60用來同步以上所述的輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器40以及診斷處理器50來執(zhí)行對應(yīng)的各種PLC功能?？删幊炭刂破?00可以采用一個計時器或者一個時鐘單元來產(chǎn)生同步該可編程控制器200的多個處理器的時鐘信號。在圖示的實施方式中，對于輸入輸出掃描處理器20而言，掃描周期60包括同步時段601和運行時段603。輸入輸出掃描處理器20用來周期性的執(zhí)行輸入輸出掃描功能。在一種實施方式中，該同步時段601和運行時段603設(shè)置成具有相同的時間間隔。在其他實施方式中，同步時段601和運行時段603也可以根據(jù)具體的需求設(shè)置成具有不同的時間間隔。請繼續(xù)參閱圖4，在同步時段601，輸入輸出掃描處理器20可以配置成與其他處理器進行數(shù)據(jù)交換。在運行時段603，輸入輸出掃描處理器20可以配置成從外部裝置獲取數(shù)據(jù)或者將數(shù)據(jù)輸出給外部裝置。在一種實施方式中，該等輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器40以及診斷處理器50可以在各自指令相關(guān)聯(lián)的令牌數(shù)據(jù)完全準(zhǔn)備好時獨立切換到各自的運行時段。在另一種實施方式中，該等輸入輸出掃描處理器20，邏輯運算處理器30，通信處理器40以及診斷處理器50也可以在各自指令相關(guān)聯(lián)的令牌數(shù)據(jù)部分準(zhǔn)備好時即切換到各自的運行時段。如圖4所示，在一種實施方式中，輸入輸出掃描處理器20可以不用等待其他處理器而在運行時段603之后立即切換到同步時段601。因此，每一個處理器的同步時段和運行時段獨立于其他處理器的同步時段和運行時段。舉例而言，在任何給定的時刻，一些處理器可以處在同步時段，而其他處理器可以處在運行時段。在一種替換的實施方式中，如圖5 所示，在運行時段603之后，輸入輸出掃描處理器20并沒有立即從運行時段603切換到同步時段601。在此實施方式中，輸入輸出掃描處理器20需要等到具有最長掃描周期的處理器完成其運行時段之后才會從運行時段603切換到同步時段601。舉如圖5所示的實施方式為例，輸入輸出掃描處理器20在邏輯運算處理器30執(zhí)行完運行時段之后才從運行時段 603切換到同步時段601。在另一種替換實施方式中，如圖6所示，可以定義一個最大時間間隔Tjnax以便于每個掃描周期60中運行時段到同步時段的切換。舉例而言，盡管例如邏輯運算處理器30的最大掃描周期已經(jīng)完成，輸入輸出掃描處理器20并不會立即切換到同步時段601。輸入輸出掃描處理器20在最大時間間隔T_max完成之后才會切換到同步時段601?？梢岳斫?，定義最大時間間隔Tjnax可以確保每一個處理器均可以更可靠的執(zhí)行同步時段和運行時段。
請參閱圖7，其所示為可編程控制器200(參看圖幻的一部分詳細(xì)示意圖。如圖7 所示，輸入輸出掃描處理器20關(guān)聯(lián)有一個局部存儲器102和一個數(shù)據(jù)流存儲器104。該局部存儲器102和數(shù)據(jù)流處理器104可以劃分自如圖2所示的存儲器10。局部存儲器102被配置成存儲與輸入輸出掃描功能相對應(yīng)的輸入輸出掃描程序。在一種實施方式中，局部存儲器102僅可以被輸入輸出掃描處理器20訪問。數(shù)據(jù)流存儲器104被配置成用來存儲使得基于數(shù)據(jù)流計算架構(gòu)的指令可被執(zhí)行的數(shù)據(jù)。在一種實施方式中，數(shù)據(jù)流存儲器104可以被輸入輸出掃描處理器20直接訪問，并可以被邏輯運算處理器30間接訪問。請繼續(xù)參閱圖7，當(dāng)存儲在數(shù)據(jù)存儲器104中的數(shù)據(jù)被邏輯運算處理器30間接訪問時，輸入輸出掃描處理器20和邏輯運算處理器30之間可以建立處理器間的通信鏈路。在一種實施方式中，該通信鏈路可以包括第一先進先出(First-h-First-Out，F(xiàn)IFO)存儲器 312，以用于將數(shù)據(jù)從輸入輸出掃描處理器20傳送到邏輯運算處理器30。該通信鏈路還可以包括第二先進先出存儲器314，以用于將數(shù)據(jù)從邏輯運算處理器30傳送到輸入輸出掃描處理器20。應(yīng)當(dāng)理解的是，在這里描述的先進先出存儲器僅僅是一種例舉，以說明數(shù)據(jù)如何在處理器中傳遞，因此權(quán)利要求不應(yīng)當(dāng)限縮在先進先出類型的存儲器。在其他實施方式中， 該通信鏈路也可以包括雙端口隨機存取存儲器(dual-portrandom access memory)。在一種實施方式中，該雙端口隨機存取存儲器可以提供一個通用的存儲器，以供輸入輸出掃描處理器20和邏輯運算處理器30 二者均可以訪問。該通用的存儲器可以用來在輸入輸出掃描處理器20和邏輯運算處理器30之間傳遞和分享數(shù)據(jù)。在另外一種實施方式中，該雙端口隨機訪問存儲器可以分割成第一存儲區(qū)域和第二存儲區(qū)域。該第一存儲區(qū)域被配置成對輸入輸出掃描處理器20可讀而對邏輯運算處理器30可寫。該第二存儲區(qū)域可以配置成對邏輯運算處理器30可讀而對輸入輸出掃描處理器20可寫。如圖7所示，該邏輯運算處理器30關(guān)聯(lián)有一個局部存儲器106和一個數(shù)據(jù)流存儲器108。該局部存儲器106和數(shù)據(jù)流處理器108可以劃分自如圖2所示的存儲器10。該局部存儲器106被配置成存儲與邏輯運算功能相關(guān)的邏輯運算程序。在一種實施方式中，該局部存儲器106可以被設(shè)置成僅可被邏輯運算處理器30完全訪問。該數(shù)據(jù)流存儲器108 可以被配置成存儲用于執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令相關(guān)的數(shù)據(jù)。在一種實施方式中，數(shù)據(jù)流存儲器108可以被邏輯運算處理器30直接訪問而被輸入輸出掃描處理器20間接訪問。作為一種非限制性的例子，在此提及的局部存儲器106和數(shù)據(jù)流存儲器108，以及上文提及的局部存儲器102和數(shù)據(jù)流存儲器104可以包括，但不限于，靜態(tài)隨機存取存儲器 (SRAM)，動態(tài)隨機存取存儲器(DRAM)，同步動態(tài)隨機存取記憶體(SDRAM)，電可擦只讀存儲器(EEPROM)以及閃存。如圖7所示，輸入輸出掃描處理器20和邏輯掃描處理器30可以同步執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令。在輸入輸出掃描處理器20的同步時段，正如箭頭R2所指示，該輸入輸出掃描處理器20可以通過第一先進先出存儲器312傳送從局部存儲器102獲取的數(shù)據(jù)in_io給數(shù)據(jù)流存儲器108。在邏輯運算處理器30的同步時段，正如箭頭R4所指示，該邏輯運算處理器30可以通過第二先進先出存儲器314將中間結(jié)果數(shù)據(jù)0Ut_l0gic從局部存儲器106傳送給數(shù)據(jù)流存儲器104。在輸入輸出掃描處理器20的運行時段，正如箭頭Rl 和R5所指示，該輸入輸出掃描處理器20可以執(zhí)行輸入輸出掃描指令，以通過掃描輸入模塊 305而將從外部裝置獲取的數(shù)據(jù)輸入到數(shù)據(jù)流存儲器104，并通過掃描輸出模塊306而將運算產(chǎn)生的數(shù)據(jù)輸出給外部裝置。在邏輯運算處理器30的運行時段，正如箭頭R3所指，該邏輯運算處理器30可以使用數(shù)據(jù)流存儲器108中的數(shù)據(jù)執(zhí)行邏輯運算指令并將生成的中間結(jié)果數(shù)據(jù)out logic存儲在局部存儲器106中。請參閱圖8，其所示為邏輯運算處理器30 —種實施方式的模塊示意圖。在一種實施方式中，邏輯運算處理器30可以包括用于臨時存儲令牌數(shù)據(jù)的令牌數(shù)據(jù)輸入單元316和令牌數(shù)據(jù)輸出單元338。在一種實施方式中，令牌數(shù)據(jù)輸入單元316的令牌數(shù)據(jù)可以通過第一先進先出存儲器312從輸入輸出掃描處理器20 (請參看圖7)中獲取。在另外一種實施方式中，令牌數(shù)據(jù)輸入單元316的令牌數(shù)據(jù)也可以通過先進先出存儲器(圖未示出)從與通信處理器40 (參看圖2、相關(guān)聯(lián)的數(shù)據(jù)流存儲器(圖未示出)中獲取。在更一種實施方式中，令牌數(shù)據(jù)也可以來自于邏輯運算處理器30的內(nèi)部。舉例而言，令牌數(shù)據(jù)可以來自于邏輯運算處理器30中的執(zhí)行單元因執(zhí)行指令而產(chǎn)生的數(shù)據(jù)。請繼續(xù)參閱圖8，邏輯運算處理器30可以進一步包括與令牌數(shù)據(jù)輸入單元316相連接的匹配單元318。該匹配單元318用于接收從令牌數(shù)據(jù)輸入單元傳送來的令牌數(shù)據(jù)。 匹配單元318可以配置成判斷存儲在局部存儲器106中的邏輯運算指令是否可以被執(zhí)行。 更具體而言，判別的方法可以通過檢查與邏輯運算指令相關(guān)聯(lián)的令牌數(shù)據(jù)是否已經(jīng)在令牌數(shù)據(jù)輸入單元312中準(zhǔn)備好。請繼續(xù)參閱圖8，在一種實施方式中，該邏輯運算處理器30可以包括與匹配單元 318相連接的可執(zhí)行指令存儲單元324。該可執(zhí)行指令存儲單元3M用于臨時存儲被匹配單元312判斷為可供執(zhí)行的邏輯運算指令，以及用來將該可供執(zhí)行的邏輯運算指令及其相關(guān)的令牌數(shù)據(jù)發(fā)送給將在下文進一步描述的一個或者多個執(zhí)行單元。請繼續(xù)參閱圖8，在一種實施方式中，該邏輯運算處理器30可以進一步包括第一開關(guān)單元3 和多個執(zhí)行單元。舉例而言，多個執(zhí)行單元包括第一執(zhí)行單元328，第二執(zhí)行單元332以及第三執(zhí)行單元334。該第一開關(guān)單元連接在可執(zhí)行指令存儲單元3M和該多個執(zhí)行單元之間。該第一開關(guān)單元3 用于在該可執(zhí)行指令存儲單元3M和可被分配用來執(zhí)行指令的執(zhí)行單元328，332，334的一者或者多者之間建立連接，以方便傳送可供執(zhí)行的指令。舉例而言，當(dāng)?shù)谝粓?zhí)行單元3 可被分配用來執(zhí)行指令時，該第一開關(guān)單元3 可以切換到第一執(zhí)行單元3 并將可執(zhí)行指令存儲單元3M中存儲的邏輯運算指令以及相關(guān)聯(lián)的令牌數(shù)據(jù)傳送給第一執(zhí)行單元328。請繼續(xù)參閱圖8，在一種實施方式中，邏輯運算處理器30可以進一步包括第二開關(guān)單元336。該第二開關(guān)單元336與該多個執(zhí)行單元328，332，334，令牌數(shù)據(jù)輸入單元316 以及令牌數(shù)據(jù)輸出單元338相連接。該第二開關(guān)單元336可以被控制以選擇性地將多個執(zhí)行單元328，332，334產(chǎn)生的令牌數(shù)據(jù)傳送給令牌數(shù)據(jù)輸入單元316或者令牌數(shù)據(jù)輸出單元 338。舉例而言，當(dāng)經(jīng)第一執(zhí)行單元3 執(zhí)行邏輯運算指令而產(chǎn)生的令牌數(shù)據(jù)被判定為需要進一步被其他的邏輯運算指令使用時，該第二開關(guān)單元336可以切換到與令牌數(shù)據(jù)輸入單元316相連接，以將該第一執(zhí)行單元3 產(chǎn)生的令牌數(shù)據(jù)傳送給令牌數(shù)據(jù)輸入單元316。再舉例而言，當(dāng)將該第二執(zhí)行單元3 執(zhí)行邏輯運算指令而產(chǎn)生的令牌數(shù)據(jù)被判定為需要輸出給外部裝置時，該第二開關(guān)單元336可以切換到與令牌數(shù)據(jù)輸出單元338相連接，以將該第二執(zhí)行單元3 產(chǎn)生的令牌數(shù)據(jù)傳送給令牌數(shù)據(jù)輸出單元338。進一步，令牌數(shù)據(jù)輸出單元338可以通過第二先進先出存儲器314將令牌數(shù)據(jù)傳送給輸入輸出掃描處理器20。
請參閱圖9，其所示為圖8所示的邏輯運算處理器30執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的邏輯運算指令的數(shù)據(jù)流圖(Dataflow graph)。如圖9所示，該數(shù)據(jù)流圖包括多個節(jié)點 411，412，413，414，415，416，該每個節(jié)點均包括至少一個輸入端和一個輸出端。該每一節(jié)點 411，412，413，414，415，416代表對出現(xiàn)在該至少一個輸入端的數(shù)據(jù)所執(zhí)行的邏輯操作。在此所謂的出現(xiàn)在每個節(jié)點至少一個輸入端的數(shù)據(jù)也稱為令牌數(shù)據(jù)。具體而言，節(jié)點411可以對出現(xiàn)在其輸入端的兩個令牌數(shù)據(jù)A和B執(zhí)行加法運算。該節(jié)點411執(zhí)行的加法運算消耗掉令牌數(shù)據(jù)A和B并產(chǎn)生令牌數(shù)據(jù)D。該令牌數(shù)據(jù)D可以通過其在節(jié)點411的輸出端傳送到節(jié)點412，413，416各自的一個輸入端。節(jié)點412可以對出現(xiàn)在其輸入端的兩個令牌數(shù)據(jù)C和D執(zhí)行乘法運算。該節(jié)點412執(zhí)行的乘法運算消耗掉令牌數(shù)據(jù)C和D并產(chǎn)生令牌數(shù)據(jù)E。該令牌數(shù)據(jù)E可以通過其在節(jié)點412的輸出端傳送到節(jié)點413，414，415各自的一個輸入端。節(jié)點413可以對出現(xiàn)在其輸入端的兩個令牌數(shù)據(jù)D和E執(zhí)行減法運算。該節(jié)點 413執(zhí)行的減法運算消耗掉令牌數(shù)據(jù)D和E并產(chǎn)生令牌數(shù)據(jù)F。該令牌數(shù)據(jù)F可以通過其在節(jié)點413的輸出端傳送到節(jié)點414，415，416各自的一個輸入端。進一步如圖9所示，在與節(jié)點414，415，416相關(guān)聯(lián)的令牌數(shù)據(jù)均準(zhǔn)備好的情況下，分別與這三個節(jié)點相關(guān)的加法運算，第一除法運算，第二除法運算即可以基本以并行的方式被執(zhí)行。在節(jié)點414執(zhí)行的加法運算消耗掉令牌數(shù)據(jù)E和F并產(chǎn)生令牌數(shù)據(jù)G。在節(jié)點415執(zhí)行的第一除法運算消耗掉令牌數(shù)據(jù)E和F并產(chǎn)生令牌數(shù)據(jù)H。在節(jié)點416執(zhí)行的第二除法運算消耗掉令牌數(shù)據(jù)D和 F并產(chǎn)生令牌數(shù)據(jù)K。請參閱圖10，其所示為輸入輸出掃描處理器20的模塊示意圖。該輸入輸出掃描處理器20可以包括令牌數(shù)據(jù)輸入單元226，令牌數(shù)據(jù)輸出單元227，匹配單元212，第一輸入執(zhí)行單元214，第二輸入執(zhí)行單元216，第一輸出執(zhí)行單元218以及第二輸出執(zhí)行單元222。 該令牌數(shù)據(jù)輸入單元226，令牌數(shù)據(jù)輸出單元227被配置成臨時保存令牌數(shù)據(jù)。在一種實施方式中，令牌數(shù)據(jù)輸入單元2 可以接收并存儲通過第一先進先出存儲器314傳送而來的來自如圖7所示的邏輯運算處理器30的令牌數(shù)據(jù)。舉例而言，邏輯運算處理器30通過如圖9所示的數(shù)據(jù)流圖執(zhí)行邏輯運算指令產(chǎn)生令牌數(shù)據(jù)G，H和K(參看圖9)。該令牌數(shù)據(jù)輸入單元2 可以存儲該等令牌數(shù)據(jù)G，H和K。在另一種實施方式中，該令牌數(shù)據(jù)輸入單元 2 接收并存儲的令牌數(shù)據(jù)也可以來自于通信處理器40，該令牌數(shù)據(jù)可以通過連接在輸入輸出掃描處理器20和通信處理器40 (參看圖幻之間的先進先出存儲器(圖未示出)進行傳送。請繼續(xù)參閱圖10，匹配單元212可以被配置成用來判斷存儲在局部存儲器102中的輸入輸出掃描程序中的輸入輸出掃描指令是否可以被執(zhí)行。判斷的一個條件可以包括與輸入輸出掃描指令相聯(lián)系的令牌數(shù)據(jù)是否已經(jīng)準(zhǔn)備好。該匹配單元121還可以被配置成判斷是否有空閑的執(zhí)行單元來執(zhí)行輸入輸出掃描指令。舉例而言，當(dāng)從第一先進先出存儲器 314傳送而來的來自如圖7所示的邏輯運算處理器30的令牌數(shù)據(jù)已經(jīng)存儲在令牌數(shù)據(jù)輸入單元2 時，該匹配單元212可以進一步判定出令牌數(shù)據(jù)G和H已經(jīng)準(zhǔn)備好，同時判定出第一輸出執(zhí)行單元218以及第二輸出執(zhí)行單元222當(dāng)前可供執(zhí)行輸出掃描指令。在此情形下，第一輸出執(zhí)行單元218執(zhí)行第一輸出掃描指令，第二輸出執(zhí)行單元222執(zhí)行第二輸出掃描指令。因此，令牌數(shù)據(jù)G可以輸出到第一外部裝置(圖未示出)，令牌數(shù)據(jù)H可以輸出到第二外部裝置(圖未示出)。
在另外的實施方式中，在接收到來自于邏輯運算處理器30的請求之后，匹配單元 212可以判定第一輸入執(zhí)行單元214和第二輸入執(zhí)行單元216可以執(zhí)行輸入掃描指令。因此，該第一輸入執(zhí)行單元214可以執(zhí)行第一輸入掃描指令，該第二輸入執(zhí)行單元216可以執(zhí)行第二輸入掃描指令，以從外部裝置獲取數(shù)據(jù)。獲取的數(shù)據(jù)可以輸出到令牌數(shù)據(jù)輸出單元 227，然后由令牌數(shù)據(jù)輸出單元227將數(shù)據(jù)通過第一先進先出存儲器312傳送給邏輯運算處理器30。由上所述，通過引入基于數(shù)據(jù)流計算機架構(gòu)，至少邏輯運算處理器和輸入輸出掃描處理器可以并行執(zhí)行多個邏輯運算功能以及多個輸入輸出掃描功能，因而可以更有效地提升可編程控制器的執(zhí)行效率。雖然結(jié)合特定的實施方式對本發(fā)明進行了說明，但本領(lǐng)域的技術(shù)人員可以理解， 對本發(fā)明可以作出許多修改和變型。因此，要認(rèn)識到，權(quán)利要求書的意圖在于涵蓋在本發(fā)明真正構(gòu)思和范圍內(nèi)的所有這些修改和變型。
權(quán)利要求
1.一種可編程控制器，其特征在于該可編程控制器包括邏輯運算處理器，該邏輯運算處理器用于根據(jù)數(shù)據(jù)流計算機架構(gòu)執(zhí)行邏輯運算指令；功能處理器，該功能處理器用于與該邏輯運算處理器進行通信以交換數(shù)據(jù)，該功能處理器還用于基于數(shù)據(jù)流計算機架構(gòu)執(zhí)行功能指令；該功能指令和邏輯運算指令以基本并行的方式分別被該功能處理器和該邏輯運算處理器執(zhí)行。
2.如權(quán)利要求1所述的可編程控制器，其特征在于該邏輯運算處理器和該功能處理器被集成在一個單一的芯片中。
3.如權(quán)利要求1所述的可編程控制器，其特征在于該邏輯運算處理器和該功能處理器被集成多個芯片中。
4.如權(quán)利要求1所述的可編程控制器，其特征在于該可編程控制器被配置成循環(huán)運作于同步時段和運行時段。
5.如權(quán)利要求4所述的可編程控制器，其特征在于該邏輯運算處理器和功能處理器在各自運行時段的指令均執(zhí)行完畢后切換到同步時段。
6.如權(quán)利要求4中所述的可編程控制器，其特征在于該邏輯運算處理器和該功能處理器在預(yù)設(shè)的最大時間間隔到達(dá)時基本同時切換到同步時段。
7.如權(quán)利要求4所述的可編程控制器，其特征在于該邏輯運算處理器和該功能處理器在對應(yīng)的標(biāo)記數(shù)據(jù)部分或者全部完備時分別切換到各自的運行時段。
8.如權(quán)利要求1所述的可編程控制器，其特征在于該可編程控制器包括連接在該邏輯運算處理器和該功能處理器之間的通信鏈路，該通信鏈路用于使該邏輯運算處理器和該功能處理器之間進行數(shù)據(jù)交換。
9.如權(quán)利要求8所述的可編程控制器，其特征在于該通信鏈路包括第一先進先出存儲器和第二先進先出存儲器，該第一先進先出存儲器用于將數(shù)據(jù)從功能處理器傳送到邏輯運算處理器，該第二先進先出存儲器用于將數(shù)據(jù)從邏輯運算處理器傳送到功能處理器。
10.如權(quán)利要求8所述的可編程控制器，其特征在于該通信鏈路包括可供邏輯運算處理器讀取而可供功能處理器寫入的第一存儲區(qū)，該通信鏈路還包括可供功能處理器讀取而可供邏輯運算處理器寫入的第二存儲區(qū)。
11.如權(quán)利要求1所述的可編程控制器，其特征在于該可編程控制器還包括局部存儲器和數(shù)據(jù)流存儲器，該局部存儲器可完全被邏輯運算處理器訪問，該局部存儲器用于存儲邏輯運算程序的邏輯運算指令以及中間數(shù)據(jù)，該數(shù)據(jù)流存儲器可被該邏輯運算處理器直接訪問并可被該功能處理器間接訪問，該數(shù)據(jù)流存儲器用于存儲令牌數(shù)據(jù)。
12.如權(quán)利要求11所述的可編程控制器，其特征在于該邏輯運算處理器包括令牌數(shù)據(jù)輸入單元，該令牌數(shù)據(jù)輸入單元用于接收并暫存令牌數(shù)據(jù)；匹配單元，該匹配單元與該令牌數(shù)據(jù)輸入單元連接，該匹配單元用于通過檢查與邏輯運算指令相聯(lián)系的令牌數(shù)據(jù)是否已在令牌數(shù)據(jù)輸入單元準(zhǔn)備好來判斷存儲于局部存儲器中的邏輯運算指令是否可供執(zhí)行；可執(zhí)行指令存儲單元，該可執(zhí)行指令存儲單元連接于該匹配單元，該可執(zhí)行指令存儲單元用于暫存并派送經(jīng)匹配單元判斷為可執(zhí)行的邏輯運算指令；以及多個執(zhí)行單元，該多個執(zhí)行單元用于執(zhí)行從該可執(zhí)行指令存儲單元派送而來的可執(zhí)行邏輯運算指令。
13.如權(quán)利要求12所述的可編程控制器，其特征在于該邏輯運算處理器進一步包括第一開關(guān)單元，該第一開關(guān)單元用于將該可執(zhí)行指令存儲單元與該多個執(zhí)行單元中空閑的一個執(zhí)行單元相連接，以使得該空閑的執(zhí)行單元可以執(zhí)行從該可執(zhí)行指令存儲單元派送的可執(zhí)行邏輯運算指令。
14.如權(quán)利要求13所述的可編程控制器，其特征在于該可編程控制器進一步包括第二開關(guān)單元以及令牌數(shù)據(jù)輸出單元，該第二開關(guān)單元用于選擇性地將該多個執(zhí)行單元產(chǎn)生的令牌數(shù)據(jù)傳送給至少該令牌數(shù)據(jù)輸入單元和令牌數(shù)據(jù)輸出單元中之一者。
15.如權(quán)利要求1所述的可編程控制器，其特征在于該功能處理器包括用于執(zhí)行輸入輸出掃描功能的輸入輸出掃描處理器。
16.如權(quán)利要求15所述的可編程控制器，其特征在于該可編程控制器進一步包括局部存儲器和數(shù)據(jù)流存儲器，該局部存儲器可完全被該輸入輸出掃描處理器訪問，該局部存儲器用于存儲輸入輸出掃描程序的輸入輸出掃描指令以及中間數(shù)據(jù)，該數(shù)據(jù)流存儲器可被該輸入輸出掃描處理器直接訪問并可被該邏輯運算處理器間接訪問，該數(shù)據(jù)流存儲器用于存儲與該輸入輸出掃描指令相聯(lián)系的令牌數(shù)據(jù)。
17.如權(quán)利要求16所述的可編程控制器，其特征在于該輸入輸出掃描處理器包括輸入執(zhí)行單元，該輸入執(zhí)行單元用于從輸入裝置輸入數(shù)據(jù)；輸出執(zhí)行單元，該輸出執(zhí)行單元用于輸出數(shù)據(jù)到輸出裝置；令牌數(shù)據(jù)輸入單元和令牌數(shù)據(jù)輸出單元，該令牌數(shù)據(jù)輸入單元和令牌數(shù)據(jù)輸出單元用于暫存令牌數(shù)據(jù)；以及匹配單元，該匹配單元用于通過檢查與輸入掃描指令或者輸出掃描指令相聯(lián)系的令牌數(shù)據(jù)是否已經(jīng)在令牌數(shù)據(jù)輸入單元或者令牌數(shù)據(jù)輸出單元中準(zhǔn)備好來判斷該輸入掃描指令或者該輸出掃描指令是否可被執(zhí)行；該匹配單元進一步用于判斷該輸入執(zhí)行單元是否可以用來執(zhí)行該輸入掃描指令，以及用于判斷該輸出執(zhí)行單元是否可以用來執(zhí)行該輸出掃描指令。
18.如權(quán)利要求1所述的可編程控制器，其特征在于該功能處理器包括用于執(zhí)行通信功能的通信處理器。
19.如權(quán)利要求18所述的可編程控制器，其特征在于該可編程控制器進一步包括局部存儲器和數(shù)據(jù)流存儲器，該局部存儲器可完全被該通信處理器訪問，該局部存儲器用于存儲通信程序的通信指令以及中間數(shù)據(jù)，該數(shù)據(jù)流存儲器可被該通信處理器直接訪問并可被該邏輯運算處理器間接訪問，該數(shù)據(jù)流存儲器用于存儲與該通信指令相聯(lián)系的令牌數(shù)據(jù)。
20.如權(quán)利要求1所述的可編程控制器，其特征在于該功能處理器包括用于執(zhí)行診斷功能的診斷處理器。
21.如權(quán)利要求20所述的可編程控制器，其特征在于該可編程控制器進一步包括局部存儲器和數(shù)據(jù)流存儲器，該局部存儲器可完全被該診斷處理器訪問，該局部存儲器用于存儲診斷程序的診斷指令以及中間數(shù)據(jù)，該數(shù)據(jù)流存儲器可被該診斷處理器直接訪問并可被該邏輯運算處理器間接訪問，該數(shù)據(jù)流存儲器用于存儲與該診斷程序相聯(lián)系的令牌數(shù)據(jù)。
22.—種操作可編程控制器的方法，該可編程控制器包括可以相互通訊的邏輯運算處理器和功能處理器，其特征在于該方法包括如下步驟邏輯運算處理器執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的邏輯運算指令；以及功能處理器執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的功能指令。
23.如權(quán)利要求22所述的方法，其特征在于該方法還包括如下步驟執(zhí)行邏輯運算指令和功能指令時對邏輯運算處理器和功能處理器執(zhí)行同步操作。
24.如權(quán)利要求22所述的方法，其中該功能處理器可以為從包括輸入輸出掃描處理器，通信處理器以及診斷處理器的集合中選取的一種，其特征在于該方法還包括從包括如下步驟的集合中選擇的一種步驟輸入輸出掃描處理器執(zhí)行輸入輸出掃描指令； 通信處理器執(zhí)行通信指令； 診斷處理器執(zhí)行診斷指令。
25.如權(quán)利要求22所述的方法，其中該邏輯運算處理器包括局部存儲器和數(shù)據(jù)流存儲器，該局部存儲器和該數(shù)據(jù)流存儲器與該邏輯運算處理器連接，其特征在于該方法還包括如下步驟接收從功能處理器傳送的令牌數(shù)據(jù)并暫存在數(shù)據(jù)流存儲器中； 判斷與該局部存儲器中的邏輯運算指令相關(guān)聯(lián)的令牌數(shù)據(jù)是否已經(jīng)準(zhǔn)備好； 派送令牌數(shù)據(jù)已經(jīng)準(zhǔn)備好的邏輯運算指令到指令執(zhí)行單元；以及輸出通過執(zhí)行邏輯運算指令產(chǎn)生的令牌數(shù)據(jù)。
26.如權(quán)利要求25所述的方法，其特征在于該方法還包括如下步驟 判斷多個指令執(zhí)行單元中的至少一者是否可以用來執(zhí)行指令；以及操作第一開關(guān)單元使該多個指令執(zhí)行單元中之至少一者用來執(zhí)行指令。
27.如權(quán)利要求沈所述的方法，其特征在于該方法還包括如下步驟 識別通過指令執(zhí)行單元產(chǎn)生的令牌數(shù)據(jù)的目的地址；以及通過第二開關(guān)單元選擇性地將該指令執(zhí)行單元產(chǎn)生的令牌數(shù)據(jù)至少傳送給令牌數(shù)據(jù)輸入單元和令牌數(shù)據(jù)輸出單元中的一者。
28.一種可編程控制器，其特征在于該可編程控制器包括 第一存儲器，該第一存儲器用于存儲第一程序；第二存儲器，該第二存儲器用于存儲第二程序；第一處理器，該第一處理器與該第一存儲器相連接，該第一處理器用于在該第一程序中的第一指令相關(guān)聯(lián)的令牌數(shù)據(jù)完備時執(zhí)行該第一指令；以及第二處理器，該第二處理器與該第二存儲器相連接，該第二存儲器用于與該第一處理器相通信，該第二處理器進一步用于在該第二程序中的第二指令相關(guān)聯(lián)的令牌數(shù)據(jù)完備時執(zhí)行該第二指令。
29.如權(quán)利要求觀所述的方法，其特征在于該第一處理器包括邏輯運算處理器，該第二處理器包括輸入輸出掃描處理器，該第一程序包括邏輯運算程序，該第二程序包括輸入輸出掃描程序，該邏輯運算處理器執(zhí)行該邏輯運算程序中的邏輯運算指令基本獨立于該輸入輸出掃描處理器執(zhí)行該輸入輸出掃描程序中的輸入輸出掃描指令。
30.如權(quán)利要求觀所述的方法，其特征在于該第一處理器包括邏輯運算處理器，該第二處理器包括通信處理器，該第一程序包括邏輯運算程序，該第二程序包括通信程序，該邏輯運算處理器執(zhí)行該邏輯運算程序中的邏輯運算指令時基本獨立于該通信處理器執(zhí)行該通信程序中的通信指令。
31.如權(quán)利要求觀所述的方法，其特征在于該第一處理器包括邏輯運算處理器，該第二處理器包括診斷處理器，該第一程序包括邏輯運算程序，該第二程序包括診斷程序，該邏輯運算處理器執(zhí)行該邏輯運算程序中的邏輯運算指令基本獨立于該診斷處理器執(zhí)行該診斷程序中的診斷指令。
全文摘要
本發(fā)明揭示一種可編程控制器及其操作方法?？删幊炭刂破靼ㄟ壿嬤\算處理器和功能處理器。邏輯運算處理器用于根據(jù)數(shù)據(jù)流計算機架構(gòu)執(zhí)行邏輯運算指令。功能處理器用于與邏輯運算處理器進行通信以交換數(shù)據(jù)。功能處理器還用于基于數(shù)據(jù)流計算機架構(gòu)執(zhí)行功能指令。功能指令和邏輯運算指令以基本并行的方式分別被功能處理器和邏輯運算處理器執(zhí)行。該可編程控制器及其操作方法以基本并行的方式執(zhí)行基于數(shù)據(jù)流計算機架構(gòu)的指令，解決傳統(tǒng)的可編程控制器順序執(zhí)行指令所引起的執(zhí)行效率不高的技術(shù)問題，取得提高指令執(zhí)行效率的技術(shù)效果。
文檔編號G05B19/05GK102540952SQ20101060149
公開日2012年7月4日 申請日期2010年12月9日 優(yōu)先權(quán)日2010年12月9日
發(fā)明者劉勇志, 劉莉, 威廉·利肯巴克, 尚衛(wèi)華, 陶德·菲斯特 申請人:通用電氣公司