專利名稱：一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)cmos帶隙基準電路的制作方法
技術領域：
本發(fā)明涉及一種電路，特別是一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)CMOS 帶隙基準電路，在集成電路系統(tǒng)中，帶隙基準電路是一個必不可少的，它具有低溫度系數(shù)、 高電 源抑制比、長期穩(wěn)定等優(yōu)點，通常用來為混頻器(Mixer)、壓控振蕩器(VC0)、信道選通 濾波器(CSF)、模數(shù)轉換器(ADC)、可編程增益放大器(PGA)等模塊提供精確的電壓電流參 考源。
背景技術：
基準電壓源是當代模擬集成電路極為重要的組成部分，它對高新模擬電子技術的 應用與發(fā)展具有重要作用。在許多集成電路中，如數(shù)模轉換器。模數(shù)轉換器、線性穩(wěn)壓器都 需要精密而又穩(wěn)定的電壓基準。在精密測量儀器儀表和廣泛應用的數(shù)字通信系統(tǒng)中都經常 把集成基準電壓源用作系統(tǒng)測量和校準的基準。電壓基準電路與線性穩(wěn)壓電路有許多共同 之處。實際上，線性穩(wěn)壓電路從功能上可以看作是一種電壓基準電路，但輸出電流(或功率) 比較大。幾乎表征這兩種電路的所有技術指標都有很大的通用性，不同之處在于電壓基準 電路對與溫漂、精度有關的指標要求比較高。因此，為高性能系統(tǒng)選擇基準電壓源的原則 是
對外圍電路容寬差，以降低系統(tǒng)成本； 溫度系數(shù)低，以減小溫度變化對精度的影響； 長期穩(wěn)定性好，熱滯后小，確保系統(tǒng)的重復性； 噪聲低，減少對系統(tǒng)分辨率的限制； 功耗低，以適合用于電池供電系統(tǒng)； 容性負載驅動能力強，以減小動態(tài)負載誤差。鑒于基準電壓源的上述特點，為了滿足各種應用場合的要求，模擬集成電路制造 商推出許多種類的高精度集成基準源。從工作原理角度來看，設計基準電壓源最關鍵的問 題是精度高和溫漂小。1971年，Robert Widla劃時代地提出了帶隙基準的概念，由于采用這種技術的 電壓源電路與其他類型的電壓源相比，更容易與標準CMOS (complementary metal-oxide semiconductor (CMOS))工藝兼容，具有更低的電源電壓，因此被廣泛應用于各種模擬集成 電路中。帶隙基準電壓源是一種不依賴于溫度和電源的基準技術，在許多領域都有廣泛應 用。在帶隙基準的諸多特性當中，低溫度系數(shù)及較寬的工作溫度范圍對射頻系統(tǒng)及高分辨 率的模數(shù)、數(shù)模轉換器尤為重要，甚至這種溫度穩(wěn)定性，寬工作溫度范圍，以及基準的抗噪 聲性能可以影響整個系統(tǒng)的精度很性能。
但是近年來，隨著集成電路特征尺寸的不斷減少，電源電壓的不斷降低，系統(tǒng)對高 集成度、高性能的帶隙基準提出了愈來愈迫切的需求?，F(xiàn)在通常采用電流模式的結構可以 獲得任意的輸出電壓值；采用指數(shù)曲率溫度補償技術來減小溫度系數(shù)；采用高增益深度負反饋回路來減小電源電壓對基準電壓的影響，從而來提高電源抑制比；采用低壓差線性穩(wěn) 壓器來穩(wěn)定輸出電壓等
發(fā)明內容
本發(fā)明的目的是設計一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)CMOS帶隙基準 電路，該帶隙基準不僅可以獲得較低的溫度系數(shù)，還可以驅動很大容性范圍的負載。本發(fā)明的目的是這樣實現(xiàn)的
一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)CMOS帶隙基準電路，特點是該電路包括 啟動電路模塊A、帶隙基準模塊B、鉗位運算放大器D和基于低壓差線性穩(wěn)壓器的輸出驅動 模塊C，其中啟動電路模塊A包括第一 MOS管Ml、第二 MOS管M2、第三MOS管M3、第四MOS 管M4、第五MOS管M5、第六MOS管M6和第七MOS管M7 ；帶隙基準模塊B包括第一鏡像電流 管M8、第一晶體管Q1、第二鏡像電流管M9、第三鏡像電流管M10、第二晶體管Q2、第一電阻 R1、第四鏡像電流管Mil、第三晶體管Q3及第二電阻R2 ；鉗位運算放大器D包括第一尾電流 管Ni、第二尾電流管N2、第三尾電流管P1、第四尾電流管P2、第五尾電流管P3，第一差分輸 入管P4、第二差分輸入管P5，第一負載管N3、第二負載管N4、第三負載管N5、第一零點補償 電阻Rz及第一零點補償電容Cz ；基于低壓差線性穩(wěn)壓器的輸出驅動模塊C包括第五鏡像 電流管M12、第六鏡像電流管M13、第六尾電流管M18、第三差分輸入管M16、第四差分輸入管 M17、第四負載管M14、第五負載管M15、第二零點補償電阻R3、第二零點補償電容Cl、調整管 M19、第一分壓電阻R4及第二分壓電阻R5 ；
所述第一 MOS管Ml的源端接電源端VDD、柵端接地；第一 MOS管Ml的漏端、第二 MOS 管M2的漏端和第三MOS管M3的柵端相連；第二 MOS管M2的源端接地；第二 MOS管M2的 柵端、第五MOS管M5的柵端、漏端、第四MOS管M4的漏端和第七MOS管M7的柵端相連；第 三MOS管M3的源端接地；第三MOS管M3的漏端、第四MOS管M4的柵端、第六MOS管M6的 柵端、第一鏡像電流管M8的柵端、第二鏡像電流管M9的柵端、第三鏡像電流管MlO的柵端、 第四鏡像電流管Mll的柵端、第五鏡像電流管M12的柵端、鉗位運算放大器D的輸出端、第 六MOS管M6的漏端和第七MOS管M7的漏端相連；第四MOS管M4的源端接電源端VDD ；第 五MOS管M5的源端接地；第六MOS管M6的源端接電源端VDD ；第七MOS管M7的源端接地； 第一鏡像電流管M8的源端接電源VDD ；第一鏡像電流管M8的漏端、鉗位運算放大器D的負 輸入端VIN和第一晶體管Ql的發(fā)射極相連；第一晶體管Ql的基極、集電極和地相連；第二 鏡像電流管M9的源端與電源端VDD相連；第二鏡像電流管M9的漏端、鉗位運算放大器D的 正輸入端VIP和第一電阻Rl的一端相連；第一電阻Rl的另一端和第二晶體管Q2的發(fā)射極 相連；第二晶體管Q2的基極、集電極和地相連；第三鏡像電流管MlO的源端和電源端VDD相 連；第三鏡像電流管MlO的漏端、第二電阻R2的一端和第四差分輸入管M17的柵端相連；第 二電阻R2的另一端和第三晶體管Q3的發(fā)射極相連；第三晶體管Q3的基極、集電極和地相 連；第四鏡像電流管Mll的源端和電源端VDD相連；第四鏡像電流管Mll的漏端和鉗位運算 放大器D的電流輸入端BIAS相連；第五鏡像電流管M12的源端和電源端相連；第五鏡像電 流管M12的漏端、第六鏡像電流管M13的漏端、柵端和第六尾電流管M18的柵端相連；第六 鏡像電流管M13的源端和地相連；第四負載管M14的源端和電源端VDD相連；第四負載管 M14的漏端、柵端和第三差分輸入管M16的漏端相連；第五負載管M15的源端和電源端VDD相連；第五負載管M15的漏端、第四差分輸入管M17的漏端、第二零點補償電阻R3的一端和 調整管M19的柵端相連；第三差分輸入管M16的柵端、調整管M19的漏端和第一分壓電阻 R4的一端相連；第三差分輸入管M16的源端、第四差分輸入管M17的源端和第六尾電流管 M18的漏端相連；第六尾電流管M18的源端和地相連；調整管M19的源端和電源端相連；第 二零點補償電阻R3的另一端和第二零點補償電容Cl的一端相連；第二零點補償電容Cl的 另一端和地相連；第一分壓電阻R4的另一端和第二分壓電阻R5的一端相連；第二分壓電 阻R5的另一端和地相連；鉗位運算放大器D的第一尾電流管m的漏端、柵端、第二尾電流 管N2的柵端和第四鏡像電流管Mll的漏端相連；第一尾電流管m的源端和地相連；第二尾 電流管N2的源端和地相連；第二尾電流管N2的漏端、第三尾電流管Pl的漏端、柵端、第四 尾電流管P2的柵端和第五 尾電流管P3的柵端相連；第三尾電流管Pl的源端和電源端VDD 相連；第四尾電流管P2的源端和電源端VDD相連；第四尾電流管P2的漏端、第一差分輸入 管P4的源端和第二差分輸入管P5的源端相連；第一差分輸入管P4的漏端、第一負載管N3 的漏端、柵端和第二負載管N4的柵端相連；第二差分輸入管P5的漏端、第二負載管N4的漏 端、第二負載管N5的柵端和第一零點補償電阻Rz的一端相連；第一負載管N3的源端與地 相連；第二負載管N4的源端與地相連；第五尾電流管P3的源端和電源端VDD相連；第五尾 電流管P3的漏端、第三負載管N5的漏端和第一零點補償電容Cz的一端相連；第一零點補 償電容Cz的另一端和第一零點補償電阻Rz的另一端端相連。所述第一 MOS管Ml、第四MOS管M4、第六MOS管M6、第一鏡像電流管M8、第二鏡 像電流管M9、第三鏡像電流管M10、第四鏡像電流管Mil、第五鏡像電流管M12、第四負載管 M14、第五負載管M15、調整管M19、第三尾電流管P1、第四尾電流管P2、第五尾電流管P3、第 一差分輸入管P4及第二差分輸入管P5為PMOS管；第二 MOS管M2、第三MOS管M3、第五MOS 管M5、第七MOS管M7、第六鏡像電流管M13、第三差分輸入管M16、第四差分輸入管M17、第六 尾電流管M18、第一尾電流管W、第二尾電流管N2、第一負載管N3、第二負載管N4及第三負 載管N5為NMOS管。本發(fā)明通過低壓差線性穩(wěn)壓器作為帶隙基準的輸出驅動，可以實現(xiàn)寬范圍的容性 負載。同樣，通過低壓線性穩(wěn)壓器，可以得到較低的輸出帶隙基準電壓。與現(xiàn)有技術相比，本發(fā)明具有以下積極效果
(1)、本發(fā)明使用低壓差線性穩(wěn)壓器作為輸出緩沖，獲得了較低的輸出帶隙基準電壓， 同時實現(xiàn)寬范圍的容性負載。(2)、本發(fā)明的低壓差線性穩(wěn)壓器，使用的一級放大器，無需片外電阻電壓進行頻 率補償，實現(xiàn)完全片內集成。


圖1為本發(fā)明的帶隙基準電路結構圖； 圖2為本發(fā)明中的鉗位運算放大器電路圖。
具體實施例方式以下，將通過具體的實施例對本發(fā)明做進一步的說明，然而實施例僅是本發(fā)明可 選實施方式的舉例，其所公開的特征僅用于說明及闡述本發(fā)明的技術方案，并不用于限定本發(fā)明的保護范圍。 參閱圖1，現(xiàn)詳述本發(fā)明的主要工作過程
本發(fā)明包含啟動電路模塊A、帶隙基準模塊B、鉗位運算放大器D和基于低壓差線性穩(wěn) 壓器的輸出驅動模塊C四部分。電路啟動(模塊A)是這樣實現(xiàn)的當整個電路上電時，Ml 管開啟，M3管的柵極電壓上升，從而使得M3管處于飽和狀態(tài)，M3的漏極電壓下降，使得M4、 M6飽和。電流通過電流鏡鏡像到主電路中區(qū)，從而使得整個電路正常工作。此時M4的漏極 電壓上升，從而使得M2導通，M2的漏極電壓下降，使得M3的柵極電壓下降，導致M3截止。 電路低溫度系數(shù)的基準電壓(模塊B)是這樣實現(xiàn)的將兩個相反溫度系數(shù)的值通過適當?shù)?比例進行相加，從而得到一個零溫度系數(shù)的電壓值。雙極型晶體管的基極發(fā)射極電壓具有 負的溫度系數(shù)，而兩個雙極型晶體管工作 在不同的電流時，兩個基極發(fā)射極電壓的差值與 溫度成正比。運算放大器(模塊D)的“鉗位”是這樣實現(xiàn)的將運算放大器的負反饋端接在 Ql支路，正反饋端接在Q2支路上，當正端電壓偏高時，Δ Vin增大，OP輸出端的電壓值增大， Μ8、Μ9的柵極電壓增大，QU Q2支路上的電流減小，Rl電阻上的壓降降低，OP正反饋端的 電壓值下降，這是一個負反饋系統(tǒng)。當增益很大時，OP兩個輸入端的數(shù)值趨于相等。低壓 高驅動能力的輸出(模塊C)時這樣實現(xiàn)的對于傳統(tǒng)的低壓差線性穩(wěn)壓器而言，由于其輸 出阻抗很高，且受輸出負載的影響很大，整個回路的穩(wěn)定性很差，傳統(tǒng)的低壓差線性穩(wěn)壓器 多數(shù)采用片外電容電阻進行零點補償，一般電容的值都比較大，相應的版圖面積也很大，無 法實現(xiàn)片內集成；本發(fā)明使用改進型的低壓差線性穩(wěn)壓器來增加輸出帶載能力；使用一級 差分運算放大器作為低壓差線性穩(wěn)壓器的誤差放大器，在誤差放大器的輸出端，即調整管 的柵極輸入端并聯(lián)一條電阻電容串聯(lián)的支路，從而引入一個零點，滿足60度的相位裕度要 求，降低頻率補償?shù)碾y度，從而很好的實現(xiàn)片內集成的目的。同時，低壓差線性穩(wěn)壓器還可 以通過電阻分壓獲得較低的輸出電壓值。
權利要求
1. 一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)CMOS帶隙基準電路，其特征在于該電 路包括啟動電路模塊(A)、帶隙基準模塊(B)、鉗位運算放大器(D)和基于低壓差線性穩(wěn)壓 器的輸出驅動模塊(C)，其中啟動電路模塊(A)包括第一 MOS管(Ml)、第二 MOS管(M2)、第 三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)和第七MOS管(M7);帶 隙基準模塊(B)包括第一鏡像電流管(M8)、第一晶體管(Q1)、第二鏡像電流管(M9)、第三鏡 像電流管(M10)、第二晶體管(Q2)、第一電阻(R1)、第四鏡像電流管(Mil)、第三晶體管(Q3) 及第二電阻(R2);鉗位運算放大器(D)包括第一尾電流管(Ni)、第二尾電流管(N2)、第三尾 電流管(P1)、第四尾電流管(P2)、第五尾電流管(P3)，第一差分輸入管(P4)、第二差分輸入 管(P5)，第一負載管(N3)、第二負載管(N4)、第三負載管(N5)、第一零點補償電阻(Rz)及 第一零點補償電容(Cz)；基于低壓差線性穩(wěn)壓器的輸出驅動模塊(C)包括第五鏡像電流管 (M12)、第六鏡像電流管(M13)、第六尾電流管(M18)、第三差分輸入管(M16)、第四差分輸入 管(M17)、第四負載管(M14)、第五負載管(M15)、第二零點補償電阻(R3)、第二零點補償電 容(Cl)、調整管(M19)、第一分壓電阻(R4)及第二分壓電阻(R5)；所述第一 MOS管(Ml)的源端接電源端(VDD)、柵端接地；第一 MOS管(Ml)的漏端、第二 MOS管(M2)的漏端和第三MOS管(M3)的柵端相連；第二 MOS管(M2)的源端接地；第二 MOS 管(M2)的柵端、第五MOS管(M5)的柵端、漏端、第四MOS管(M4)的漏端和第七MOS管(M7) 的柵端相連；第三MOS管(M3)的源端接地；第三MOS管(M3)的漏端、第四MOS管(M4)的柵 端、第六MOS管(M6)的柵端、第一鏡像電流管(M8)的柵端、第二鏡像電流管(M9)的柵端、第 三鏡像電流管(MlO)的柵端、第四鏡像電流管(Mil)的柵端、第五鏡像電流管(M12)的柵端、 鉗位運算放大器(D)的輸出端、第六MOS管(M6)的漏端和第七MOS管(M7)的漏端相連；第四 MOS管(M4)的源端接電源端(VDD)；第五MOS管(M5)的源端接地；第六MOS管(M6)的源端 接電源端(VDD)；第七MOS管(M7)的源端接地；第一鏡像電流管(M8)的源端接電源(VDD)； 第一鏡像電流管(M8)的漏端、鉗位運算放大器(D)的負輸入端(VIN)和第一晶體管(Ql)的 發(fā)射極相連；第一晶體管(Ql)的基極、集電極和地相連；第二鏡像電流管(M9)的源端與電 源端(VDD)相連；第二鏡像電流管(M9)的漏端、鉗位運算放大器(D)的正輸入端(VIP)和第 一電阻(Rl)的一端相連；第一電阻(Rl)的另一端和第二晶體管(Q2)的發(fā)射極相連；第二晶 體管(Q2)的基極、集電極和地相連；第三鏡像電流管(MlO)的源端和電源端(VDD)相連；第 三鏡像電流管(MlO)的漏端、第二電阻(R2)的一端和第四差分輸入管(M17)的柵端相連；第 二電阻(R2)的另一端和第三晶體管(Q3)的發(fā)射極相連；第三晶體管(Q3)的基極、集電極和 地相連；第四鏡像電流管(Mil)的源端和電源端(VDD)相連；第四鏡像電流管(Mil)的漏端 和鉗位運算放大器(D)的電流輸入端(BIAS)相連；第五鏡像電流管(M12)的源端和電源端 相連；第五鏡像電流管(M12)的漏端、第六鏡像電流管(M13)的漏端、柵端和第六尾電流管 (M18)的柵端相連；第六鏡像電流管(M13)的源端和地相連；第四負載管(M14)的源端和電 源端(VDD)相連；第四負載管(M14)的漏端、柵端和第三差分輸入管(M16)的漏端相連；第五 負載管(M15)的源端和電源端(VDD)相連；第五負載管(M15)的漏端、第四差分輸入管(M17) 的漏端、第二零點補償電阻(R3)的一端和調整管(M19)的柵端相連；第三差分輸入管(M16) 的柵端、調整管(M19)的漏端和第一分壓電阻(R4)的一端相連；第三差分輸入管(M16)的源 端、第四差分輸入管(M17)的源端和第六尾電流管(M18)的漏端相連；第六尾電流管(M18) 的源端和地相連；調整管(M19)的源端和電源端相連；第二零點補償電阻(R3)的另一端和第二零點補償電容(Cl)的一端相連；第二零點補償電容(Cl)的另一端和地相連；第一分壓 電阻(R4)的另一端和第二分壓電阻(R5)的一端相連；第二分壓電阻(R5)的另一端和地相 連；鉗位運算放大器(D)的第一尾電流管(Ni)的漏端、柵端、第二尾電流管(N2)的柵端和第 四鏡像電流管(Mil)的漏端相連；第一尾電流管(Ni)的源端和地相連；第二尾電流管(N2) 的源端和地相連；第二尾電流管(N2)的漏端、第三尾電流管(Pl)的漏端、柵端、第四尾電流 管(P2)的柵端和第五尾電流管(P3)的柵端相連；第三尾電流管(Pl)的源端和電源端(VDD) 相連；第四尾電流管(P2)的源端和電源端(VDD)相連；第四尾電流管(P2)的漏端、第一差 分輸入管(P4)的源端和第二差分輸入管(P5)的源端相連；第一差分輸入管(P4)的漏端、第 一負載管(N3)的漏端、柵端和第二負載管(N4)的柵端相連；第二差分輸入管(P5)的漏端、 第二負載管(N4)的漏端、第二負載管(N5)的柵端和第一零點補償電阻(Rz)的一端相連；第 一負載管(N3)的源端與地相連；第二負載管(N4)的源端與地相連；第五尾電流管(P3)的 源端和電源端(VDD)相連；第五尾電流管(P3)的漏端、第三負載管(N5)的漏端和第一零點 補償電容(Cz)的一端相連；第一零點補償電容(Cz)的另一端和第一零點補償電阻(Rz)的 另一端端相連。
2.根據(jù)權利要求1所述的基準電路，其特征在于第一 MOS管(Ml)、第四MOS管(M4)、 第六MOS管(M6)、第一鏡像電流管(M8)、第二鏡像電流管(M9)、第三鏡像電流管(M10)、第 四鏡像電流管(Mil)、第五鏡像電流管(M12)、第四負載管(M14)、第五負載管(M15)、調整管 (M19)、第三尾電流管(P1)、第四尾電流管(P2)、第五尾電流管(P3)、第一差分輸入管(P4) 及第二差分輸入管(P5)為PMOS管；第二 MOS管(M2)、第三MOS管(M3)、第五MOS管(M5)、 第七MOS管(M7)、第六鏡像電流管(M13)、第三差分輸入管(M16)、第四差分輸入管(M17)、 第六尾電流管(M18)、第一尾電流管(Ni)、第二尾電流管(N2)、第一負載管(N3)、第二負載 管(N4)及第三負載管(N5)為NMOS管。
全文摘要
本發(fā)明公開了一種輸出帶低壓差線性穩(wěn)壓器的低溫度系數(shù)CMOS帶隙基準電路，該帶隙基準電路包括啟動電路模塊、帶隙基準模塊、鉗位運算放大器和基于LDO的輸出驅動模塊；其中啟動電路模塊的輸出端和帶隙基準模塊的輸入端相連；帶隙基準模塊的輸出端和輸出驅動模塊的輸入端相連；輸出驅動模塊的輸出端輸出所需的帶隙基準電壓。本發(fā)明采用低壓差線性穩(wěn)壓器作為輸出緩沖級，不僅滿足了高驅動能力的要求，同時可以獲得較低的電壓輸出。
文檔編號G05F1/56GK102073332SQ20101060948
公開日2011年5月25日 申請日期2010年12月28日 優(yōu)先權日2010年12月28日
發(fā)明者任旭, 張潤曦, 徐倩龍, 朱彤, 蔣穎丹, 袁圣越, 許帥, 謝淼, 賴宗聲, 馬聰, 黃飛, 黃龍 申請人:華東師范大學