串聯(lián)傳遞調(diào)節(jié)器和調(diào)節(jié)電路的制作方法
【專利摘要】在一個(gè)實(shí)施方案中，一種形成調(diào)節(jié)電路的方法包括配置輸出偏壓網(wǎng)絡(luò)以對于小于閾值電壓的輸入電壓將偏壓提供給MOS晶體管，從而使MOS晶體管能夠在飽和操作模式下操作。
【專利說明】串聯(lián)傳遞調(diào)節(jié)器和調(diào)節(jié)電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型概括來說涉及電子器件，更具體來說，涉及半導(dǎo)體、其結(jié)構(gòu)和形成半導(dǎo)體設(shè)備的方法。
【背景技術(shù)】
[0002]在過去，開關(guān)電源控制器被設(shè)計(jì)成交流-直流變換器以在大范圍的交流輸入電壓內(nèi)操作。交流輸入電壓可以從約一百二十伏特(120V)rms變化到約四百伏特(400V)rms。為了適應(yīng)寬范圍的輸入電壓，利用輸入調(diào)節(jié)組件以限制傳遞到開關(guān)電源控制器的電壓。通常將濾波電容器用作輸入調(diào)節(jié)組件。濾波電容器一般必須具有非常高的額定電壓以便用可以接收的高電壓輸入電壓值操作。高電壓電容器是昂貴的且增加了電源系統(tǒng)的成本。電容器也具有有限的功耗，從而增加了功耗且降低了電源系統(tǒng)的效率。
[0003]因此，需要具有一種降低電源系統(tǒng)接收的電壓、具有較低成本、降低功耗且提高效率的方法和裝置。
實(shí)用新型內(nèi)容
[0004]根據(jù)本實(shí)用新型的一方面，提供了一種串聯(lián)傳遞調(diào)節(jié)器，其包含:所述串聯(lián)傳遞調(diào)節(jié)器的輸入被配置為接收輸入電壓；所述串聯(lián)傳遞調(diào)節(jié)器被配置為在所述串聯(lián)傳遞調(diào)節(jié)器的輸出上形成輸出電壓；所述串聯(lián)傳遞調(diào)節(jié)器的MOS晶體管串聯(lián)耦接在所述輸入與所述輸出之間，其中所述MOS晶體管在所述MOS晶體管的漏極上從所述輸入接收所述輸入電壓并將電流從所述MOS晶體管的源極傳導(dǎo)到所述輸出；以及輸出偏壓網(wǎng)絡(luò)，被配置為在所述輸入電壓小于所述串聯(lián)傳遞調(diào)節(jié)器的閾值電壓的條件下，形成大于所述MOS晶體管的柵極-源極飽和電壓的柵極-源極電壓。
[0005]根據(jù)本實(shí)用新型的一方面，串聯(lián)傳遞調(diào)節(jié)器進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，被配置為形成大于所述MOS晶體管的柵極-源極閾值電壓的所述柵極-源極電壓。
[0006]根據(jù)本實(shí)用新型的一方面，其中所述輸入偏壓網(wǎng)絡(luò)包括在所述MOS晶體管的柵極與所述輸入之間耦接電阻器。
[0007]根據(jù)本實(shí)用新型的一方面，串聯(lián)傳遞調(diào)節(jié)器進(jìn)一步包括調(diào)節(jié)器元件，耦接在所述MOS晶體管的柵極與所述串聯(lián)傳遞調(diào)節(jié)器的電壓返回之間。
[0008]根據(jù)本實(shí)用新型的一方面，所述輸出被配置為從PWM調(diào)節(jié)器接收電壓。
[0009]根據(jù)本實(shí)用新型的一方面，其中在所述輸入與所述輸出之間串聯(lián)耦接的所述串聯(lián)傳遞調(diào)節(jié)器的所述MOS晶體管包括被配置為耦接在所述輸入與所述PWM調(diào)節(jié)器的電感器之間的所述MOS晶體管。
[0010]根據(jù)本實(shí)用新型的一方面，其中所述輸出偏壓網(wǎng)絡(luò)包括耦接在所述串聯(lián)傳遞調(diào)節(jié)器的所述輸出與所述輸出偏壓網(wǎng)絡(luò)之間的齊納二極管、與所述齊納二極管并聯(lián)耦接的電容器，以及將來自所述電容器的能量耦接到所述MOS晶體管的柵極。
[0011]根據(jù)本實(shí)用新型的一方面，提供了一種用于電源控制器的調(diào)節(jié)電路，其包含:M0S晶體管，其具有柵極、被耦接以接收輸入電壓的漏極，以及被耦接以形成輸出電壓的源極；閾值檢測電路，其被耦接到所述MOS晶體管的所述柵極，所述閾值檢測電路具有閾值電壓；以及輸出偏壓網(wǎng)絡(luò)，其被耦接到所述MOS晶體管的所述柵極，所述輸出偏壓網(wǎng)絡(luò)被配置成接收所述輸出電壓，并對于小于所述閾值電壓的輸入電壓將偏壓提供給所述MOS晶體管的所述柵極。
[0012]根據(jù)本實(shí)用新型的一方面，調(diào)節(jié)電路進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，所述輸入偏壓網(wǎng)絡(luò)被配置成將偏壓從所述輸入電壓供應(yīng)到所述MOS晶體管的所述柵極。
[0013]根據(jù)本實(shí)用新型的一方面，其中所述輸入偏壓網(wǎng)絡(luò)形成大于所述MOS晶體管的柵極-源極閾值電壓的柵極-源極電壓。
[0014]根據(jù)本實(shí)用新型的一方面，感測電路被配置成感測所述MOS晶體管的漏極-源極電壓并且對于大于第一值的漏極-源極電壓值，禁止所述MOS晶體管。
[0015]根據(jù)本實(shí)用新型的一方面，其中所述閾值檢測電路包括被耦接到所述MOS晶體管的所述柵極的調(diào)節(jié)器電路。
[0016]根據(jù)本實(shí)用新型的一方面，其中所述輸出偏壓網(wǎng)絡(luò)從開關(guān)電源接收電壓并形成用于所述MOS晶體管的柵極-源極電壓。
[0017]根據(jù)本實(shí)用新型的一方面，其中所述輸出偏壓網(wǎng)絡(luò)被配置成用于耦接到電容器，所述電容器被耦接以從所述開關(guān)電源接收所述電壓并將電壓施加到所述輸出偏壓網(wǎng)絡(luò)。
[0018]根據(jù)本實(shí)用新型的一方面，感測電路進(jìn)一步包括齊納二極管，所述齊納二極管具有被耦接以從所述開關(guān)電源接收所述電壓的陽極以及被耦接到所述輸出偏壓網(wǎng)絡(luò)的陰極，并且其中所述齊納二極管與所述電容器并聯(lián)耦接。
[0019]根據(jù)本實(shí)用新型的一方面，其中所述輸出偏壓網(wǎng)絡(luò)包括被耦接到所述MOS晶體管的所述柵極的電阻器。
[0020]根據(jù)本實(shí)用新型的一方面，提供了一種調(diào)節(jié)電路，其包含:M0S晶體管，串聯(lián)耦接在所述調(diào)節(jié)電路的輸入與輸出之間，其中所述MOS晶體管在所述MOS晶體管的漏極上從所述輸入接收輸入電壓并在所述MOS晶體管的源極上形成輸出電壓；閾值電路，被配置具有閾值電壓，所述閾值電路配置以使得對于大于所述閾值電壓的輸入電壓，使所述MOS晶體管在線性操作模式下操作；以及輸出偏壓網(wǎng)絡(luò)，被配置為將偏壓提供給所述MOS晶體管，從而對于小于所述閾值電壓的輸入電壓，使所述MOS晶體管能夠在飽和操作模式下操作。
[0021]根據(jù)本實(shí)用新型的一方面，其中所述輸出偏壓網(wǎng)絡(luò)被配置為將所述偏壓提供給所述MOS晶體管包括在所述輸出電壓大于所述閾值電壓的條件下，將所述偏壓提供給所述MOS晶體管。
[0022]根據(jù)本實(shí)用新型的一方面，其進(jìn)一步包括所述調(diào)節(jié)電路的所述輸出被配置為從PWM調(diào)節(jié)器的電感器接收回掃電壓。
[0023]根據(jù)本實(shí)用新型的一方面，調(diào)節(jié)電路進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，被耦接以在所述輸出電壓小于所述輸入電壓的條件下對于在零與所述閾值電壓之間的所述輸入電壓的值，將小于所述閾值電壓的電壓提供給所述MOS晶體管的柵極。
【專利附圖】

【附圖說明】
[0024]圖1示意地圖示根據(jù)本實(shí)用新型的實(shí)施方案的具有調(diào)節(jié)電路的通用實(shí)施的電源系統(tǒng)的實(shí)施方案的實(shí)例；
[0025]圖2示意地圖示根據(jù)本實(shí)用新型的另一實(shí)施方案的具有調(diào)節(jié)電路的電源系統(tǒng)的實(shí)施方案的實(shí)例，所述調(diào)節(jié)電路為可以用于圖1的調(diào)節(jié)電路的電路的一個(gè)示例性實(shí)施方案；
[0026]圖3示意地圖示根據(jù)本實(shí)用新型的另一實(shí)施方案的具有另一調(diào)節(jié)電路的電源系統(tǒng)的實(shí)施方案的實(shí)例，所述另一調(diào)節(jié)電路為可以用于圖1的調(diào)節(jié)電路的電路的一個(gè)示例性實(shí)施方案；
[0027]圖4示意地圖示根據(jù)本實(shí)用新型的另一實(shí)施方案的具有另一調(diào)節(jié)電路的電源系統(tǒng)的實(shí)施方案的實(shí)例，所述另一調(diào)節(jié)電路為可以用于圖1的調(diào)節(jié)電路的電路的一個(gè)示例性實(shí)施方案；以及
[0028]圖5圖示根據(jù)本實(shí)用新型的另一實(shí)施方案的包括圖2或圖3的調(diào)節(jié)電路的半導(dǎo)體設(shè)備的放大平面圖。
[0029]為了圖解的簡單和清晰起見，圖中的元件未必按比例繪制，并且除非另有說明，否則不同圖中的相同參考符號指示相同的元件。另外，為了描述的簡單起見而省略眾所周知的步驟和元件的描述和細(xì)節(jié)。本文所用的載流電極意謂通過設(shè)備(例如，MOS晶體管的源極或漏極，或雙極晶體管的發(fā)射極或集電極，或二極管的陰極或節(jié)點(diǎn))載運(yùn)電流的設(shè)備的元件，并且控制電極意謂通過設(shè)備(例如，MOS晶體管的柵極或雙極晶體管的基極)控制電流的設(shè)備的元件。盡管在本文中將設(shè)備解釋為某些N通道或P通道設(shè)備，或某些N型或P型摻雜區(qū)域，但是本領(lǐng)域普通技術(shù)人員將了解根據(jù)本實(shí)用新型，互補(bǔ)設(shè)備也是可能的。本領(lǐng)域技術(shù)人員將了解，在本文使用的期間、同時(shí)和時(shí)候與電路操作有關(guān)的詞并非是意謂在啟動動作后立即發(fā)生動作的精確的術(shù)語，而是意謂可能在初始動作啟動的反應(yīng)之間會有某一小的
但合理的延遲(例如，各種傳播延遲)。另外，術(shù)語“和......同時(shí)”意謂至少在啟動動作
的持續(xù)時(shí)間的某一部分內(nèi)發(fā)生某一動作。詞“近似地”或“大致上”的使用意謂具有預(yù)期接近規(guī)定的值或位置的參數(shù)的元素值。然而，如本領(lǐng)域中眾所周知，總是存在防止值或位置被精確敘述的小方差。在本領(lǐng)域中已經(jīng)確證，根據(jù)精確描述的理想的目標(biāo)，高達(dá)至少百分之十(10% )(以及對于半導(dǎo)體摻雜濃度而言高達(dá)百分之二十(20% ))的方差是合理方差。當(dāng)參照信號狀態(tài)使用時(shí)，術(shù)語“確定”意謂信號的活動狀態(tài)，并且術(shù)語“否定”意謂信號的非活動狀態(tài)。信號的實(shí)際電壓值或邏輯狀態(tài)(例如，“I”或“O”)取決于使用正邏輯還是負(fù)邏輯。因此，取決于使用正邏輯還是負(fù)邏輯，確定可以是高電壓或高邏輯或者低電壓或低邏輯，并且取決于使用正邏輯還是負(fù)邏輯，否定可以是低電壓或低狀態(tài)或者高電壓或高邏輯。在本文中使用正邏輯公約，但是本領(lǐng)域技術(shù)人員應(yīng)理解也可以使用負(fù)邏輯公約。在權(quán)利要求書和/或【具體實(shí)施方式】中在元件名稱的一部分中使用的術(shù)語“第一”、“第二”、“第三”等用于區(qū)分類似的元件，并且未必用于以排序或任何其他方式描述時(shí)間、空間上的順序。應(yīng)理解，這樣使用的術(shù)語在適當(dāng)?shù)那闆r下可交換，并且本文所述的實(shí)施方案能夠以不同于本文描述或說明的順序操作。所述的附圖僅為說明性的并且并非限制性的。在附圖中，為了說明性目的，一些元件的大小可能被夸大并且未按比例繪制。除非另有說明，否則尺寸和相對尺寸不對應(yīng)于實(shí)用新型實(shí)踐的實(shí)際減少。為了附圖的清晰起見，將設(shè)備結(jié)構(gòu)的摻雜區(qū)域圖示為具有大體直線邊緣和精確的角的拐角。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，由于摻雜劑的擴(kuò)散和激活，故摻雜區(qū)域的邊緣一般可能不是直線并且拐角可能不是精確的角。【具體實(shí)施方式】
[0030]圖1示意地圖示電源系統(tǒng)100的實(shí)施方案的實(shí)例，電源系統(tǒng)100接收輸入端子12與公共回路端子13之間的輸入電壓并將調(diào)節(jié)的直流電壓供應(yīng)給負(fù)載109。端子12與端子13之間的輸入電壓通常是直流電壓，例如，作為交流電壓的全波或半波整流版本產(chǎn)生的直流電壓。調(diào)節(jié)電路106接收輸入電壓并提供調(diào)節(jié)的電壓作為節(jié)點(diǎn)45上的電路106所形成的輸出電壓。以通用的方式用虛線識別調(diào)節(jié)電路106的通用方框圖。開關(guān)電源控制器108從節(jié)點(diǎn)45接收調(diào)節(jié)的電壓并形成用于負(fù)載109的調(diào)節(jié)的直流電壓。回掃箝位電路111通常連接在節(jié)點(diǎn)45與電路108的電感器之間以幫助釋放存儲在電感器中的能量。
[0031]電路106 —般包括MOS晶體管41、輸入偏壓電路102、輸出偏壓電路104和閾值檢測電路或閾值電路101。如下文進(jìn)一步可見，電路106包括串聯(lián)傳遞調(diào)節(jié)器，其具有晶體管41，晶體管41具有柵極、被耦接以(例如，從端子12)接收輸入電壓的漏極，以及被耦接以形成輸出電壓的源極；閾值檢測電路，其被耦接到MOS晶體管的柵極；以及輸出偏壓網(wǎng)絡(luò)(例如，電路104)，其被耦接到MOS晶體管的源極且被配置成對于小于電路106的閾值電壓的輸入電壓，將偏壓提供給MOS晶體管的柵極。對于小于輸入電壓的輸出電壓的值，電路102可以在晶體管41的柵極上形成電壓。
[0032]圖2示意地圖示開關(guān)電源系統(tǒng)10的實(shí)施方案的實(shí)例，開關(guān)電源系統(tǒng)10為可以用于在圖1的描述中解釋的電源系統(tǒng)100的電路的一個(gè)示例性實(shí)施方案。系統(tǒng)10包括電源控制器22，電源控制器22包括開關(guān)電源控制器16，開關(guān)電源控制器16用于可切換地啟用和停用電源開關(guān)17。控制器16可以是任何類型的眾所周知的開關(guān)電源控制器，例如，脈寬調(diào)制、頻率調(diào)制或其他類型的開關(guān)電源控制器，并且開關(guān)17可以是任何類型的眾所周知的電源開關(guān)，例如，電源MOS晶體管或雙極晶體管。開關(guān)17通常連接在端子13與(例如，在節(jié)點(diǎn)21處的)變壓器18的初級電感器19的一端之間。變壓器18通常具有次級電感器20，其連接到整流器和濾波器以將直流電壓提供給負(fù)載109。回掃箝位電路38通?？缃釉陔姼衅?9兩端以便幫助釋放存儲在電感器19中的能量。電路38為可以用于在圖1的描述中解釋的電路111的電路的一個(gè)示例性實(shí)施方案。
[0033]系統(tǒng)10也包括調(diào)節(jié)電路23，其為可以用于在圖1的描述中解釋的電路106的電路的一個(gè)示例性實(shí)施方案。電路23被配置成類似于電路106的功能。電路23包括類似于圖1的電路102的功能的電阻器24、類似于圖1的電路101的功能的齊納二極管28，以及類似于圖1的電路104的功能的輸出偏壓電路33。如下文進(jìn)一步可見，二極管28的齊納電壓減去晶體管41的Vgs閾值電壓的幅值會形成電路22和電路23的閾值電壓。電路23也可以包括可選的齊納二極管29以保護(hù)晶體管41不受可能在晶體管41的柵極與源極之間施加的過電壓的影響。輸出偏壓電路33通常包括用于將來自電路38的能量耦接到晶體管41的柵極的電路。在一個(gè)實(shí)施方案中,輸出偏壓電路33為電阻器26。在一個(gè)實(shí)施方案中，電路38包括電容器36、齊納二極管35和二極管39。
[0034]在操作中，假定已在端子12與端子13之間施加輸入電壓達(dá)某一時(shí)段，并且控制器16正切換使得將變壓器18的次級端上的電容器被充電到期望值且也給電容器36和電容器37充電。當(dāng)控制器16啟用開關(guān)17時(shí)，電流流過晶體管41、電感器19和開關(guān)17，由此將能量存儲在變壓器18中。當(dāng)控制器16停用開關(guān)17時(shí)，由于存儲在電感器19中的能量引起的回掃特性，節(jié)點(diǎn)21上的電壓增加到大于節(jié)點(diǎn)45上的電壓的值?；貟唠妷菏闺娙萜?6保持被充電到大于節(jié)點(diǎn)45上的電壓的值，使得節(jié)點(diǎn)34具有比節(jié)點(diǎn)45上的電壓更正的(例如，相對于端子13更正的)電壓。箝位電路38通常被設(shè)計(jì)成將節(jié)點(diǎn)21上的電壓限于不會損壞開關(guān)17的值。在一個(gè)示例性實(shí)施方案中，電路38被配置成允許節(jié)點(diǎn)34充電到比節(jié)點(diǎn)45上的電壓大不超過約一百五十伏特(150V)的值。
[0035]晶體管41的操作模式取決于端子12與端子13之間的輸入電壓相對于電路23的閾值電壓的瞬時(shí)值。電路23的閾值電壓為近似等于二極管28的齊納電壓減去晶體管41的Vgs閾值電壓的幅值的輸入電壓值。只要端子12與端子13之間的輸入電壓小于電路23的閾值，二極管28就不傳導(dǎo)且不影響晶體管41的柵電壓。在這些條件下，存儲在電容器36中的能量通過電阻器26提供電壓，從而形成使晶體管41維持在飽和操作模式下操作的用于晶體管41的Vgs。本文所用的飽和操作模式意指晶體管41的操作模式使得晶體管41的漏極-源極電壓(Vds)近似等于導(dǎo)通電阻(Rdson)乘以流過晶體管41的電流，并且線性操作模式意指晶體管41的操作模式使得晶體管41的Vds大于晶體管41的導(dǎo)通電阻乘以流過晶體管41的電流。本領(lǐng)域技術(shù)人員將了解，在線性操作模式下，Vds通常比晶體管41的導(dǎo)通電阻乘以流過晶體管41的電流大至少二伏特(2V)或更多。在飽和操作模式下，晶體管41的Vds非常低并且比晶體管41在線性操作模式下操作時(shí)的Vds低得多。因此，在飽和操作模式下，相對于端子13的節(jié)點(diǎn)45上的電壓近似等于輸入電壓。另外，因?yàn)閂ds非常低，所以流過晶體管41的電流產(chǎn)生非常低的功耗，比晶體管41在線性操作模式下操作時(shí)的功耗低得多。因此，晶體管41中的功耗非常低并且跨晶體管41降低的電壓也非常低。這提供了盡可能大的輸出電壓并且具有非常低的功耗，從而提高了使用電路23的系統(tǒng)的效率。另外，電路23的成本非常低，這與使用高電壓濾波電容器的實(shí)施相比降低了系統(tǒng)10的成本。
[0036]如果在端子12與端子13之間的輸入電壓增加到不小于電路23的閾值電壓的值，那么二極管28開始傳導(dǎo)并將柵電壓(相對于端子13)施加到晶體管41。二極管28將晶體管41的柵極維持在近似二極管28的齊納電壓，并且源極電壓變成二極管28的齊納電壓減去晶體管41的Vgs的幅值。由于來自輸入12的漏極電壓大于定義線性操作的最小Vds，故晶體管41在線性操作模式下操作且將節(jié)點(diǎn)45上的電壓值調(diào)節(jié)到大致上二極管28的齊納電壓。在線性操作模式下，晶體管41的Vds大于在飽和操作模式下的Vds，并且晶體管41具有較高的功耗。
[0037]控制器16對開關(guān)17的切換使電容器36保持被充電，使得在輸入電壓要減小到小于電路23的閾值電壓時(shí)，電路33可用于供應(yīng)晶體管41的Vgs。
[0038]在啟動期間，當(dāng)首先在端子12與端子13之間施加電壓時(shí)，電容器14被放電。由于電容器14形成控制器16的操作電壓，故控制器16具有被施加的不足的操作電壓并且控制器16不切換，使得變壓器18的次級端上的電容器與電容器36 —起被放電。當(dāng)在端子12與端子13之間施加電壓時(shí)，晶體管41的漏極具有比源極高的電壓，并且電阻器24將電壓施加到柵極，從而形成偏壓晶體管41的Vgs以在線性操作模式下操作。啟用晶體管41會使晶體管41傳導(dǎo)電流并將電壓施加到電容器14，從而最后給電容器14充電。當(dāng)電容器14充分地充電時(shí)，控制器16開始操作并可切換地操作開關(guān)17。在這個(gè)啟動操作期間，開關(guān)17的切換給電容器36充電。因此，晶體管41的源極電壓增加直到變成不大于電路23的閾值電壓為止。一旦源極電壓達(dá)到電路22的閾值電壓，就使用輸入電壓相對于電路22和因此電路23的閾值電壓的值確定晶體管41的操作模式，如上文所解釋。
[0039]為了促進(jìn)電路22的在上文中描述的功能性，電阻器24具有連接到輸入12的第一端子和連接到節(jié)點(diǎn)30的第二端子。晶體管41具有連接到端子12的漏極、連接到節(jié)點(diǎn)30的柵極和連接到輸出45的源極。二極管29具有連接到輸出45的陽極和連接到節(jié)點(diǎn)30的陰極。電阻器26具有連接到節(jié)點(diǎn)30的第一端子和連接到節(jié)點(diǎn)34的第二端子。二極管28具有連接到節(jié)點(diǎn)30的陰極和連接到端子13的陽極。二極管35具有連接到輸出45的陽極和連接到節(jié)點(diǎn)34的陰極。電容器36具有連接到輸出45的第一端子和連接到節(jié)點(diǎn)34的第二端子，節(jié)點(diǎn)34也連接到二極管39的陰極。二極管39的陽極連接到節(jié)點(diǎn)21和開關(guān)17的一個(gè)端子。開關(guān)17的第二端子連接到端子13，并且開關(guān)17的控制輸入連接到控制器16的開關(guān)驅(qū)動輸出。變壓器18的電感器19具有連接到節(jié)點(diǎn)21的第一端子和連接到輸出45的
A-Ap ~.丄山—7*
弟一觸子。
[0040]圖3示意地圖示開關(guān)電源系統(tǒng)60的實(shí)施方案的實(shí)例，開關(guān)電源系統(tǒng)60為圖2的替代實(shí)施方案系統(tǒng)10。系統(tǒng)60包括電源控制器62，其為在圖2的描述中解釋的控制器22的替代實(shí)施方案?？刂破?2也包括調(diào)節(jié)電路63，其為在圖2的描述中解釋的電路23的替代實(shí)施方案且可以用于在圖1的描述中解釋的電路106。電路63包括閾值檢測電路，其包括適合用作圖1的電路101的多個(gè)齊納二極管，例如，二極管68和二極管69。電路63也包括可選的功率降低電路70，其幫助降低電路62的功耗。電路70也可以用作圖2的電路22的一部分。電路70包括晶體管71、感測電路和響應(yīng)時(shí)間電容器74。當(dāng)輸入電壓小于電路62的閾值電壓時(shí)，晶體管41在飽和操作模式下操作并且晶體管41的Vds是低的。由電阻器66和電阻器76形成的電阻分壓器充當(dāng)感測晶體管41的Vds的感測電路，并形成代表晶體管41的Vds的晶體管71的基極-發(fā)射極電壓(Vbe)。選擇電阻器66和電阻器76的值使得對于這種操作模式，晶體管71的Vbe太低以致于不能啟用晶體管71，因此，晶體管71被關(guān)斷。在其他實(shí)施方案中，感測電路可以使用其他眾所周知的感測元件作為電阻分壓器的替代或補(bǔ)充。如果輸入電壓增加到不小于電路62的閾值電壓的值，那么晶體管41在線性操作模式下操作并且晶體管41的Vds增加。增加的Vds增大晶體管71的Vbe，并且如果Vds變得足夠大，那么其可以啟用晶體管71。啟用晶體管71會使晶體管41的柵極和源極短路，從而關(guān)斷晶體管41。停用晶體管41會進(jìn)一步降低電路62的功耗并提聞系統(tǒng)60的效率。通常選擇電阻器66和電阻器76的值使得不啟用晶體管71，直到晶體管41的Vds增加到遠(yuǎn)大于用于在線性操作模式下操作的Vds的值為止。例如，可不啟用晶體管71，直到晶體管41的Vds比用于在線性操作模式下操作的Vds大十伏特(IOV)或更多為止。如可以看到的，感測電路被配置成感測晶體管41的Vds和對于大于第一值的Vds值而禁止MOS晶體管。因此，電路62可以具有三種操作模式，S卩，在輸入電壓小于閾值電壓時(shí)晶體管41的飽和操作模式、在輸入電壓比閾值電壓大第一數(shù)量時(shí)的線性操作模式以及在輸入電壓比閾值電壓大大于第一數(shù)量的第二數(shù)量時(shí)的阻止操作模式(其中晶體管71被啟用)。當(dāng)輸入電壓降低到小于用于在阻止操作模式下操作的值時(shí)，晶體管71的Vbe通過電阻器66和電阻器76降低，并且晶體管71再次變成停用的。在停用晶體管71后，晶體管41可以在飽和操作模式或線性操作模式下操作，如在上文所述。本領(lǐng)域技術(shù)人員將了解，在一些情況下，可能僅將晶體管41停用一個(gè)周期的僅一部分，因?yàn)檩斎腚妷嚎赡茏銐虼笠孕纬筛叩腣ds，從而啟用晶體管71達(dá)一個(gè)周期的一部分。
[0041]為了提供電路62的這個(gè)功能性，電阻器66的第一端子連接到晶體管41的漏極并且電阻器66的第二端子連接到晶體管71的基極。電阻器76的第一端子連接到晶體管71的基極并且電阻器76的第二端子通常連接到晶體管41的漏極、晶體管71的發(fā)射極和電容器74的第一端子。電容器74的第二端子連接到晶體管71的基極。晶體管71的集電極連接到晶體管41的柵極和閾值檢測電路的輸出端子。二極管68的陰極連接到閾值檢測電路的輸出，并且二極管68的陽極連接到二極管69的陰極，二極管69具有連接到端子13的陽極。
[0042]圖4示意地圖示開關(guān)電源系統(tǒng)80的實(shí)施方案的實(shí)例，開關(guān)電源系統(tǒng)80為圖2的替代實(shí)施方案系統(tǒng)10。系統(tǒng)80包括電源控制器82，其為在圖2的描述中解釋的控制器22的替代實(shí)施方案?？刂破?2包括調(diào)節(jié)電路83，其為在圖2的描述中解釋的電路23的替代實(shí)施方案且可以用于在圖1的描述中解釋的電路106。電路83包括閾值檢測電路，其適合用作圖1的電路101。閾值檢測電路包括晶體管91、電阻器86-88和齊納二極管89。當(dāng)輸入電壓增加到使二極管89導(dǎo)電的值時(shí)，晶體管91可以變成啟用的且將晶體管41的柵極保持在節(jié)點(diǎn)85處的電阻分壓器形成的值。本領(lǐng)域技術(shù)人員將了解，替代閾值檢測電路可以用于圖1的控制器22或圖3的控制器62的閾值檢測電路。
[0043]為了促進(jìn)電路82的這個(gè)功能性，晶體管91的集電極連接到節(jié)點(diǎn)30、發(fā)射極連接到端子13，并且基極通常連接到二極管89的陽極和電阻器88的第一端子。二極管89的陰極連接到電阻器87的第一端子和電阻器86的第一端子。電阻器87的第二端子連接到端子13和電阻器88的第二端子。電阻器86的第二端子連接到端子12。
[0044]圖5圖示形成在半導(dǎo)體晶片96上的半導(dǎo)體設(shè)備或集成電路95的實(shí)施方案的一部分的放大平面圖。電路33可以形成在晶片96上。晶片96也可以包括為了附圖的簡單起見在圖3中未圖示的其他電路，例如，電路23和/或電路16。使用本領(lǐng)域技術(shù)人員眾所周知的半導(dǎo)體制造技術(shù)將電路33和設(shè)備或集成電路95形成在晶片96上。
[0045]根據(jù)所有上述內(nèi)容，本領(lǐng)域技術(shù)人員可以確定:根據(jù)一個(gè)實(shí)施方案，一種形成串聯(lián)傳遞調(diào)節(jié)器的方法包含:配置串聯(lián)傳遞調(diào)節(jié)器的輸入(例如，輸入12)以接收輸入電壓；配置串聯(lián)傳遞調(diào)節(jié)器以在串聯(lián)傳遞調(diào)節(jié)器的輸出(例如，節(jié)點(diǎn)45)上形成輸出電壓；在輸入與輸出之間串聯(lián)耦接串聯(lián)傳遞調(diào)節(jié)器的MOS晶體管(例如，晶體管41)，其中MOS晶體管在MOS晶體管的漏極上從輸入接收輸入電壓并將電流從MOS晶體管的源極傳導(dǎo)到輸出；以及配置輸出偏壓網(wǎng)絡(luò)以在輸入電壓小于串聯(lián)傳遞調(diào)節(jié)器的閾值電壓的條件下，形成大于MOS晶體管的柵極-源極飽和電壓的柵極-源極電壓。
[0046]該方法可以進(jìn)一步包括配置輸入偏壓網(wǎng)絡(luò)以形成大于MOS晶體管的柵極-源極閾值電壓的柵極-源極電壓。在一個(gè)實(shí)例中，輸入偏壓網(wǎng)絡(luò)可以是電阻器。
[0047]此外，在一個(gè)實(shí)施方案中，MOS晶體管可以被配置成用于耦接在輸入與PWM調(diào)節(jié)器的電感器之間。
[0048]該方法的另一實(shí)施方案可以包括在MOS晶體管的柵極與串聯(lián)傳遞調(diào)節(jié)器的電壓返回之間耦接調(diào)節(jié)器元件。
[0049]該方法可以進(jìn)一步包括配置輸出以從PWM調(diào)節(jié)器接收電壓，或替代地也可以包括配置MOS晶體管以耦接在輸入與PWM調(diào)節(jié)器的電感器之間。[0050]該方法的另一實(shí)施方案可以包括在串聯(lián)傳遞調(diào)節(jié)器的輸出與輸出偏壓網(wǎng)絡(luò)之間耦接齊納二極管、與齊納二極管并聯(lián)耦接電容器，以及將來自電容器的能量耦接到MOS晶體管的柵極。
[0051]在另一實(shí)施方案中，一種用于電源的調(diào)節(jié)電路可以包括MOS晶體管(例如，晶體管41)，其具有柵極、被耦接以(例如，從輸入12)接收輸入電壓的漏極，以及被耦接以形成輸出電壓的源極；閾值檢測電路或閾值電路(例如，電路101)，其被耦接到MOS晶體管的柵極；以及輸出偏壓網(wǎng)絡(luò)(例如，電路104)，其被耦接到MOS晶體管的柵極并被配置成對于小于電路106的閾值電壓的輸入電壓，將偏壓提供給MOS晶體管的柵極。
[0052]另外，調(diào)節(jié)電路可以包括輸入偏壓電路(例如，電路102)，其被耦接以接收輸入電壓并形成MOS晶體管的柵電壓?；蛘撸斎肫珘壕W(wǎng)絡(luò)也可以形成大于MOS晶體管的柵極-源極閾值電壓的柵極-源極電壓。
[0053]感測電路也可以被配置成感測MOS晶體管的Vds并對于大于第一值的Vds值而禁止MOS晶體管。
[0054]在另一實(shí)施方案中，輸出偏壓網(wǎng)絡(luò)可以被配置成從開關(guān)電源接收電壓并形成MOS晶體管的柵極-源極電壓。
[0055]輸出偏壓網(wǎng)絡(luò)也可以被配置成用于耦接到電容器，電容器被耦接以從開關(guān)電源接收電壓并將電壓施加到輸出偏壓網(wǎng)絡(luò)。
[0056]在另一實(shí)施方案中，輸出偏壓網(wǎng)絡(luò)可以包括被耦接到MOS晶體管的柵極的電阻器。
[0057]閾值檢測電路可以包括調(diào)節(jié)器元件，例如，電路101。
[0058]根據(jù)另一實(shí)施方案，一種形成調(diào)節(jié)電路的方法包含:在調(diào)節(jié)電路的輸入與輸出之間串聯(lián)耦接MOS晶體管，其中MOS晶體管在MOS晶體管的漏極上從輸入接收輸入電壓并在MOS晶體管的源極上形成輸出電壓；配置具有閾值電壓的閾值電路(例如，電路101)并配置閾值電路以對于大于閾值電壓的輸入電壓，使MOS晶體管在線性操作模式下操作；以及配置輸出偏壓網(wǎng)絡(luò)(例如，電路104)以對于小于閾值電壓的輸入電壓將偏壓提供給MOS晶體管，從而使MOS晶體管能夠在飽和操作模式下操作。
[0059]該方法也可以包括配置調(diào)節(jié)電路的輸出以從PWM調(diào)節(jié)器接收電壓。
[0060]在另一實(shí)施方案中，該方法可以包括配置輸出偏壓網(wǎng)絡(luò)以在輸出電壓大于閾值電壓的條件下將偏壓提供給MOS晶體管。
[0061]該方法的另一實(shí)施方案也可以包括I禹接輸入偏壓網(wǎng)絡(luò)以在輸出電壓小于輸入電壓的條件下對于在零與閾值電壓之間的輸入電壓值將小于閾值電壓的電壓提供給MOS晶體管的柵極。
[0062]鑒于所有上述內(nèi)容，顯然，公開了一種新穎的設(shè)備和方法。除了其他特征，其中包括形成調(diào)節(jié)電路以對于小于調(diào)節(jié)電路的閾值電壓的輸入電壓值具有低電壓降和低功耗。低功耗促進(jìn)形成具有較少元件和較低成本的元件的電源，由此降低成本，并且也促進(jìn)了具有較低功耗的電源，由此提高使用調(diào)節(jié)電路的系統(tǒng)的效率。
[0063]盡管使用具體的優(yōu)選實(shí)施方案和示例性實(shí)施方案描述這些描述的主題，但是前述附圖和其描述僅描繪主題的典型和示例性實(shí)施方案，因此不被認(rèn)為是其范圍的限制，顯然，本領(lǐng)域技術(shù)人員將易了解許多替代和變化。如本領(lǐng)域技術(shù)人員將了解，在回掃配置中說明示例性形式的系統(tǒng)10和控制器16，但是可以使用其他眾所周知的配置(包括降壓配置)。然而，本領(lǐng)域技術(shù)人員將了解，使用輸出偏壓電路以形成傳輸晶體管(例如，晶體管41)的Vgs，從而對于小于足以啟用耦接到晶體管的柵極的調(diào)節(jié)器電路的電壓的輸入電壓在飽和操作模式下操作的方法可以適用于利用傳輸晶體管的其他類型的電路，包括使用雙極晶體管而不是MOS晶體管。本領(lǐng)域技術(shù)人員也將了解，在降壓配置中，輔助繞組可以用于形成電路38所形成的電壓。盡管將單個(gè)二極管28圖示為耦接到晶體管41的柵極，但是本領(lǐng)域技術(shù)人員將了解可以在串聯(lián)配置中連接多個(gè)齊納二極管，其中多個(gè)齊納二極管中的一個(gè)連接到晶體管41的柵極。另外，可以使用另一類型的調(diào)節(jié)器元件，而不是二極管28。只要電路被配置成將偏壓提供給晶體管41的柵極并且操作晶體管41為對于小于電路106的閾值電壓的輸入電壓的飽和操作模式，就可以用除圖2中所示的實(shí)施方案之外的各種其他實(shí)施方案配置電路23。另外，為了描述的清晰起見通篇使用詞“連接”，然而，旨在解釋為包括直接連接或間接連接。
[0064]如上面的權(quán)利要求書反映，實(shí)用新型方面可以在于少于單個(gè)上述公開的實(shí)施方案的所有特征。因此，上面表達(dá)的權(quán)利要求書明確并入此【具體實(shí)施方式】中，其中每個(gè)權(quán)利要求獨(dú)立地作為實(shí)用新型的單獨(dú)實(shí)施方案。此外，盡管本文所述的一些實(shí)施方案包括一些特征但不是包括在其他實(shí)施方案中的其他特征，但是如本領(lǐng)域技術(shù)人員將理解，不同的實(shí)施方案的特征的組合意欲在本實(shí)用新型的范圍內(nèi)且形成不同的實(shí)施方案。
【權(quán)利要求】
1.一種串聯(lián)傳遞調(diào)節(jié)器，其包含: 所述串聯(lián)傳遞調(diào)節(jié)器的輸入被配置為接收輸入電壓； 所述串聯(lián)傳遞調(diào)節(jié)器被配置為在所述串聯(lián)傳遞調(diào)節(jié)器的輸出上形成輸出電壓； 所述串聯(lián)傳遞調(diào)節(jié)器的MOS晶體管串聯(lián)耦接在所述輸入與所述輸出之間，其中所述MOS晶體管在所述MOS晶體管的漏極上從所述輸入接收所述輸入電壓并將電流從所述MOS晶體管的源極傳導(dǎo)到所述輸出；以及 輸出偏壓網(wǎng)絡(luò)，被配置為在所述輸入電壓小于所述串聯(lián)傳遞調(diào)節(jié)器的閾值電壓的條件下，形成大于所述MOS晶體管的柵極-源極飽和電壓的柵極-源極電壓。
2.如權(quán)利要求1所述的串聯(lián)傳遞調(diào)節(jié)器，其進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，被配置為形成大于所述MOS晶體管的柵極-源極閾值電壓的所述柵極-源極電壓。
3.如權(quán)利要求2所述的串聯(lián)傳遞調(diào)節(jié)器，其中所述輸入偏壓網(wǎng)絡(luò)包括在所述MOS晶體管的柵極與所述輸入之間耦接電阻器。
4.如權(quán)利要求1所述的串聯(lián)傳遞調(diào)節(jié)器，其進(jìn)一步包括調(diào)節(jié)器元件，耦接在所述MOS晶體管的柵極與所述串聯(lián)傳遞調(diào)節(jié)器的電壓返回之間。
5.如權(quán)利要求1所述的串聯(lián)傳遞調(diào)節(jié)器，所述輸出被配置為從PWM調(diào)節(jié)器接收電壓。
6.如權(quán)利要求5所述的串聯(lián)傳遞調(diào)節(jié)器，其中在所述輸入與所述輸出之間串聯(lián)耦接的所述串聯(lián)傳遞調(diào)節(jié)器的所述MOS晶體管包括被配置為耦接在所述輸入與所述PWM調(diào)節(jié)器的電感器之間的所述MOS晶體管。
7.如權(quán)利要求1所述的串聯(lián)傳遞調(diào)節(jié)器，其中所述輸出偏壓網(wǎng)絡(luò)包括耦接在所述串聯(lián)傳遞調(diào)節(jié)器的所述輸出與所述輸出偏壓網(wǎng)絡(luò)之間的齊納二極管、與所述齊納二極管并聯(lián)耦接的電容器，以及將來自所述電容器的能量耦接到所述MOS晶體管的柵極。
8.一種用于電源控制器的調(diào)節(jié)電路，其包含: MOS晶體管，其具有柵極、被耦接以接收輸入電壓的漏極，以及被耦接以形成輸出電壓的源極； 閾值檢測電路，其被耦接到所述MOS晶體管的所述柵極，所述閾值檢測電路具有閾值電壓；以及 輸出偏壓網(wǎng)絡(luò)，其被耦接到所述MOS晶體管的所述柵極，所述輸出偏壓網(wǎng)絡(luò)被配置成接收所述輸出電壓，并對于小于所述閾值電壓的輸入電壓將偏壓提供給所述MOS晶體管的所述柵極。
9.如權(quán)利要求8所述的調(diào)節(jié)電路，其進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，所述輸入偏壓網(wǎng)絡(luò)被配置成將偏壓從所述輸入電壓供應(yīng)到所述MOS晶體管的所述柵極。
10.如權(quán)利要求9所述的調(diào)節(jié)電路，其中所述輸入偏壓網(wǎng)絡(luò)形成大于所述MOS晶體管的柵極-源極閾值電壓的柵極-源極電壓。
11.如權(quán)利要求9所述的調(diào)節(jié)電路，感測電路被配置成感測所述MOS晶體管的漏極-源極電壓并且對于大于第一值的漏極-源極電壓值，禁止所述MOS晶體管。
12.如權(quán)利要求8所述的調(diào)節(jié)電路，其中所述閾值檢測電路包括被耦接到所述MOS晶體管的所述柵極的調(diào)節(jié)器電路。
13.如權(quán)利要求8所述的調(diào)節(jié)電路，其中所述輸出偏壓網(wǎng)絡(luò)從開關(guān)電源接收電壓并形成用于所述MOS晶體管的柵極-源極電壓。
14.如權(quán)利要求13所述的調(diào)節(jié)電路，其中所述輸出偏壓網(wǎng)絡(luò)被配置成用于耦接到電容器，所述電容器被耦接以從所述開關(guān)電源接收所述電壓并將電壓施加到所述輸出偏壓網(wǎng)絡(luò)。
15.如權(quán)利要求14所述的調(diào)節(jié)電路，其進(jìn)一步包括齊納二極管，所述齊納二極管具有被耦接以從所述開關(guān)電源接收所述電壓的陽極以及被耦接到所述輸出偏壓網(wǎng)絡(luò)的陰極，并且其中所述齊納二極管與所述電容器并聯(lián)耦接。
16.如權(quán)利要求8所述的調(diào)節(jié)電路，其中所述輸出偏壓網(wǎng)絡(luò)包括被耦接到所述MOS晶體管的所述柵極的電阻器。
17.—種調(diào)節(jié)電路，其包含: MOS晶體管，串聯(lián)耦接在所述調(diào)節(jié)電路的輸入與輸出之間，其中所述MOS晶體管在所述MOS晶體管的漏極上從所述輸入接收輸入電壓并在所述MOS晶體管的源極上形成輸出電壓； 閾值電路，被配置具有閾值電壓，所述閾值電路配置以使得對于大于所述閾值電壓的輸入電壓，使所述MOS晶體管在線性操作模式下操作；以及 輸出偏壓網(wǎng)絡(luò)，被配置為將偏壓提供給所述MOS晶體管，從而對于小于所述閾值電壓的輸入電壓，使所述MOS晶體管能夠在飽和操作模式下操作。
18.如權(quán)利要求17所述的調(diào)節(jié)電路，其中所述輸出偏壓網(wǎng)絡(luò)被配置為將所述偏壓提供給所述MOS晶體管包括在所述輸出電壓大于所述閾值電壓的條件下，將所述偏壓提供給所述MOS晶體管。
19.如權(quán)利要求17所述的調(diào)節(jié)電路，其進(jìn)一步包括所述調(diào)節(jié)電路的所述輸出被配置為從PWM調(diào)節(jié)器的電感器接收回掃電壓。
20.如權(quán)利要求17所述的調(diào)節(jié)電路，其進(jìn)一步包括輸入偏壓網(wǎng)絡(luò)，被耦接以在所述輸出電壓小于所述輸入電壓的條件下對于在零與所述閾值電壓之間的所述輸入電壓的值，將小于所述閾值電壓的電壓提供給所述MOS晶體管的柵極。
【文檔編號】G05F1/575GK203490577SQ201090001631
【公開日】2014年3月19日 申請日期:2010年12月14日 優(yōu)先權(quán)日:2010年12月14日
【發(fā)明者】C·巴索, J-P·洛弗爾 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司