專(zhuān)利名稱(chēng)：電流模式可編程基準(zhǔn)電路及其方法
技術(shù)領(lǐng)域：
本公開(kāi)一般涉及電流模式可編程基準(zhǔn)電路及其方法。
背景技術(shù)：
已經(jīng)開(kāi)發(fā)了可編程基準(zhǔn)電路并在多種電子器件中使用。此類(lèi)電路可以提供在很寬的操作條件范圍內(nèi)的相對(duì)穩(wěn)定的基準(zhǔn)電壓。已經(jīng)開(kāi)發(fā)了放大器電路及其它電路以提高此類(lèi)基準(zhǔn)電壓的準(zhǔn)確度。在硅能帶隙周?chē)_(kāi)發(fā)了用于實(shí)現(xiàn)電壓和電流基準(zhǔn)的最普遍方法。在此類(lèi)電路中， 從在不同電流密度下操作的兩個(gè)p-n結(jié)得出基準(zhǔn)電流或電壓，每個(gè)p-n結(jié)具有不同的正向偏置壓降。常規(guī)電路通常利用要求顯著的電壓余量以進(jìn)行可靠操作的電壓模式架構(gòu)。然而，關(guān)于深亞微米CMOS電路實(shí)施方式的最新技術(shù)進(jìn)展要求降低的工作電壓電平。因此，電壓余量已變得越來(lái)越受到限制，使得難以使用常規(guī)帶隙基準(zhǔn)電路。作為結(jié)果， 已經(jīng)基于電流模式方法開(kāi)發(fā)了新的基準(zhǔn)架構(gòu)。

發(fā)明內(nèi)容
根據(jù)本公開(kāi)的一個(gè)方面，提供一種電路，包括第一電流路徑，其包括具有可編程閾值電壓的第一浮柵晶體管；第二電流路徑，其包括具有可編程閾值電壓的第二浮柵晶體管以及電阻器；以及差動(dòng)放大器，其包括被耦合到所述第一電流路徑的第一輸入端、被耦合到所述第二電流路徑的第二輸入端、以及被配置為控制基準(zhǔn)電流路徑的輸出端。根據(jù)本公開(kāi)的另一個(gè)方面，提供一種電路，包括電流反射鏡，其包括多個(gè)晶體管， 所述多個(gè)晶體管包括用于提供基準(zhǔn)電流的輸出晶體管；放大器電路，其包括被配置為控制通過(guò)所述電流反射鏡的電流的輸出端，并包括第一輸入端和第二輸入端；電阻器，其包括被耦合到所述第二輸入端的第一端子，并包括第二端子；第一浮柵晶體管，其包括被耦合到所述第一輸入端的第一端子且可編程以限定第一閾值電壓；第二浮柵晶體管，其包括被耦合到所述電阻器的第二端子的第一端子且可編程以限定第二閾值電壓。根據(jù)本公開(kāi)的又一個(gè)方面，提供一種提供基準(zhǔn)電流的方法，該方法包括對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程；選擇性地對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程；以及在電阻器兩端施加與所述第一浮柵晶體管和所述第二浮柵晶體管的閾值電壓有關(guān)的電壓以產(chǎn)生基準(zhǔn)電流。


圖1是使用浮柵PMOS晶體管來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路的實(shí)施例的示意圖。圖2是使用浮柵NMOS晶體管來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路的第二實(shí)施例的示意圖。圖3是使用浮柵NMOS晶體管來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路的第三實(shí)施例的示意圖。圖4以部分方框圖和部分示意圖形式圖示包括電流模式可編程基準(zhǔn)電路和相關(guān)編程電路的實(shí)施例的電路的實(shí)施例。圖5以部分方框圖和部分示意圖形式圖示包括圖4中所示的電路并包括可編程浮柵基準(zhǔn)晶體管的電路的第二實(shí)施例。圖6以部分方框圖和部分示意圖形式圖示包括電流模式可編程基準(zhǔn)電路和相關(guān)編程電路的實(shí)施例的電路的第三實(shí)施例。圖7是產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路的第四實(shí)施例的示意圖。圖8示出用于使用電流模式可編程基準(zhǔn)電路來(lái)提供基準(zhǔn)電流的方法的流程圖。在以下說(shuō)明中，不同圖中的相同附圖標(biāo)記的使用指示類(lèi)似或相同的項(xiàng)目。
具體實(shí)施例方式下面公開(kāi)了基于可編程浮柵晶體管的電流模式基準(zhǔn)電路的實(shí)施例，其可以被配置為提供能夠以高精確度調(diào)整(調(diào)諧或修整)的輸出電流。在一些實(shí)施例中，電流模式基準(zhǔn)電路包括兩個(gè)浮柵晶體管。電流模式基準(zhǔn)電路還包括被配置為在基準(zhǔn)電阻器兩端提供浮柵晶體管的閾值電壓的差、產(chǎn)生恒定電流的差動(dòng)放大器。在輸出基準(zhǔn)電流和基準(zhǔn)電壓中反映的可編程閾值的差與在每個(gè)可編程晶體管的浮柵上出現(xiàn)的電荷的差成比例。修改浮柵上的此類(lèi)電荷的量的能力提供調(diào)整基準(zhǔn)電流和基準(zhǔn)電壓的方便機(jī)制。該基準(zhǔn)電路可以包括放大級(jí)和/或電流反射鏡以基于恒定電流產(chǎn)生基準(zhǔn)電壓。圖1是使用浮柵PMOS晶體管102和104來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路100的實(shí)施例的示意圖。電路100包括浮柵PMOS晶體管102和104，其為具有可調(diào)整 (可編程)閾值電壓的可編程浮柵晶體管。電路100還包括PMOS晶體管108、110和114、 以及電阻器112和116。另外，電路100包括差動(dòng)放大器106。PMOS晶體管108、110和114被布置成共源極、共柵極結(jié)構(gòu)。PMOS晶體管108包括被連接到第一電源端子的源電極、被連接到差動(dòng)放大器106的輸出端的柵電極、以及被連接到差動(dòng)放大器106的負(fù)輸入端的漏電極。PMOS晶體管110包括被連接到第一電源端子的源電極、被連接到PMOS晶體管108的柵電極和差動(dòng)放大器106的輸出端的柵電極、以及被連接到差動(dòng)放大器106的正輸入端和電阻器112的第一端子的漏電極。PMOS晶體管114包括被連接到第一電源端子的源電極、被連接到PMOS晶體管108和110的柵電極的柵電極、 以及被連接到電阻器116的第一端子的漏電極，電阻器116包括被連接到第二電源端子的第二端子。在所示的實(shí)施例中，第二電源端子是地線(xiàn)。在替換實(shí)施例中，第二電源端子可以是作為相對(duì)于第一電源端子上的電源電壓(Vdd)而言為負(fù)的另一電壓的電源端子。PMOS晶體管102包括被連接到PMOS晶體管108的漏極端子和差動(dòng)放大器106的負(fù)輸入端的源電極、被連接到第二電源端子的柵電極、以及被連接到第二電源端子的漏電極。PMOS晶體管104包括被連接到電阻器112的第二端子的源電極、被連接到PMOS晶體管 102的柵電極和第二電源端子的柵電極、以及被連接到第二電源端子的漏電極。在所示的實(shí)施例中，第一電源端子上的電壓(Vdd)是相對(duì)于第二電源端子而言正值更大的電源電壓。電路100被配置為在1.7V與5. 6V之間的范圍內(nèi)操作。在實(shí)施例中， 電壓(Vdd)標(biāo)稱(chēng)地是2. OV工作電壓。當(dāng)編程閾值電壓非常低時(shí)，電路100可以在較低的電壓下工作，低到1. 2V至1. 5V。當(dāng)向第一電源端子施加功率時(shí)，PMOS晶體管108和110的柵電極具有相對(duì)于第一電源端子上的電壓而言充分地為負(fù)以使PMOS晶體管108和110導(dǎo)通的電壓電位，允許電流 (I1和I2)流過(guò)相應(yīng)的源極漏極電流路徑。如果晶體管108和110具有近似相等的尺寸，則第一電流(I1)近似等于第二電流(I2)。第二電流(I2)被供應(yīng)于電阻器112上而在節(jié)點(diǎn)B 處產(chǎn)生電壓。差動(dòng)放大器106將節(jié)點(diǎn)B處的電壓與節(jié)點(diǎn)A處的電壓相比較并產(chǎn)生被施加于晶體管108、110、和114的柵電極的控制信號(hào)。浮柵晶體管102和104被二極管式連接。隨著晶體管102的源電極上的電壓增加至超過(guò)編程閾值電壓的電平，晶體管102傳導(dǎo)電流通過(guò)其源極漏極電流路徑。類(lèi)似地，隨著晶體管104的源電極處的電壓增加至超過(guò)其編程閾值電壓的電平，晶體管104傳導(dǎo)電流通過(guò)其源極漏極電流路徑。在流過(guò)電阻器112的電流設(shè)定差動(dòng)放大器106的正輸入端處的電壓時(shí)確定第二電流(I2)，并且第一電流(I1)基于晶體管102的源極漏極電壓來(lái)設(shè)定負(fù)輸入端處的電壓。隨著電流流過(guò)晶體管102和104，節(jié)點(diǎn)A和B處的電壓改變，促使差動(dòng)放大器 106的輸出改變，改變柵電極108、110、和114上的電壓，從而調(diào)整第一電流和第二電流(I1 和12)。在一段時(shí)間之后，節(jié)點(diǎn)A和B處的電壓穩(wěn)定，并且第一電流和第二電流⑴和I2)也穩(wěn)定。PMOS晶體管114被配置為對(duì)第二電流(I2)進(jìn)行鏡像以產(chǎn)生基準(zhǔn)電流(Ikef)，該基準(zhǔn)電流被供應(yīng)于電阻器116上而產(chǎn)生基準(zhǔn)電壓(Vkef)。在本實(shí)施例中，晶體管102和104的浮柵被編程為調(diào)整晶體管102和104的電壓閾值并對(duì)第一電流(I1)和第二電流(I2)并因此對(duì)基準(zhǔn)電流(Ikef)進(jìn)行微調(diào)(修整)，基準(zhǔn)電流(Ikef)與第二電流(I2)成比例。在電路100中，晶體管102的浮柵具有比晶體管104 更大的量的正電荷(更高的閾值電壓)。電路100被配置為可靠地操作而甚至在低壓下產(chǎn)生基準(zhǔn)電流(Ikef)。因此，可以將電路100用于低電源，諸如2. OV電源。圖2是使用浮柵NMOS晶體管202和204來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路200的第二實(shí)施例的示意圖。浮柵NMOS晶體管202和204具有可編程閾值電壓，其可以使用諸如在下圖4 6中示出的編程電路來(lái)配置。NMOS晶體管204可以被編程為具有比 NMOS晶體管202低的閾值電壓，允許NMOS晶體管202在更大的柵極源極電壓下吸收(sink) 與NMOS晶體管204相同量的電流。在本實(shí)施例中，NMOS晶體管202包括被連接到PMOS晶體管108的漏電極的漏電極、被連接到該漏電極和差動(dòng)放大器106的負(fù)輸入端的柵電極、以及被連接到第二電源端子的源電極。NMOS晶體管204包括被連接到電阻器112的第二端子的漏電極、以二極管結(jié)構(gòu)被連接到漏電極的柵電極、以及被連接到第二電源端子的源電極。在所示的實(shí)施例中，第一電源端子上的電壓(Vdd)是相對(duì)于第二電源端子而言正值更大的電源電壓，具有相對(duì)于地線(xiàn)而言2.0伏的標(biāo)稱(chēng)值。當(dāng)向第一電源端子施加電力時(shí)， PMOS晶體管108和110的柵電極具有相對(duì)于第一電源端子上的電壓而言充分地為負(fù)以使 PMOS晶體管108和110導(dǎo)通的電壓電位，允許電流(I1和I2)流過(guò)相應(yīng)的源極漏極電流路徑。如果晶體管108和110具有近似相等的尺寸，則第一電流(I1)近似等于第二電流(I2)。 第二電流(I2)被供應(yīng)于電阻器112上以在節(jié)點(diǎn)B處產(chǎn)生電壓。差動(dòng)放大器106將節(jié)點(diǎn)B處的電壓與節(jié)點(diǎn)A處的電壓相比較并產(chǎn)生被施加于晶體管108、110、和114的柵電極的控制信號(hào)。
浮柵晶體管202和204被二極管式連接。隨著晶體管202的源電極上的電壓增加至超過(guò)編程閾值電壓的電平，晶體管202傳導(dǎo)電流通過(guò)其漏極源極電流路徑。類(lèi)似地，隨著晶體管204的源電極處的電壓增加至超過(guò)其編程閾值電壓的電平，晶體管204傳導(dǎo)電流通過(guò)其漏極源極電流路徑。第二電流(I2)被確定為流過(guò)電阻器112的電流以設(shè)定差動(dòng)放大器106的正輸入端處的電壓，并且第一電流(I1)基于晶體管202的源極漏極電壓來(lái)設(shè)定負(fù)輸入端處的電壓。隨著電流流過(guò)晶體管202和204，節(jié)點(diǎn)A和B處的電壓改變，促使差動(dòng)放大器106的輸出改變，改變柵電極108、110、和114上的電壓，從而調(diào)整第一電流和第二電流⑴和12)。在一段時(shí)間之后，節(jié)點(diǎn)A和B處的電壓穩(wěn)定，并且第一電流和第二電流⑴和 I2)也穩(wěn)定。PMOS晶體管114被配置為在輸出電流路徑處對(duì)第二電流(I2)進(jìn)行鏡像以產(chǎn)生基準(zhǔn)電流(Ikef)，該基準(zhǔn)電流被供應(yīng)于電阻器116上而產(chǎn)生基準(zhǔn)電壓(Vkef)。在本實(shí)施例中，可以將晶體管202和204的浮柵編程為調(diào)整晶體管202和204的閾值電壓并對(duì)第一電流(I1)和第二電流(I2)進(jìn)行微調(diào)(修整)。此外，可以使用浮柵的此類(lèi)編程來(lái)調(diào)整與第二電流(I2)成比例的基準(zhǔn)電流(IKEF)。在操作中，在電阻器112兩端施加 NMOS晶體管202和204之間的柵極源極電壓的差以設(shè)置電流I1和I2并在差動(dòng)放大器106 的輸出端處產(chǎn)生控制信號(hào)?？刂菩盘?hào)控制通過(guò)PMOS晶體管108和110的電流并控制包括 PMOS晶體管114的輸出電流路徑內(nèi)的電流，以產(chǎn)生可以被供應(yīng)于電阻器116上的基準(zhǔn)電流 (Ieef)以提供基準(zhǔn)電壓(Vkef)。圖3是使用浮柵NMOS晶體管202和204來(lái)產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路300的第三實(shí)施例的示意圖。在本實(shí)施例中，省略了電阻器112，使得NMOS晶體管204 的漏電極被連接到PMOS晶體管110的漏電極和差動(dòng)放大器106的正輸入端。此外，NMOS晶體管204的柵電極被連接到NMOS晶體管202的柵電極。NMOS晶體管204的源電極被連接到電阻器302的第一端子，電阻器302具有被連接到第二電源端子的第二端子。在本實(shí)施例中，NMOS晶體管202和204充當(dāng)閾值基準(zhǔn)器件和增益器件兩者。最初， 當(dāng)向第一電源端子供應(yīng)功率時(shí)，PMOS晶體管108和110的柵電極被相對(duì)于電源端子充分地負(fù)偏置以允許第一電流(I1)和第二電流(I2)流過(guò)其相應(yīng)的源極漏極電流路徑。NMOS晶體管202和204由于NMOS晶體管202的二極管結(jié)構(gòu)而具有傳導(dǎo)性。電阻器302確定晶體管 202的漏電極處的電壓相對(duì)于晶體管204的漏電極處的電壓之間的電壓差。在電阻器302 的兩端施加NMOS晶體管202和204之間的柵極源極電壓的差以確定電流I1U2、和IKEF。差動(dòng)放大器106生成控制信號(hào)以控制通過(guò)PMOS晶體管108和110的電流以調(diào)整第一電流(I1) 和第二電流(I2)直至節(jié)點(diǎn)A和B處的電壓穩(wěn)定。PMOS晶體管114對(duì)第二電流(I2)進(jìn)行鏡像以產(chǎn)生基準(zhǔn)電流(Ikef)，其與第二電流(I2)成比例且可以被供應(yīng)于電阻器116上以提供基準(zhǔn)電壓(Vkef)。圖4以部分方框圖和部分示意圖形式舉例說(shuō)明包括諸如圖1所示的電路100的電流模式可編程基準(zhǔn)電路、和相關(guān)編程電路的電路400的實(shí)施例。電路400包括可編程浮柵 PMOS晶體管102和104、PMOS晶體管108、110、和114、電阻器112和116、以及差動(dòng)放大器 106。電路400還包括PMOS晶體管402、404、406、和408、以及差動(dòng)放大器410。另外，電路 400包括編程電路，諸如高壓控制器412、浮柵編程隧道414和416、以及開(kāi)關(guān)418、420、422、 424、和426，其可以由高壓控制器412獨(dú)立地控制以對(duì)與PMOS晶體管102和104相關(guān)聯(lián)的閾值電壓(示為電容器似8和430)進(jìn)行編程。浮柵編程隧道414和416表示高壓電路412可訪問(wèn)的概念上的電路以對(duì)晶體管102和104上的浮柵電荷進(jìn)行編程。在電路400中，編程隧道414和416是與MOS晶體管102和104的浮柵共享其多晶硅柵極的MOS 二極管。通過(guò)MOS 二極管的柵極多晶硅層來(lái)對(duì)晶體管102和104的浮柵進(jìn)行編程。PMOS晶體管402包括被連接到電源端子的源電極、被連接到電壓測(cè)試電極(Vtest) 的柵電極、以及被連接到柵電極和電壓測(cè)試電極(Vtest)的漏電極。PMOS晶體管404包括被連接到電源端子的源電極、被連接到PMOS晶體管402的柵電極和電壓測(cè)試電極(Vtest)的柵電極、以及被連接到差動(dòng)放大器410的正輸入端的漏電極。PMOS晶體管406包括被連接到電源端子的源電極、被連接到PMOS晶體管402和404的柵電極和電壓測(cè)試電極(Vtest)的柵電極、以及漏電極。PMOS晶體管408包括被連接到電源端子的源電極、被連接到差動(dòng)放大器 106的輸出端和PMOS晶體管108、110、和114的柵電極的柵電極、以及被連接到電流比較器 410的負(fù)輸入端的漏電極。電流比較器410包括被連接到高壓控制器412的控制輸入端的輸出端。高壓控制器412的SEL輸入端處的選擇信號(hào)選擇要編程PMOS晶體管102或104中的哪一個(gè)。在高壓控制器412的ER和WR輸入端處接收到的擦除信號(hào)或?qū)懭胄盘?hào)確定電路400正在經(jīng)歷哪個(gè)高電壓編程循環(huán)。在高壓控制器412的CLK輸入端處接收到的時(shí)鐘信號(hào)驅(qū)動(dòng)用電荷泵電路實(shí)現(xiàn)的高壓發(fā)生器。開(kāi)關(guān)418、420、422、和似4被用于將每個(gè)PMOS晶體管102或104的編程相對(duì)于其它PMOS晶體管分離。高壓控制器412通過(guò)浮柵編程隧道器件414和416耦合到PMOS晶體管102和104 以對(duì)其各自的浮柵進(jìn)行編程。分別用電容器4 和430來(lái)表示晶體管102和104的編程浮柵電荷。在讀模式下，高壓控制器412采用PMOS晶體管102和104、電阻器112、差動(dòng)放大器106、以及PMOS晶體管(電流反射鏡)108、110、和114。差動(dòng)放大器106被從單獨(dú)的電流源偏置、自偏置、或由電流基準(zhǔn)本身偏置。在實(shí)施例中，當(dāng)電路400正在寬范圍的環(huán)境條件內(nèi)提供恒定電流和電壓時(shí)，讀模式是默認(rèn)操作模式。由于其在各種電平下對(duì)電流(I2)進(jìn)行編程的能力，可以以強(qiáng)反轉(zhuǎn)的方式、弱反轉(zhuǎn)的方式或在弱和強(qiáng)反轉(zhuǎn)之間的過(guò)渡區(qū)(有時(shí)稱(chēng)為中等反轉(zhuǎn))的方式操作該基準(zhǔn)。通常，基準(zhǔn)電流(Ikef)近似等于第二電流(12)，其與PMOS 晶體管102和104之間的閾值電壓的差有關(guān)。在編程模式下，高壓控制器412使用附加組件以便供應(yīng)要進(jìn)行編程的外部電流 (Itest)。PMOS晶體管102和104分別通過(guò)浮柵隧道器件416和414被擦除和寫(xiě)入，這由高壓控制器412來(lái)控制?？梢允褂糜呻娏鞅容^器410提供的反饋來(lái)調(diào)整基準(zhǔn)電流(Ikef)的準(zhǔn)確度，電流比較器410相對(duì)于PMOS晶體管404的漏極端子上的目標(biāo)電流(Itest)來(lái)評(píng)估PMOS 晶體管408的漏電極上的輸出電流(I3)。高壓控制器412被配置為選擇性地激活開(kāi)關(guān)418、 420、422、424以便由對(duì)目標(biāo)電流(Itest)進(jìn)行鏡像的偏置電流(Ibias)使PMOS晶體管102或 PMOS晶體管104偏置以提供用于對(duì)另一 PMOS晶體管進(jìn)行編程的基準(zhǔn)。開(kāi)關(guān)似6是可選的， 并通過(guò)在接收偏置電流(Ibias)時(shí)將PMOS晶體管104直接連接到差動(dòng)放大器106的正輸入端來(lái)實(shí)現(xiàn)用于PMOS晶體管102的替換編程基準(zhǔn)。在替換實(shí)施例中，可以對(duì)被連接到差動(dòng)放大器106的正輸入端的PMOS晶體管104 進(jìn)行編程，而使用差動(dòng)放大器106的負(fù)輸入端上的浮柵PMOS晶體管102作為對(duì)PMOS晶體管104的閾值電壓進(jìn)行編程的基準(zhǔn)。在另一實(shí)施例中，如圖5所示，還可以在包括第三浮柵器件的情況下進(jìn)一步擴(kuò)展浮柵編程方案，第三浮柵器件可以被用作用于對(duì)PMOS晶體管102 和104進(jìn)行編程的基準(zhǔn)。在一個(gè)實(shí)施例中，編程涉及兩個(gè)高壓循環(huán)。第一高壓循環(huán)擦除所選PMOS晶體管 102或104，使所選PMOS晶體管進(jìn)入允許進(jìn)一步修整至高精度調(diào)整的最終狀態(tài)的默認(rèn)狀態(tài)。 被視為寫(xiě)循環(huán)的第二高壓循環(huán)執(zhí)行所選PMOS晶體管102或104的微調(diào)，直至以期望的精度實(shí)現(xiàn)目標(biāo)偏置條件為止?？紤]首先涉及PMOS晶體管102的編程的修整程序，PMOS晶體管 104具有由通過(guò)電阻器112的外部測(cè)試電流(Itest)偏置的基準(zhǔn)器件的功能。涉及PMOS晶體管102的擦除操作使其完全導(dǎo)電，使其閾值電壓變?yōu)樨?fù)值。然后，可以使PMOS晶體管102 在線(xiàn)性區(qū)中工作，容忍高漏極電流。在這里，寫(xiě)入程序的目標(biāo)是以受控方式來(lái)改變浮置柵極的電位以實(shí)現(xiàn)通過(guò)在飽和時(shí)被偏置的PMOS晶體管102的很好地確定的電流。結(jié)果，PMOS晶體管102的源極電位將比PMOS晶體管104的源極電位高了由流過(guò)電阻器112的基準(zhǔn)電流確定的電壓差。隨后，可以使用PMOS晶體管102作為使用通過(guò)開(kāi)關(guān)420的測(cè)試電流(Itest) 被偏置的基準(zhǔn)器件來(lái)對(duì)PMOS晶體管104進(jìn)行編程，所述開(kāi)關(guān)420在此階段期間被高壓控制器412接通，而開(kāi)關(guān)418被關(guān)閉。圖5以部分方框圖和部分示意圖形式舉例說(shuō)明包括圖4中示出的電路400并包括可編程浮柵基準(zhǔn)晶體管540的電路500的第二實(shí)施例。PMOS晶體管540具有由電容器542 表示的可編程閾值電壓。PMOS晶體管540包括被連接到PMOS晶體管406的漏極端子和分別通過(guò)開(kāi)關(guān)4M和420被連接到差動(dòng)放大器106的正和負(fù)輸入端的源電極。PMOS晶體管 540還包括被連接到第二電源端子的柵電極和被連接到第二電源端子的漏電極。在示例中，在編程模式期間，對(duì)PMOS晶體管102和104中的一個(gè)進(jìn)行編程，而其它的充當(dāng)相對(duì)于PMOS晶體管MO的本地閾值值的修整基準(zhǔn)。為了調(diào)整PMOS晶體管102，例如，高壓控制器412選擇性地控制開(kāi)關(guān)422、開(kāi)關(guān)425和開(kāi)關(guān)424以使用偏置電流(Ibias)和測(cè)試電流(Itest)使電阻器112和PMOS晶體管104偏置。具體地，高壓控制器412將開(kāi)關(guān) 422關(guān)閉，將開(kāi)關(guān)425關(guān)閉并將開(kāi)關(guān)似4接通。PMOS晶體管408的漏電極上所得到的電流 (13)對(duì)PMOS晶體管114的漏電極上的基準(zhǔn)電流(Ikef)進(jìn)行鏡像，該基準(zhǔn)電流(Ikef)被差動(dòng)放大器410與測(cè)試電流(Itest)相比較，差動(dòng)放大器410向高壓控制器412的比較器輸入端發(fā)送反饋信號(hào)。高壓控制器412控制浮柵編程隧道414和416，浮柵編程隧道414和416為用于對(duì)晶體管102和104的浮柵進(jìn)行編程的概念上的編程路徑。高壓控制器412的SEL輸入端處的選擇信號(hào)選擇要被編程的PMOS晶體管102或 104。在高壓控制器412的ER和WR輸入端處接收到的擦除信號(hào)或?qū)懭胄盘?hào)確定電路400 正在經(jīng)歷哪個(gè)高電壓編程循環(huán)。在高壓控制器412的CLK輸入端處接收到的時(shí)鐘信號(hào)驅(qū)動(dòng)用電荷泵電路實(shí)現(xiàn)的高壓發(fā)生器。開(kāi)關(guān)418、420、422、和似4被用于將每個(gè)PMOS晶體管102或104的編程相對(duì)于其它PMOS晶體管分離。當(dāng)相對(duì)于PMOS晶體管540來(lái)計(jì)劃編程時(shí)，開(kāi)關(guān)似6、5M、似4、420和 425被激活，以便使互補(bǔ)對(duì)PMOS器件(PM0S晶體管102或104)斷開(kāi)連接并替代地連接PMOS 晶體管MO。PMOS晶體管540可以是可編程浮柵晶體管或由修整程序的實(shí)施方式所要求的另一種器件。可以使用PMOS晶體管540作為對(duì)PMOS晶體管102和104中的每個(gè)進(jìn)行編程的第三基準(zhǔn)。圖6以部分方框圖和部分示意圖形式舉例說(shuō)明包括圖5中示出的電路500的電路600的第三實(shí)施例。電路600與圖5中的電路500相同，不同的是省略了電流比較器410并使用差動(dòng)放大器106的輸出端作為比較器來(lái)向高壓控制器412提供編程反饋信號(hào)。與高壓控制器412處的隧道器件選擇信號(hào)SEL相結(jié)合地適當(dāng)?shù)亟忉寔?lái)自差動(dòng)放大器106的輸出信號(hào)。高壓控制器412通過(guò)在施加測(cè)試電流(Itest)時(shí)選擇性地關(guān)閉開(kāi)關(guān)602并接通開(kāi)關(guān) 604和606來(lái)使電路600偏置。差動(dòng)放大器106比較節(jié)點(diǎn)A和節(jié)點(diǎn)B的電壓電平，并在兩個(gè)節(jié)點(diǎn)具有相等電位時(shí)終止調(diào)整過(guò)程。一旦編程程序已結(jié)束且器件在讀取模式下操作，經(jīng)調(diào)整的電流產(chǎn)生等于測(cè)試電流(Itest)的基準(zhǔn)電流(Ikef)。在圖6中，電流(I1)和(I2)是調(diào)整(修整)程序期間的測(cè)試電流(Itest)的鏡像副本。在一個(gè)實(shí)施例中，只有當(dāng)相對(duì)于PMOS晶體管540執(zhí)行PMOS晶體管102和104的編程時(shí)，高壓控制器412才控制開(kāi)關(guān)418、420、422、和424。針對(duì)圖1和4 6的電流模式架構(gòu)實(shí)現(xiàn)的編程技術(shù)的一個(gè)特征是直至實(shí)現(xiàn)目標(biāo)參數(shù)的連續(xù)調(diào)整(修整)，而不要求諸如在程序檢驗(yàn)算法中的多個(gè)寫(xiě)脈沖。該電路使得高壓控制器412可以以所選PMOS晶體管102或104的偏置參數(shù)不受干擾的方式來(lái)操作隧道器件 414和416，除與作為精密修整的對(duì)象的所選PMOS晶體管的浮柵上的電荷變化嚴(yán)格地相關(guān)的那些偏置參數(shù)之外。同時(shí)，電路提供使編程序列反向以首先應(yīng)用增加所選PMOS晶體管的閾值電壓的寫(xiě)周期并隨后通過(guò)受控擦除程序逐漸地減小閾值電壓的可能性。然而，此類(lèi)序列可以在當(dāng)實(shí)現(xiàn)期望的基準(zhǔn)電流值時(shí)停止的迭代過(guò)程內(nèi)使用繼之以評(píng)估階段的脈沖高壓擦除循環(huán)。應(yīng)理解的是雖然圖1和4 6中的上述示例示出了 PMOS晶體管，但上述功能和修整考慮可以應(yīng)用于其它可編程架構(gòu)，諸如NMOS浮柵晶體管，諸如圖2和3所示的那些。在這種情況下，可以適當(dāng)?shù)匦薷木幊坛绦?，因?yàn)镹MOS浮柵晶體管的閾值電壓調(diào)整與PMOS浮柵晶體管相比使用相反極性的高壓信號(hào)。圖7是產(chǎn)生基準(zhǔn)電流的電流模式可編程基準(zhǔn)電路700的第四實(shí)施例的示意圖。電路700表示圖1所示的電路100的修改型式，以便實(shí)現(xiàn)混合模式基準(zhǔn)。電路700包括電阻器702和704。電阻器702具有被連接到PMOS晶體管108的漏電極的第一端子和被連接到差動(dòng)放大器106的負(fù)輸入端和PMOS晶體管102的源電極的第二端子。電阻器704具有被連接到PMOS晶體管110的漏電極以基于第二電流(I2)產(chǎn)生第二基準(zhǔn)電壓(Vkefi)的第一端子。電阻器704還包括被連接到差動(dòng)放大器106的正輸入端和電阻器112的第一端子的第二端子。在本示例中，當(dāng)通過(guò)PMOS晶體管104和102的電流(I1和I2)是變量(ρ)與1的比(P 1)時(shí)或者當(dāng)PMOS晶體管104的尺寸是PMOS晶體管102的倍數(shù)(ρ)時(shí)，所得到的基準(zhǔn)電流(Ikef)對(duì)第二電流(I2)進(jìn)行鏡像并與絕對(duì)溫度(PTAT)分量和零溫度系數(shù)(ZTC) 分量成比例，假設(shè)使PMOS晶體管102和104在亞閾值模式下工作。在這種情況下，可以使用與帶隙基準(zhǔn)類(lèi)似的原理來(lái)產(chǎn)生第二基準(zhǔn)電壓(Vkefi)。在本示例中，向PMOS晶體管110的漏電極和電阻器702添加電阻器704以便在PMOS晶體管108的漏電極上對(duì)稱(chēng)，可以在電阻器704的第一端子處收集第二基準(zhǔn)電壓(Vkefi)。忽略由于電容器的溫度而引起的變化，第二基準(zhǔn)電壓(Vkefi)的溫度系數(shù)(TC)主要由電阻器和晶體管的比來(lái)確定。 圖8示出使用電流模式可編程基準(zhǔn)電路來(lái)提供基準(zhǔn)電流的方法800的流程圖。在802處，對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程。在一個(gè)實(shí)施例中，基于基準(zhǔn)閾值電壓對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程。移動(dòng)到804，選擇性地對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程。在一個(gè)實(shí)施例中， 相對(duì)于基準(zhǔn)晶體管的基準(zhǔn)閾值電壓和第一浮柵晶體管的閾值電壓中的一個(gè)對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程。前進(jìn)到806，在電阻器兩端施加與第一浮柵晶體管和第二浮柵晶體管的閾值電壓有關(guān)的電壓以產(chǎn)生基準(zhǔn)電流。前進(jìn)到808，向另一電路提供基準(zhǔn)電流。在一個(gè)實(shí)施例中，該方法在808后終止。在另一實(shí)施例中，周期性地、連續(xù)地、或在配置過(guò)程期間執(zhí)行該方法。在方法800中，在編程(或配置)操作期間完成方框802和804以配置晶體管的浮柵。此外， 在配置之后，在操作期間執(zhí)行方框806和808以產(chǎn)生基準(zhǔn)電流。在一個(gè)具體實(shí)施例中，通過(guò)激活開(kāi)關(guān)以將預(yù)定偏置電流耦合到基準(zhǔn)晶體管、激活開(kāi)關(guān)以使電阻器和第二浮柵晶體管從差動(dòng)放大器的第二輸入端解耦、并激活開(kāi)關(guān)以將編程基準(zhǔn)晶體管耦合到差動(dòng)放大器的第二輸入端，來(lái)對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程。 此外，所述方法可以包括基于預(yù)定偏置電流來(lái)產(chǎn)生編程基準(zhǔn)并使用高壓電路來(lái)控制隧道結(jié)構(gòu)以基于該編程基準(zhǔn)來(lái)對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程。在另一實(shí)施例中，通過(guò)在放大器的第一輸入端處接收編程基準(zhǔn)電流、在放大器的第二輸入端處接收測(cè)試電流、并使用放大器將編程基準(zhǔn)電流與測(cè)試電流相比較以產(chǎn)生編程控制信號(hào)，來(lái)控制隧道結(jié)構(gòu)。在另一特定實(shí)施例中，通過(guò)激活開(kāi)關(guān)以使第一浮柵晶體管從其原始偏置解耦、激活開(kāi)關(guān)以將預(yù)定偏置電流耦合到第一浮柵晶體管、基于預(yù)定偏置電流來(lái)生成編程基準(zhǔn)、以及使用高壓電路來(lái)控制隧道結(jié)構(gòu)以基于編程基準(zhǔn)對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程， 來(lái)選擇性地對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程。在另一實(shí)施例中，通過(guò)激活開(kāi)關(guān)以使第一浮柵晶體管從差動(dòng)放大器的第一輸入端解耦、激活開(kāi)關(guān)以將被預(yù)定電流偏置并具有基準(zhǔn)閾值的基準(zhǔn)晶體管耦合到差動(dòng)放大器的第一輸入端、以及基于預(yù)定偏置電流來(lái)生成編程基準(zhǔn)來(lái)對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程。此外，使用高壓電路來(lái)控制隧道結(jié)構(gòu)以基于編程基準(zhǔn)對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程。結(jié)合上文相對(duì)于圖1 7所述的電路和方法，公開(kāi)了可以在低壓下工作的電流模式基準(zhǔn)架構(gòu)(或混合模式基準(zhǔn)架構(gòu))。該電路包括可編程浮柵晶體管，其不包括在差動(dòng)放大器106的增益級(jí)內(nèi)，使其可以使電路在大范圍的電流值下工作，包括在深亞閾值中的工作。 在電阻器兩端施加可編程MOS晶體管之間的源極柵極電壓之間的差以生成控制載送基準(zhǔn)電流的輸出電流路徑的控制信號(hào)。此外，可以使用NMOS或PMOS晶體管來(lái)實(shí)現(xiàn)該電路。雖然已參考優(yōu)選實(shí)施例描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到在不脫離本發(fā)明的范圍的情況下可以進(jìn)行形式和細(xì)節(jié)方面的修改。
權(quán)利要求
1.一種電路，包括第一電流路徑，其包括具有可編程閾值電壓的第一浮柵晶體管； 第二電流路徑，其包括 具有可編程閾值電壓的第二浮柵晶體管；以及電阻器；以及差動(dòng)放大器，其包括被耦合到所述第一電流路徑的第一輸入端、被耦合到所述第二電流路徑的第二輸入端、以及被配置為控制基準(zhǔn)電流路徑的輸出端。
2.權(quán)利要求1的電路，還包括 電源端子；第一 P溝道晶體管，其包括被耦合到所述電源端子的源極端子、被耦合到所述第一電流路徑的漏極端子、以及被耦合到所述差動(dòng)放大器的輸出端的柵極端子；以及第二 P溝道晶體管，包括被耦合到所述電源端子的源極端子、被耦合到所述第二電流路徑的漏極端子、以及被耦合到所述差動(dòng)放大器的輸出端的柵極端子。
3.權(quán)利要求2的電路，還包括 基準(zhǔn)電流路徑，其包括第三P溝道晶體管，其包括被耦合到所述電源端子的源極端子、載送基準(zhǔn)電流的漏極端子、以及被耦合到所述差動(dòng)放大器的輸出端的柵極端子；基準(zhǔn)電阻器，其包括被耦合到所述第三P溝道晶體管的漏極的第一端子。
4.權(quán)利要求1的電路，還包括具有基準(zhǔn)閾值的基準(zhǔn)晶體管。
5.權(quán)利要求4的電路，還包括相對(duì)于所述基準(zhǔn)晶體管的閾值來(lái)配置所述第一浮柵晶體管的編程電路。
6.一種電路，包括電流反射鏡，其包括多個(gè)晶體管，所述多個(gè)晶體管包括用于提供基準(zhǔn)電流的輸出晶體管；放大器電路，其包括被配置為控制通過(guò)所述電流反射鏡的電流的輸出端，并包括第一輸入端和第二輸入端；電阻器，其包括被耦合到所述第二輸入端的第一端子，并包括第二端子； 第一浮柵晶體管，其包括被耦合到所述第一輸入端的第一端子且可編程以限定第一閾值電壓；第二浮柵晶體管，其包括被耦合到所述電阻器的第二端子的第一端子且可編程以限定第二閾值電壓。
7.權(quán)利要求6的電路，其中，所述第一浮柵晶體管和所述第二浮柵晶體管包括ρ溝道晶體管，并且其中，所述第一浮柵晶體管和所述第二浮柵晶體管的第一端子包括源極端子。
8.權(quán)利要求6的電路，其中，所述第一浮柵晶體管和所述第二浮柵晶體管包括η溝道晶體管，并且其中，所述第一浮柵晶體管和所述第二浮柵晶體管的第一端子包括漏極端子。
9.一種提供基準(zhǔn)電流的方法，該方法包括 對(duì)第一浮柵晶體管的閾值電壓進(jìn)行編程；選擇性地對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程；以及在電阻器兩端施加與所述第一浮柵晶體管和所述第二浮柵晶體管的閾值電壓有關(guān)的電壓以產(chǎn)生基準(zhǔn)電流。
10.權(quán)利要求9的方法，其中，選擇性地對(duì)第二浮柵晶體管的閾值電壓進(jìn)行編程包括 相對(duì)于基準(zhǔn)晶體管的基準(zhǔn)閾值電壓和所述第一浮柵晶體管的閾值電壓中的一個(gè)選擇性地對(duì)所述第二浮柵晶體管的閾值電壓進(jìn)行編程。
全文摘要
本公開(kāi)涉及電流模式可編程基準(zhǔn)電路及其方法。一種電路，包括包括具有可編程閾值電壓的第一浮柵晶體管的第一電流路徑、第二電流路徑、和差動(dòng)放大器。第二電流路徑包括具有可編程閾值電壓的第二浮柵晶體管和電阻器。差動(dòng)放大器包括被耦合到第一電流路徑的第一輸入端、被耦合到第二電流路徑的第二輸入端、以及被配置為控制基準(zhǔn)電流路徑的輸出端。
文檔編號(hào)G05F3/30GK102193578SQ20111002467
公開(kāi)日2011年9月21日 申請(qǐng)日期2011年1月24日 優(yōu)先權(quán)日2010年2月4日
發(fā)明者A·佩特羅伊努, R·H·雅各布 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司