專利名稱：低噪聲帶隙基準(zhǔn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶隙電壓基準(zhǔn)(bandgap voltage reference)的領(lǐng)域。
背景技術(shù)：
低噪聲帶隙基準(zhǔn)長久以來作為產(chǎn)業(yè)目標(biāo)并且經(jīng)常被記述在技術(shù)刊物中。眾所周知的是，通過將兩個電壓一雙極晶體管Vbe和AVbe—相加在一起而生成帶隙基準(zhǔn)。Vbe具有負(fù)TC而Δ Vbe具有正TC。當(dāng)這些電壓被相加在一起并且它們之和等于大約1. 2V的帶隙電壓時，所述電壓之和的TC接近于0。由于Vbe通常接近600mV，所以這意味著AVbe也必須為約600mV。該600mV的 Δ Vbe難以利用單對晶體管來生成，原因在于這樣做將采用非常大的晶體管比(transistor ratio)。大多數(shù)帶隙基準(zhǔn)使用放大器來增加(gain up)這些晶體管比。例如，如果具有IOA 到A的晶體管發(fā)射極面積比(60mV)，則將使用具有 10的增益的放大器來得到600mV，因此可以將其添加到600mV的Vbe以得到1. 2V的帶隙電壓。這工作地非常好，但是該方法的問題在于噪聲也被以10增加，這在一些情況下是不希望的。Kadanka的美國專利No. 5834擬6示出了通過使用多個雙極器件連接來倍增 AVbe并然后增加結(jié)果，噪聲將較低。例如，如果可以連接兩個IOA到A的器件以及然后另一個IOA到A的器件，則將具有120mV的Δ Vbe,并且獲得 600mV將需要僅5的增益。在這種情況下噪聲將較低。在使用大約1. 2V的Vbe以及1. 2V的AVbe以得到 2. 4V的輸出電壓的堆疊帶隙基準(zhǔn)中也這樣做。這里的一個問題在于在堆疊器件時，可能用盡凈空 (headroom)電壓，這對于低壓操作而言是不希望的。一種特別眾所周知的帶隙基準(zhǔn)通常被稱作Brokaw帶隙基準(zhǔn)。圖1給出了基本 Brokaw帶隙基準(zhǔn)的電路圖。該圖示出了所述基準(zhǔn)的基本電路。在該電路中，電阻器Rl和 R2是相等的電阻器，而晶體管Tl的發(fā)射極遠(yuǎn)大于晶體管T2的發(fā)射極。放大器A的輸入連接到電阻器Rl和R2。放大器A的輸出是基準(zhǔn)電壓V,ef，其也耦合到晶體管Tl和T2的基極。 因此，放大器A的輸出尋求一種電壓輸出以使得晶體管Tl和T2的集電極電壓相等，即使得兩個電阻器Rl和R2兩端的電壓以及通過它們的電流相等。然而，晶體管Tl和T2不是相同大小，其中晶體管Tl遠(yuǎn)大于晶體管T2，通常約為晶體管T2的大小的10倍。因此，雖然兩個晶體管中的電流相等，但是與晶體管T2相比晶體管Tl由于其較低的電流密度而具有較低的基極發(fā)射極電壓。由于晶體管Tl和T2的基極都耦合到輸出電壓VMf，所以它們的基極發(fā)射極電壓的差異出現(xiàn)在電阻器R3兩端。因此，通過電阻器R3的電流等于晶體管T2 和晶體管Tl之間的基極發(fā)射極電壓的差異除以電阻器R3的電阻。而且，由于電阻器Rl和 R2相等，所以通過放大器A的輸出反饋使得通過電阻器Rl和R2以及晶體管Tl和T2的電流相等，通過電阻器R4的電流是通過電阻器R3的電流的兩倍。根據(jù)晶體管的m^ers-Moll 模型，以不同電流密度工作的兩個晶體管的基極發(fā)射極電壓(pn結(jié))的差異具有正的溫度系數(shù)，而單個晶體管的基極發(fā)射極電壓(pn結(jié))具有負(fù)的溫度系數(shù)。因為通過電阻器R3的電流具有正的溫度系數(shù)(PTAT)，并且通過晶體管T2的電流等于通過電阻器R3的電流，所以電
4阻器R4兩端的電壓也具有正的溫度系數(shù)(PTAT)。結(jié)果，從地連接追溯通過電阻器R4以及晶體管T2的發(fā)射極-基極電壓，可以看到輸出電壓是電阻器R4兩端的PTAT電壓與來自晶體管T2的發(fā)射極到基極的負(fù)溫度系數(shù)電壓(CTAT)之和。通過適當(dāng)選擇分量數(shù)值，可以使得輸出電壓Vref等于半導(dǎo)體材料(硅)的帶隙電壓，其中在輸出電壓VMf中具有非常低的溫度敏感性或者電源敏感性。也可以通過使用相同發(fā)射極面積但是具有不相等電阻器Rl和R2的晶體管Tl和 T2來實現(xiàn)Brokaw帶隙基準(zhǔn)。類似地，也已知以下電路其使用pn結(jié)二極管而不是晶體管； 和/或其使用三個器件，兩個用來生成PTAT電壓(以不同電流密度工作的兩個pn結(jié)兩端的電壓的差異)而第三個器件用于提供Pn結(jié)的負(fù)溫度系數(shù)。在基本Brokaw帶隙基準(zhǔn)中進(jìn)行了多種變化和改進(jìn)。這些變化和改進(jìn)包括用于曲率校正以降低剩余溫度敏感性、加寬在其上獲得給定溫度敏感性的溫度范圍、降低噪聲以及獲得使用場效應(yīng)器件的類似電壓基準(zhǔn)的技術(shù)。例如，參見均轉(zhuǎn)讓給本發(fā)明受讓人的美國專利 No. 5051686、5619163、6462526、6563370、6765431 和 7301389。在Brokaw帶隙基準(zhǔn)中，以不同電流密度工作的pn結(jié)電壓(圖1中的晶體管Tl和 T2的基極-發(fā)射極電壓)的差異通常約是為了提供大約1. 23伏特的所需溫度不敏感的帶隙電壓而需要添加到負(fù)溫度系數(shù)pn結(jié)電壓的電壓的十分之一。具體來說，以不同電流密度工作的兩個Pn結(jié)的電壓的差異通常約為60毫伏(取決于電流密度比)，而pn結(jié)電壓約為600 毫伏。因此，以不同電流密度工作的兩個pn結(jié)的pn結(jié)電壓的差異必須被按大約10比1電壓放大，這進(jìn)而放大了兩個晶體管所生成的噪聲。結(jié)果，雖然Brokaw型帶隙基準(zhǔn)仍然得以廣泛應(yīng)用，但是日益需要性能有所改進(jìn)特別是輸出噪聲實質(zhì)性減少的帶隙基準(zhǔn)。


圖1是現(xiàn)有技術(shù)的Brokaw帶隙基準(zhǔn)的電路圖。圖2是在依據(jù)本發(fā)明的帶隙基準(zhǔn)中使用的Xpl回路的電路圖。圖3圖示了均依據(jù)圖2的多個Xpl回路的級聯(lián)。圖4-1和4-2提供了使用如圖3中的多個Xpl回路的級聯(lián)的示例性一帶隙(one bandgap)電壓基準(zhǔn)的示圖。圖5是用于對均依據(jù)圖4-1和4-2實施例的級聯(lián)Xpl回路的PTAT輸出電壓與VBE (QN5)進(jìn)行求和的求和放大器的一個實施例的電路圖。圖6-1至6-3提供了使用較大數(shù)量Xpl回路的級聯(lián)的示例性二帶隙(two bandgap)電壓基準(zhǔn)的示圖。圖7-1和7-2提供了與圖4-1和4_2的示圖類似的但是在每個Xpl回路與求和放大器輸出處使用有源電流源代替電阻器的示圖。圖8-1至8-3提供了使用較大數(shù)量Xpl回路的級聯(lián)但在每個Xpl回路輸出處使用有源電流源代替電阻器的示例性二帶隙電壓基準(zhǔn)的示圖。圖9是與圖3類似的但是使用二極管(對于晶體管QN2和QN3 二者而言為二極管連接的晶體管)的圖。圖10-1和10-2提供了與圖4-1和4_2的示圖類似的但是在每個Xpl回路中使用兩個二極管(二極管連接的晶體管)的示圖。
圖11-1至11-3提供了與圖6-1至6_3的示圖類似的但是在每個Xpl回路中使用兩個二極管(二極管連接的晶體管)的示圖。
具體實施例方式現(xiàn)在參考圖2，可以看到本發(fā)明的構(gòu)建塊。所示電路在這里將被稱作Xpl回路，其包括四個相同導(dǎo)電類型的雙極晶體管，即在該實施例中為NPN晶體管QN1、QN2、QN3和QN4。 在優(yōu)選實施例中，晶體管QNl和QN2是均具有發(fā)射極面積A的匹配晶體管，其中晶體管QN3 和QN4也是均具有發(fā)射極面積NA即均具有為每個晶體管QNl和QN2的發(fā)射極面積N倍的發(fā)射極面積的匹配晶體管。在所示電路中，電流IB被施加到晶體管QN3的集電極和基極， 其通過晶體管QNl和通過R2。電阻器R2兩端的電壓由于隨后將變得明顯的原因而被標(biāo)記為VIN。而且電壓VB被施加到晶體管QN2的集電極，其提供了通過晶體管QN2和QN4以及電阻器R3的電流。圖2示出了晶體管QN3的發(fā)射極和QNl的集電極的公共連接被連接到晶體管QN4的基極，并且晶體管QN2的發(fā)射極和晶體管QN4的集電極的公共連接被連接到晶體管QNl的基極。利用圖2所示的連接，以電壓VIN開始，節(jié)點1的電壓等于電壓VIN加上晶體管 QNl的基極發(fā)射極電壓加上晶體管QN2的基極發(fā)射極電壓，其中電壓VOUT等于節(jié)點1處的電壓減去晶體管QN3的基極發(fā)射極電壓減去晶體管QN4的基極發(fā)射極電壓。因此以等式形式，輸出電壓VOUT可以如下寫出
VOUT = VM+VBE QN ι + TOE qn 2 - TOEQN3 — VBF, QN 4。這可以被重新排列如下
VOIJT = VlN+ {VBEqni - ToEqn3)+ (VBEqn2 _ VBEqn4)
VOUT = VM + 2ΔΥΒΕ。假設(shè)對于四個晶體管QNl - QN4中的基極電流相對可忽略的時刻，電壓項 VBEQNI-VBEqn3表示以相同的集電極電流(IB)工作但是由于其不同的發(fā)射極面積而具有不同電流密度的兩個晶體管之間的基極發(fā)射極電壓的差異(ΔΥΒΕ)。類似地，電壓項 VBEQN2-VBEqn4也表示以相同的集電極電流工作但是由于其不同的發(fā)射極面積而具有不同電流密度的兩個晶體管之間的基極發(fā)射極電壓的差異(ΔνΒΕ)。假設(shè)對于晶體管QN2和QN4 以及對于晶體管QNl和QN3而言發(fā)射極面積比N相同，VOUT可以被表示為
VOUT = VIN + (2kT/Q)In(N) 其中T =絕對溫度
k =玻爾茲曼(Boltzmann)常數(shù) Q =電子上的電荷。因此，每個這些AVBE電壓都是適合于用作帶隙基準(zhǔn)中的PTAT電壓的PTAT電壓。特別地，假設(shè)對于R2為O的時刻，使得VIN處于地電位。電壓VOUT將是高于地電位2 Δ VBE增量的PTAT電壓。如圖3所示，圖2的電路可以與也依據(jù)圖2的附加Xpl PTAT 電壓電路進(jìn)行級聯(lián)。如其中所示，第一 Xpl回路的輸出VOUT (圖2)形成將是第二 Xpl回路的輸入電壓VIN的電壓，其中第二 Xpl回路所生成的2AVBE電壓被添加到第一 Xpl回路所生成的2AVBE PTAT電壓。因此，在圖3的電路中，第一 Xpl回路的輸出電壓將等于PTAT電壓2 Δ VBE。通過R2的電流，即通過第一 Xpl回路的晶體管QN2和QN4的所需電流加上通過第二 Xpl回路的晶體管QN3和QNl的偏置電流ΙΒ，將等于PTAT電壓2 Δ VBE除以電阻器R2的電阻。因此，電阻器R2作為等于2 Δ VBEA的電流源，并且電阻器R3和R4以及在這里所描述的其它實施例中的對應(yīng)電阻器作為電流源，并且如果需要可以被有源電流源所替代。類似地，電流從電壓源VB拉出(pu 11)，其中由到VB的每個連接所提供的電流是提供在連接到晶體管QN4的相應(yīng)發(fā)射極的相應(yīng)電阻器兩端的PTAT壓降所需的電流(或者替代相應(yīng)電阻器器使用的電流源的電流)。在這點上，在優(yōu)選實施例中，所有Xpl回路具有相同的偏置電流，其中通過晶體管QN2和QN4的電流等于通過晶體管QN3和QNl的電流，在優(yōu)選實施例中兩個電流均約4微安。注意，因為PTAT電壓僅對兩個串聯(lián)連接的晶體管對中的電流密度的差異敏感，并且實質(zhì)上獨立于電流(IB)自身的幅度，所以電壓VB上或偏置電流IB中的任何噪聲實質(zhì)上都不改變所生成的PTAT電壓或其溫度敏感性。這些小的電流變化對通過如圖3所示的那樣級聯(lián)Xpl回路所獲得的累積PTAT電壓VOUT影響極小。因此，由于每個Xpl回路的交叉耦合屬性，圖3的PTAT電壓VOUT實質(zhì)上不受所級聯(lián)的Xpl回路的偏置電流IB中的噪聲影響。結(jié)果，實質(zhì)上輸出電壓VOUT上的唯一噪聲是四晶體管Xpl電路自身內(nèi)所生成的噪聲。 由于該噪聲在XPL回路之間不相關(guān)，所以級聯(lián)的Xpl電路系列中的最終Xpl回路的輸出噪聲VOUT等于每個Xpl回路中的噪聲平方之和的平方根，而不是一個Xpl回路的噪聲乘以所級聯(lián)的Xpl回路的數(shù)目。因此，不僅每個Xpl回路實質(zhì)上不受偏置電流噪聲影響，而且當(dāng)多個回路被級聯(lián)時一個Xpl回路中的噪聲不像PTAT AVBE電壓自身那樣線性地相加?，F(xiàn)在再次參考圖3，示出了三個級聯(lián)的Xpl回路。在第一回路中，晶體管QNl的發(fā)射極連接到地，使得晶體管QN4的發(fā)射極將處于高于地2 Δ VBE的電壓。由于該電壓實質(zhì)上被第一 Xpl回路所箝位，所以電阻器R2的數(shù)值將確定通過晶體管QN2和QN4的電流。特別地，假設(shè)需要通過晶體管QN2和QN4的電流與通過晶體管QN3和QNl的電流相同，使得每個 Xpl回路要具有相同的電流偏置，則電阻器R2將被選擇為傳導(dǎo)兩倍該電流偏置，即通過第一 Xpl回路的晶體管QN2和QN4的電流加上通過第二 Xpl回路的晶體管QN3和QNl的電流 (2ΙΒ)，其中電阻器R2兩端的電壓為2 Δ VBE。相同的考慮應(yīng)用于確定電阻器R3的數(shù)值，盡管該電阻器標(biāo)稱上將是電阻器R2數(shù)值的兩倍，因為晶體管QN4發(fā)射極上的電壓將是4 Δ VBE， 即第一 Xpl回路中的晶體管QN4的發(fā)射極上的電壓的兩倍。類似地，VOUT將為6AVBE，其中電阻器R4被選擇為傳導(dǎo)大約等于IB的偏置電流加上由連接到VOUT的電路所需的任何電流。因此，存在傾向于使得通過所有Xpl回路的晶體管QN2和QN4的電流相等的電阻器數(shù)值的數(shù)列(progression)。在這些Xpl回路中，R1、C1電路是任選的。再次由于(R2處的) 2 Δ VBE, (R4處的)4 Δ VBE和(R5處的)6 Δ VBE電壓是PTAT電壓，并且因此隨溫度變化?，F(xiàn)在參考圖4-1和4-2，可以看到示出了使用依據(jù)圖3的級聯(lián)Xpl回路的帶隙基準(zhǔn)的整體示圖。在這些圖中和在要描述的其它圖中，信號EN是常規(guī)的使能信號。在圖4-1和 4-2的實施例中，低噪聲偏置電流生成器20將偏置電流提供給低噪聲緩沖電流鏡22，其進(jìn)而將偏置電流IB提供給每個Xpl回路，具體地是回路1、回路2和回路3。類似地，偏置電壓生成器M生成被施加到每個Xpl回路的偏置電壓VB。在這點上，偏置電壓VB分別通過電阻器R6和R7被施加到Xpl回路1和2。特別地，注意回路1中的晶體管Ql的發(fā)射極處于電路地電位，Xpl回路2的晶體管QNl的發(fā)射極處于2 Δ VBE的電位(在該示例性實施例中大約為200mV)，并且第三Xpl回路中的晶體管QNl的發(fā)射極的電壓處于4 Δ VBE (大約 400mV)。因此，電阻器R6和R7分別以提供4 Δ VBE和2 Δ VBE壓降的數(shù)值數(shù)列來提供，使得所有三個回路中的晶體管QN2的集電極-基極電壓都等于零。這些電阻器是任選的，并且沒有在圖6-1、6-2和6-3的實施例中示出。求和放大器沈也連接到偏置電壓生成器M以及緩沖電流鏡22的電流輸出之一。 該放大器在這里被稱作求和放大器，因為其輸出是Xpl回路3的6AVBE輸出加上該求和放大器自身中的雙極晶體管的VBE之和。在圖5中詳細(xì)示出所述求和放大器。該放大器使用相同導(dǎo)電類型并且與Xpl回路之一中的晶體管相同地連接的四個晶體管Q5至Q8。然而，在圖5的求和放大器中，所有晶體管優(yōu)選地具有相同的發(fā)射極面積。如圖4-1所示，所述放大器的輸出OUT通過晶體管R5耦合至地，其中也如圖4-1所示，輸入IN耦合至電阻器R4和 Xpl回路3的輸出OUT。如可以在圖5中所看到的，輸出BG比輸入IN高1VBE，具體地是晶體管QN5的基極發(fā)射極電壓(VBE)。當(dāng)然，輸入IN是累積的PTAT電壓6 Δ VBE。在優(yōu)選實施例中，每個Δ VBE大約為100毫伏，使得至少標(biāo)稱上，輸入IN上的6 Δ VBE (大約600mv) 加上晶體管Q5的基極發(fā)射極電壓(大約600mv)之和在BG處提供1. 2伏特的標(biāo)稱帶隙輸出電壓。如可以在圖4-1和4-2中所看到的，求和放大器沈的標(biāo)稱帶隙電壓BG輸出耦合到微調(diào)(Trim)網(wǎng)絡(luò)觀，所述微調(diào)網(wǎng)絡(luò)觀可以為常規(guī)設(shè)計。在優(yōu)選實施例中，實際的微調(diào)網(wǎng)絡(luò)是能夠出于校準(zhǔn)目的而向帶隙電壓提供正和負(fù)的微調(diào)增量的微調(diào)網(wǎng)絡(luò)。被8位輸入 BGT [7:0]所控制的那些微調(diào)增量是基于累積的PTAT電壓輸入而對Xpl回路的部件中的比偏差進(jìn)行彌補(bǔ)的PTAT微調(diào)電壓增量，如圖所示。在這點上，假設(shè)帶隙電壓中僅明顯的溫度變化由以不同電流密度工作的晶體管對的正溫度系數(shù)ΔVBE和發(fā)射極基極(E-B)結(jié)的負(fù)溫度系數(shù)所引起。無論圖5中的晶體管QN5的基極發(fā)射極電壓如何，如果對其添加PTAT電壓來提供等于實際帶隙電壓(對于硅一 1. 23伏特)的和，則將獲得實質(zhì)上溫度不敏感的帶隙電壓。雖然在優(yōu)選實施例中使用的微調(diào)網(wǎng)絡(luò)在正方向和負(fù)方向上都使用數(shù)字PTAT微調(diào)電壓增量，但是Xpl回路可以被標(biāo)稱上設(shè)置為提供略低于(或高于)所需數(shù)值的PTAT電壓分量，其中微調(diào)網(wǎng)絡(luò)出于校準(zhǔn)的目的而將該PTAT電壓分量向上(或向下)調(diào)整；或者作為進(jìn)一步的替換形式，可以使用再次具有正和負(fù)微調(diào)能力中的任一個或者可替換地具有以單向方式增加或減少增量校準(zhǔn)的能力的模擬微調(diào)網(wǎng)絡(luò)。作為帶隙電壓的微調(diào)網(wǎng)絡(luò)觀(圖4-2)的輸出通過電阻器R8至Rll的電阻器網(wǎng)絡(luò)以向跨導(dǎo)運算放大器30 (可替換地，可以使用常規(guī)的運算放大器)提供輸入。所需的帶隙基準(zhǔn)電壓(1.23伏特)出現(xiàn)在電阻器R15的頂部。因此，輸出電壓REF出現(xiàn)在跨導(dǎo)運算放大器的輸出處。對所述跨導(dǎo)放大器的反饋由包括電阻器R12至R16的電阻器網(wǎng)絡(luò)來提供。電阻器R12至R14分別具有與電阻器R8至RlO相同的數(shù)值，其中電阻器R15和R16的標(biāo)稱組合為與電阻器11相同的數(shù)值。在所解釋的示例性實施例中，圖4-2中所示出的兩個電阻器網(wǎng)絡(luò)提供對在制造期間通過適當(dāng)掩蔽(masking)而設(shè)置的輸出的選擇。特別地，利用出自微調(diào)網(wǎng)絡(luò)28的1. 23 伏特的帶隙電壓，第一電阻器網(wǎng)絡(luò)將該電壓提供給跨導(dǎo)運算放大器30的正輸入。從電阻器 R14和R15之間的節(jié)點取得通過電阻器R17的負(fù)輸入。所述跨導(dǎo)運算放大器提供輸出REF，其提供通過R12、R13和R14的電流。更重要地，通過電阻器R12和R16提供負(fù)反饋電壓，其等于提供給正跨導(dǎo)放大器輸入的帶隙電壓。在示例性實施例中，選擇電阻器R12至R16以使得利用圖4-2中所示出的配置，1. 23伏特的反饋提供2. 048伏特的輸出電壓REF。另一方面，如果電阻器R8和R12在制造期間(通過掩蔽或其它方式)實際上被短路(short out), 則跨導(dǎo)放大器30將重新調(diào)整輸出REF以再次提供1. 23伏特的反饋，在該示例性實施例中將輸出REF重新調(diào)整為1. 8伏特。在示例性實施例中，使電阻器R8、R9、R12和R13短路提供了 1. 25伏特的輸出。并且最終，使電阻器R8至RlO以及R12至R14短路將提供1. 23伏特的基本帶隙電壓輸出。電阻器R16是作為增益微調(diào)的可變電阻器。在這點上，提供R8至 Rll的電阻器網(wǎng)絡(luò)以對耦合至跨導(dǎo)放大器30的正輸入的電阻進(jìn)行調(diào)整從而使所述電阻與來自電阻器網(wǎng)絡(luò)R12至R16的跨導(dǎo)放大器的負(fù)輸入匹配。作為替換形式，不是在輸出電阻器網(wǎng)絡(luò)中使用可變電阻器(R16)，在求和放大器 26 (圖4-1)的輸出中的PTAT電壓分量已被微調(diào)之后可以使用單獨的附加微調(diào)電路(作為微調(diào)塊觀的一部分一圖4-2)以對將成為微調(diào)塊觀輸出的電壓添加(或減去)溫度不敏感的電壓分量。在一個實施例中，通過將電流送入串聯(lián)電阻器的一端并且從串聯(lián)電阻器的另一端取出相等電流來將電壓分量提供至求和放大器26的輸出，進(jìn)行這些微調(diào)。如前所述， 這些微調(diào)優(yōu)選地可以是雙向數(shù)字微調(diào)，但是可以是單向或模擬微調(diào)。再次參考圖4-2，可以通過簡單地增加R12至R14以及R8至RlO相對于電阻器R15 與R16之和的總電阻來將輸出REF增加為高于2. 048伏特甚至更高電壓。然而，這樣做，至少大幅這樣做，具有簡單地倍增(增加)所生成的1. 23伏特帶隙電壓上的噪聲的缺點。相反，更希望使用本發(fā)明創(chuàng)建生成兩倍帶隙具體地是2. 46伏特的帶隙基準(zhǔn)。這樣的電路在圖 6-1,6-2和6-3中示出。在圖6 (圖6-1、6_2和6_3)的電路中，可以與圖4_1中所使用的那些等同的低噪聲偏置電流生成器20和低噪聲電壓偏置生成器M連同緩沖電流鏡22 —起向所使用的六個Xpl回路提供所需的電流和電壓偏置。這向求和放大器26提供總共12AVBE的輸出， 所述求和放大器26再次可以與圖4-1和4-2的實施例中所使用的求和放大器相同。在這點上，注意，求和放大器沈向必須對其添加另一 VBE以獲得等于兩倍帶隙電壓的電壓的總 PTAT電壓分量添加1VBE。為了實現(xiàn)這一目的，可能向求和放大器沈添加另一電阻器，使得向六個Xpl回路的12AVBE添加2VBE。這是不希望的，因為其增加了為提供操作整個電路所需的凈空而所需的最小電源電壓。因此，作為優(yōu)選替換形式，添加晶體管QN9 (圖6-3)。 第二 VBE將是晶體管QN9的基極發(fā)射極電壓。由于跨導(dǎo)放大器實際上是運算放大器，所以其輸出將尋求一個電平以使得其負(fù)輸入等于其正輸入，所述正輸入大約為1.2伏特的PTAT 電壓加上大約0. 6伏特的負(fù)溫度系數(shù)項(求和放大器沈所添加的VBE項)。結(jié)果，節(jié)點2處的電壓將比I匪處的反饋電壓高一個VBE并且因此比跨導(dǎo)放大器的正輸入高一個VBE，或者大約為1. 2伏特(2VBE)加上大約1. 2伏特的PTAT電壓以得到2. 4V的總電壓(2個帶隙電壓現(xiàn)在將處于節(jié)點2)。在一個實施例中，選擇與圖4-2的那些類似的電阻器網(wǎng)絡(luò)來提供 5. 00伏特、4. 5伏特、4. 096伏特、3. 30伏特、3. 00伏特、2. 5伏特的輸出以及2. 46伏特的兩倍帶隙電壓(2BG)。如前所述，微調(diào)可以是經(jīng)由所示出的輸出電阻器網(wǎng)絡(luò)上的可變電阻器或者是作為先前關(guān)于圖4-1和4-2所解釋的微調(diào)塊的一部分。應(yīng)當(dāng)注意的是，在這里所公開的實施例使用低噪聲電流源和低噪聲電壓源來對Xpl回路進(jìn)行偏置。這實際上是與必要性相反的修飾，原因在于因為Xpl回路實質(zhì)上不受其偏置電流中的噪聲影響，所以仍然將提供(與現(xiàn)有技術(shù)相比)相對低噪聲帶隙基準(zhǔn)而不使用這樣的低噪聲電流源和電壓源。類似地，每個Xpl回路中的電阻器Rl和電容器Cl也是任選的，但是希望提供頻率補(bǔ)償并且防止Xpl回路中的峰化。在優(yōu)選實施例中，用于2BG基準(zhǔn)的圖6-1至6-3的實施例的低噪聲偏置電流源20、電流鏡22和偏置電壓生成器M以及六個Xpl回路也被用于圖4-1和4-2的IBG基準(zhǔn)。在這點上，在圖4-1中可以看到對應(yīng)IBG 基準(zhǔn)，三個電流鏡輸出僅耦合到地；而在圖6-1中，對于2BG的基準(zhǔn)，相同的那三個電流鏡被用來偏置三個附加Xpl回路。因此，相同的芯片可以用于在制造工藝期間通過具體掩蔽所確定的兩種基準(zhǔn)。當(dāng)然，本發(fā)明的低噪聲特性的關(guān)鍵是主要基于Xpl回路自身，每個所述 Xpl回路都是相對低噪聲并且實質(zhì)上不受其偏置電流IB中的噪聲影響。因此，級聯(lián)回路的噪聲不是相加的，而是僅作為每個Xpl回路中的每個晶體管的噪聲平方之和的平方根進(jìn)行累積。雖然第一 Xpl回路的PTAT輸出電壓具有相對低噪聲，但是第二級聯(lián)Xpl回路的PTAT
輸出電壓將具有第一 Xpl回路的PTAT輸出電壓的兩倍，但是將僅具有農(nóng)倍的噪聲電壓信噪比的噪聲。因此，信噪比(S/N)提高了在。在圖4-1中，電阻器R2至R5實際上作為無源電流源(詞語“電流源”在這里一般被用來包括電流宿(current sink))。類似地，圖6_1和6_2中的對應(yīng)電阻器用作無源電流源。作為替換形式，有源電流源可以被用于這些電阻器中的一些或全部。這在圖7-1以及圖8-1和8-2中圖示。圖7-2和8-3僅是圖4_2和6_3的重復(fù)，但是為了這些說明的完整性而被提供。然而，由于仿真指示有源電流源增加了基準(zhǔn)中的噪聲并且級聯(lián)的Xpl回路系列中的第一 Xpl回路的雙極電流源的凈空可能是微小的(marginal)，因此有源電流源的使用不是優(yōu)選的。在最一般的意義上，每個級聯(lián)的Xpl回路由四個E-B結(jié)所組成，四個E-B結(jié)被物理連接成第一和第二對使得偏置電流流過每一對，但是被電交叉耦合使得從第一對E-B結(jié)的末端或輸出到第二對E-B結(jié)的末端或輸出的電壓等于第一對E-B結(jié)中的第一 E-B結(jié)兩端的壓降加上第二對E-B結(jié)中的第二 E-B結(jié)兩端的壓降、減去第一對E-B結(jié)中的第三E-B結(jié)兩端的壓降與第二對E-B結(jié)中的第四E-B結(jié)兩端的壓降之和。在迄今為止所公開的級聯(lián)Xpl回路的實施例中，已將四個晶體管交叉耦合，其中一個(QN3)是二極管連接的而另一個(QN4) 優(yōu)選地以零集電極基極電壓工作。然而，如圖9所示，QN2和QN3可以是二極管連接的晶體管。這里，如圖9所示，不是以電壓對QN2進(jìn)行偏置，增加到現(xiàn)在兩個二極管連接的晶體管的偏置電流以向Xpl回路的每一側(cè)提供偏置電流IB。利用這一變化，圖4-1和4-2變?yōu)閳D 10-1和10-2，并且圖6-1至6-3變?yōu)閳D11-1至11-3。在這點上，Xpl電路的頂部和底部之間的電流源中的任何失配將僅累積并且傳送至級聯(lián)回路的末端，或者至少傳送至連接到電路地的第一級聯(lián)Xpl回路的該側(cè)。注意，優(yōu)選地不改變求和放大器的偏置，以便能夠更好地驅(qū)動與其耦合的微調(diào)電路。而且在所描述的實施例中，所述求和放大器是像圖10-1所示的Xpl回路的電路， 但是簡單地通過將晶體管QN5的基極發(fā)射極電壓添加到級聯(lián)Xpl回路的總PTAT電壓分量來生成CTAT電壓(VBE)分量。作為替換形式，舉例來說，生成最后PTAT電壓分量的Xpl回路的晶體管QN2的發(fā)射極、晶體管QNl的基極以及晶體管QN4的集電極之間的公共連接也
10可以被用作最后級聯(lián)Xpl回路的晶體管QNl的VBE與PTAT電壓分量之和。因此在這種替換形式中，所謂的求和放大器可以具有如同其它Xpl回路的E-B結(jié)面積比。然而，由這樣的回路所生成的PTAT電壓分量將不會被添加到級聯(lián)回路的總PTAT電壓輸出，因為所述公共連接僅將晶體管QNl的VBE添加到在先回路的總PTAT電壓分量，并且在所附的權(quán)利要求中不會被認(rèn)為是級聯(lián)的PTAT電壓電路之一。最后，雖然關(guān)于基本帶隙基準(zhǔn)公開并描述了本發(fā)明，但是如果需要，可以容易地包括所謂的曲率校正電路以進(jìn)一步平坦化所生成的帶隙電壓的溫度敏感性。曲率校正電路在現(xiàn)有技術(shù)中是眾所周知的并且不形成本發(fā)明的一部分。其中需要最大性能的一些實施例將包括曲率校正，而其中最小管芯大小是控制因素的其它實施例將不包括曲率校正。在其中使用曲率校正的一個實施例中，通過隨溫度改變通過圖4-1和4-2的一 BG實施例的求和放大器(圖5)的晶體管QN7和QN5的偏置電流IB，或者隨溫度改變通過求和放大器(圖5)的晶體管QN7和QN5并且通過圖6-1至6_3的二 BG實施例的晶體管QN9 (圖6_3)的偏置電流IB，來獲得校正。因此雖然在這里出于說明而非限制的目的公開了和描述了本發(fā)明的某些優(yōu)選實施例，但是本領(lǐng)域技術(shù)人員將要理解的是，可以對其進(jìn)行形式和細(xì)節(jié)上的各種改變而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種帶隙電壓基準(zhǔn)，包括多個級聯(lián)PTAT電壓電路和多個第一電流源，每個電路具有相同導(dǎo)電類型的第一至第四晶體管，每個所述晶體管均具有發(fā)射極、基極和集電極，第一晶體管的基極連接到第二晶體管的發(fā)射極和第四晶體管的集電極的公共連接，第四晶體管的基極連接到第三晶體管的發(fā)射極和第一晶體管的集電極的公共連接，第三晶體管的集電極連接到第三和第二晶體管的基極的公共連接并且連接到相應(yīng)第一電流源；用于向第二晶體管的集電極提供電流的電路；第三晶體管的發(fā)射極面積大于第一晶體管的發(fā)射極面積，并且第四晶體管的發(fā)射極面積大于第二晶體管的發(fā)射極面積；多個第二電流源；第一級聯(lián)PTAT電壓電路的第一晶體管的發(fā)射極連接到電源連接，最后級聯(lián)PTAT電壓電路的第四晶體管的發(fā)射極通過所述多個第二電流源中的最后一個而耦合到電源連接，并且提供PTAT輸出電壓；除最后級聯(lián)PTAT電壓電路之外的所有級聯(lián)PTAT電壓電路的第四晶體管的發(fā)射極通過第二電流源的相應(yīng)一個而連接到電源連接，并且連接到下一個級聯(lián)PTAT電壓電路的第一晶體管的發(fā)射極。
2.如權(quán)利要求1所述的帶隙基準(zhǔn)，其中所述第二電流源是第一晶體管。
3.如權(quán)利要求2所述的帶隙基準(zhǔn)，其中所述第一晶體管每個均具有被選擇為傾向于使得通過所有級聯(lián)PTAT電壓電路的第二和第四晶體管的電流相等的相應(yīng)電阻。
4.如權(quán)利要求1所述的帶隙基準(zhǔn)，其中所述第二電流源是有源電流源。
5.如權(quán)利要求1所述的帶隙基準(zhǔn)，其中用于向第二晶體管的集電極提供電流的電路是電壓源。
6.如權(quán)利要求5所述的帶隙基準(zhǔn)，進(jìn)一步包括多個第一電阻器，除最后級聯(lián)PTAT電壓電路之外的所有級聯(lián)PTAT電壓電路的第二晶體管通過第一電阻器的相應(yīng)一個而連接到電壓源，所述第一電阻器每個均具有被選擇為向所有級聯(lián)PTAT電壓電路的第二晶體管提供零集電極到基極電壓的相應(yīng)電阻。
7.如權(quán)利要求1所述的帶隙基準(zhǔn)，其中每個第二晶體管的集電極連接到第二晶體管的基極并且連接到第三晶體管的集電極和基極，由此用于向第二晶體管的集電極提供電流的電路是第一電流源。
8.如權(quán)利要求1所述的帶隙基準(zhǔn)，其中選擇所述多個第二電流源以使得通過第二和第四晶體管的電流與通過第三和第一晶體管的電流大約相同。
9.如權(quán)利要求1所述的帶隙基準(zhǔn)，進(jìn)一步包括具有相同導(dǎo)電類型的第五至第八晶體管的第一放大器，所述第五至第八晶體管每個均具有發(fā)射極、基極和集電極，第五晶體管的基極連接到第六晶體管的發(fā)射極和第八晶體管的集電極的公共連接，第八晶體管的基極連接到第七晶體管的發(fā)射極和第五晶體管的集電極的公共連接，第七晶體管的集電極連接到第七和第六晶體管的基極的公共連接并且連接到相應(yīng)電流源，第六晶體管的集電極連接到電壓源，第五晶體管的發(fā)射極連接到最后級聯(lián)PTAT電壓電路的第四晶體管的發(fā)射極，第八晶體管的發(fā)射極通過電流源連接到電源連接，第一放大器的BG輸出連接到第六晶體管的發(fā)射極、第八晶體管的集電極以及第五晶體管的基極的公共連接。
10.如權(quán)利要求9所述的帶隙基準(zhǔn)，其中第五至第八晶體管全部具有相同的發(fā)射極面積。
11.如權(quán)利要求9所述的帶隙基準(zhǔn)，進(jìn)一步由用于提供PTAT電壓微調(diào)的微調(diào)電路組成，該微調(diào)電路的輸入連接到第一放大器的BG輸出。
12.如權(quán)利要求11所述的帶隙基準(zhǔn)，進(jìn)一步由運算放大器以及第一和第二電阻器網(wǎng)絡(luò)組成，第二電阻器網(wǎng)絡(luò)的末端連接到電源連接，所述運算放大器的正輸入通過第一電阻器網(wǎng)絡(luò)連接到第一放大器的輸出，所述運算放大器的輸出被連接作為帶隙基準(zhǔn)的輸出并且通過與運算放大器的負(fù)輸入串聯(lián)的第四電阻器以及第二電阻器網(wǎng)絡(luò)連接到所述運算放大器的負(fù)輸入。
13.如權(quán)利要求12所述的帶隙基準(zhǔn)，進(jìn)一步由連接到第二電阻器網(wǎng)絡(luò)的第九晶體管組成，所述第九晶體管具有發(fā)射極、基極和集電極并且具有與第一至第八晶體管相同的導(dǎo)電類型，所述第九晶體管的基極連接到第二電阻器網(wǎng)絡(luò)，所述第九晶體管的集電極耦合到電壓源，并且所述第九晶體管的發(fā)射極通過電阻器或電流源耦合到電源連接并且通過第四電阻器耦合到運算放大器的負(fù)輸入。
14.如權(quán)利要求12所述的帶隙基準(zhǔn)，其中所述晶體管為npn晶體管并且所述電源連接為電路地。
全文摘要
本發(fā)明涉及低噪聲帶隙基準(zhǔn)。使用雙極晶體管交叉耦合回路的級聯(lián)和的低噪聲帶隙電壓基準(zhǔn)。這些回路被設(shè)計為提供一帶隙電壓基準(zhǔn)和二帶隙電壓基準(zhǔn)所需的總PTAT電壓。所述PTAT電壓噪聲是所述回路中的每個晶體管的噪聲電壓的平方之和的平方根。所述基準(zhǔn)的總噪聲可以遠(yuǎn)低于使用兩個或4個雙極器件來得到PTAT電壓并然后將該PTAT電壓增加到所需總PTAT電壓的方法。交叉耦合的回路也抵制使其偏置的電流中的噪聲。公開了可替換實施例。
文檔編號G05F1/56GK102207741SQ20111007830
公開日2011年10月5日 申請日期2011年3月30日 優(yōu)先權(quán)日2010年3月31日
發(fā)明者L. 維內(nèi) R. 申請人:馬克西姆綜合產(chǎn)品公司