專利名稱：電流自適應控制裝置的制作方法
技術領域：
本發(fā)明涉及集成電路技術領域，尤其涉及一種電流自適應控制裝置。
背景技術：
在集成電路中，往往需要輸出恒定的電流給相應器件，這個恒定的電流要求對工作條件以及外部條件變化不敏感。例如變化的電源電壓、溫度、工藝等引起輸出電流產生的變化，幾乎可以忽略。恒定的電流可以用恒定的電壓與恒定的電阻來產生。現(xiàn)有技術有兩種方式來實現(xiàn)恒定的電流，一種是采用集成電路外的分立電阻產生恒定的電流，進而經(jīng)過比例電流鏡放大，得到放大的恒定電流；另一種是則采用集成電路的內置電阻產生恒定的電流，進而經(jīng)過比例電流鏡放大，得到放大的恒定電流。但是在現(xiàn)在很多的電流調節(jié)應用中，對電流產生電路需要既滿足外接電阻可調， 又要滿足在無外接電阻時可以自主產生輸出電流。參見圖1所示，現(xiàn)有的電流自適應電路的一種具體實施方式
包括外接電阻電流源100，用于提供存在外接電阻時的外接電阻電流，包括基準電壓產生單元；運算放大器A，其正向輸入端連接基準電壓產生單元的輸出端；第一 NMOS管附’，其柵極連接運算放大器A的輸出端，其源極連接運算放大器A的反向輸入端，其漏極作為外接電阻電流源的輸出端；外接電阻連接端，連接運算放大器A的反向輸入端、第一 NMOS 管ΝΓ的源極和外接電阻R ；所述外接電阻電流源輸出端輸出的電流為II，所述Il =Vl/ R，其中V1為基準電壓產生單元產生的電壓，R為外接電阻R的阻值；內置電阻電流源200，用于提供不存在外接電阻時的內置電阻電流，包括電流源 12、第二 NMOS管Ν2’和第三NMOS管Ν3’，其中電流源12的輸出端、第二 NMOS管Ν2’的源極、第二 NMOS管Ν2，的柵極和第三NMOS管Ν3，的柵極相連，第二 NMOS管Ν2，的漏極和第三NMOS管Ν3’的漏極接地，第二 NMOS管Ν2’的柵極輸出電流12;第一電流鏡單元300，其輸入端與外接電阻電流源100的輸出端相連，用于對外接電阻電流源100輸出的電流11進行鏡像，包括第一 PMOS管ΡΓ和第二 PMOS管Ρ2’，其中 第一 PMOS管ΡΓ的源極和第二 PMOS管Ρ2，的源極連接電壓源VCC，第一 PMOS管Ρ1，的柵極、第一 PMOS管ΡΓ的漏極、第二 PMOS管Ρ2’的柵極和外接電阻電流源100的輸出端相連， 第二 PMOS管Ρ2’的漏極輸出電流Il的鏡像電流；第二電流鏡單元400，其輸入端連接內置電阻電流源200，用于對內置電阻電流源 200輸出的電流12進行鏡像，包括第三PMOS管Ρ3’和第四PMOS管Ρ4’，其中第三PMOS管 Ρ3’的源極和第四PMOS管Ρ4’的源極連接電壓源VCC，第三PMOS管Ρ3’的柵極、第三PMOS 管Ρ3’的漏極、第四PMOS管Ρ4’的柵極和內置電阻電流源200的輸出端相連，第四PMOS管 Ρ4’的漏極輸出電流12的鏡像電流；選擇單元500，用于選擇輸出外接電阻電流或內置電阻電流，包括輸入端口 S、反相器、第五PMOS管Ρ5’和第六PMOS管Ρ6’，其中輸入端口 S連接第五PMOS管Ρ5’的柵極和反相器的輸入端，第五PMOS管Ρ5’的源極和第六PMOS管Ρ6’的源極連接電壓源VCC，第五PMOS管P5，的漏極、第一 PMOS管ΡΓ的柵極、第一 PMOS管P1，的漏極、第二 PMOS管P2， 的柵極和外接電阻電流源100的輸出端相連，第六PMOS管P6’的漏極、第三PMOS管P3’的柵極、第三PMOS管P3’的漏極、第四PMOS管P4’的柵極和內置電阻電流源200的輸出端相連；輸出單元600，與第一電流鏡單元300和第二電流鏡單元400的輸出端相連，用于輸出電流Il的鏡像電流或者電流12的鏡像電流，當輸入端口 S的輸入電壓為高電平時，輸出電流Il的鏡像電流；當輸入端口 S的輸入電壓為低電平時，輸出電流12的鏡像電流。上述技術必須向輸入端口 S輸入專門的外部控制號來控制輸入端口 S的電壓狀態(tài)，從而確定是輸出外接電阻電流源的鏡像電流，還是輸出內置電阻電流源的鏡像電流，這就大大限制了其使用的靈活性，并增加了實現(xiàn)成本。

發(fā)明內容
本發(fā)明解決的問題是，提供一種電流自適應控制裝置，自動判斷是否存在外接電阻，當存在外接電阻時，自動輸出外接電阻電流源的鏡像電流；當不存在外接電阻時，自動輸出內置電阻電流源的鏡像電流。為解決上述問題，本發(fā)明提供了一種電流自適應控制裝置，包括外接電阻電流源，用于提供存在外接電阻時的外接電阻電流；內置電阻電流源，用于提供不存在外接電阻時的內置電阻電流，包括兩個輸出端；判斷單元，其輸入端連接外接電阻電流源以及接收基準電壓，用于判斷是否存在外接電阻，當所述外接電阻電流源與所述判斷單元連接點的電壓小于所述基準電壓時，判斷存在外接電阻；當所述外接電阻電流源與所述判斷單元連接點的電壓大于所述基準電壓時，判斷不存在外接電阻；第一開關單元，其一端連接外接電阻電流源，另一端連接電流鏡單元；第二開關單元，其一端連接內置電阻電流源的第一輸出端，另一端連接電流鏡單元；電流鏡單元，其輸入端連接第一開關單元和第二開關單元，當?shù)谝婚_關單元開啟、 第二開關單元關閉時，對外接電阻電流源提供的外接電阻電流進行鏡像，得到外接電阻電流的鏡像電流；當?shù)谝婚_關單元關閉、第二開關單元開啟時，對內置電阻電流源提供的內置電阻電流進行鏡像，得到內置電阻電流的鏡像電流；所述電流鏡單元包括兩個輸出端；開關控制單元，其輸入端連接判斷單元的輸出端、內置電阻電流源的第二輸出端和電流鏡單元的第一輸出端，所述電流鏡單元的第一輸出端的電流與所述內置電阻電流源第二輸出端的電流不相等，所述開關控制單元的輸出端連接第一開關單元和第二開關單元，用于控制第一開關單元和第二開關單元的開啟/關閉，當判斷單元判斷存在外接電阻時，使第一開關單元開啟，第二開關單元關閉；當判斷單元判斷不存在外接電阻時，使第二開關單元開啟，第一開關單元關閉；輸出單元，連接電流鏡單元的第二輸出端，用于輸出外接電阻電流的鏡像電流或者內置電阻電流的鏡像電流?？蛇x地，所述開關控制單元包括初始化單元、第一或非門、第二或非門、反相器、初始控制端、判斷控制端、外接控制端和內置控制端，其中所述初始化單元連接初始控制端的輸入端，初始化時，所述初始化單元給予所述初始控制端高電平狀態(tài)；初始化后，所述初始化單元給予所述初始控制端低電平；所述初始控制端的輸出端連接第一或非門的輸入端，第一或非門的輸出端連接內置控制端，所述內置控制端的輸出端連接第二開關單元、第二或非門和反相器的輸入端，所述內置控制端用于控制第二開關的開啟/關閉和外接控制端的狀態(tài)；所述反相器的輸出端連接外接控制端的輸入端，外接控制端的輸出端連接第一開關單元，所述外接控制端用于控制第一開關單元的開啟/關閉；所述判斷控制端的輸入端連接判斷單元的輸出端，所述判斷控制端的輸出端連接第二或非門的輸入端，第二或非門的輸出端連接第一或非門的輸入端?？蛇x地，所述外接電阻電流源包括第一運算放大器、第一 NMOS管和外接電阻連接端，其中第一運算放大器的正向輸入端輸入基準電壓；第一 NMOS管的柵極連接第一運算放大器的輸出端，其源極連接第一運算放大器的反向輸入端，其漏極作為外接電阻電流源的輸出端；外接電阻連接端連接第一運算放大器的反向輸入端和第一 NMOS管的源極?？蛇x地，所述內置電阻電流源包括第一電流源、第二NMOS管、第三NMOS管和第四 NMOS管，其中第一電流源的輸出端、第二 NMOS管的漏極、第二 NMOS管的柵極、第三NMOS 管的柵極和第四NMOS管的柵極相連，第二 NMOS管的源極、第三NMOS管的源極和第四NMOS 管的源極接地，所述第三NMOS管的漏極作為所述內置電阻電流源的第一輸出端，所述第四 NMOS管N4的漏極作為所述內置電阻電流源的第二輸出端?？蛇x地，當所述電流鏡單元的輸入電流與其第一輸出端的電流相等時，所述第三 NMOS管和第四NMOS管滿足以下關系ffN3 X Ln4 ^Wn4XLn3，其中WN3是第三NMOS管的溝道寬度，Ln3是第三NMOS管的溝道長度，Ln4是第四NMOS管的溝道長度，Wn4是第四NMOS管的溝道寬度?？蛇x地，所述判斷單元包括第二電流源、第三開關單元、第二運算放大器和第一電容，其中第二電流源的輸出端連接第三開關單元，第三開關單元、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，第二運算放大器的正向輸入端輸入基準電壓，第一電容的另一端接地，第二運算放大器的輸出端連接判斷控制端口，所述開關控
Vl
制單元初始化時，所述第三開關單元開啟，且滿足/S2< ；,其中R是外接電阻的阻值，Ib2
K
是第二電流源提供的電流，Vi是基準電壓?？蛇x地，所述第三開關單元包括第八PMOS管，所述第八PMOS管的源極連接所述第二電流源的輸出端，所述第八PMOS管的漏極、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，所述第八PMOS管的柵極連接內置控制端。可選地，所述第三開關單元包括第五NMOS管，所述第五NMOS管的漏極連接所述第二電流源的輸出端，所述第五NMOS管的源極、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，所述第五NMOS管的柵極連接外接控制端。可選地，所述第一開關單元包括第四PMOS管和第五PMOS管，其中第四PMOS管的柵極和第五PMOS管的柵極連接外接控制端口，第四PMOS管的漏極和第五PMOS管的漏極連接外接電阻電流源的輸出端，第四PMOS管的源極和第五PMOS管的源極連接電流鏡單元的輸入端。
可選地，所述第二開關單元包括第六PMOS管和第七PMOS管，其中第六PMOS管的柵極和第七PMOS管的柵極連接內置控制端口，第六PMOS管的漏極和第七PMOS管的漏極連接內置電阻電流源的輸出端，第六PMOS管的源極和第七PMOS管的源極連接電流鏡單元的輸入端?？蛇x地，所述初始化單元包括施密特觸發(fā)器和第二電容，其中第二電容的一端接地，第二電容的另一端、內置電阻電流源的第二輸出端、電流鏡單元的第一輸出端和施密特觸發(fā)器的輸入端相連，所述施密特觸發(fā)器的輸出端連接初始控制端?？蛇x地，所述初始化單元包括比較器和第二電容，其中第二電容的一端接地， 第二電容的另一端、內置電阻電流源的第二輸出端、電流鏡單元的第一輸出端和比較器的正向輸入端相連，所述比較器的輸出端連接初始控制端，所述比較器的反向輸入端輸入閾值電壓，當所述比較器正向輸入端的電壓小于所述閾值電壓時，所述初始控制端的狀態(tài)為高電平；當所述比較器正向輸入端的電壓大于所述閾值電壓時，所述初始控制端的狀態(tài)為低電平?？蛇x地，所述電流鏡單元包括第一PMOS管、第二PMOS管和第三PMOS管，其中第一 PMOS管的柵極、第二 PMOS管的柵極、第三PMOS管的柵極和第一 PMOS管的漏極連接，第一 PMOS管的源極、第二 PMOS管的源極和第三PMOS管的源極連接電壓源，第二 PMOS管的漏極作為電流鏡單元的第一輸出端，第三PMOS管的漏極作為電流鏡單元的第二輸出端，第三 PMOS管的漏極連接輸出單元的輸入端，第一 PMOS管的漏極作為電流鏡單元的輸入端。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點1)本發(fā)明增加了判斷單元，通過判斷單元得到是否存在外接電阻，進而開關控制單元根據(jù)判斷單元得到的信息，實現(xiàn)對第一開關單元和第二開關單元的控制，使得外接電阻電流源通過第一開關單元與電流鏡單元相連或者是內置電阻電流源通過第二開關單元與電流鏡單元相連，上述整個過程自動實現(xiàn)，不需要專門的外部控制信號，從而實現(xiàn)方式簡單，降低了生產成本；2)由于本發(fā)明適用于有外接電阻和無外接電阻兩種情況，因此可以支持外接電阻任意插拔，增加了其使用的靈活性；3)由于本發(fā)明不需要專門的外部控制信號，因此在外接電阻電流源和內置電阻電流源間進行選擇時，速度更快，靈敏性也更高。


圖1是現(xiàn)有技術中自適應電路控制裝置的電路示意圖；圖2是本發(fā)明提供的自適應電路控制裝置的結構示意圖；圖3是圖2中開關控制單元的結構示意圖；圖4是本發(fā)明第一實施例提供的自適應電路控制裝置的電路示意圖；圖5是圖4中控制端口的電路示意圖；圖6是本發(fā)明第二實施例提供的自適應電路控制裝置的電路示意圖。
具體實施例方式在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，所述示意圖只是實例，其在此不應限制本發(fā)明保護的范圍。正如背景技術所述，在同時包括外接電阻電流源和內置電阻電流源的電流自適應控制裝置中，現(xiàn)有技術需要專門的外部控制信號選擇外接電阻電流源或者是內置電阻電流源，這樣就大大限制了其實用的靈活性，并增加了實現(xiàn)成本。本發(fā)明提供了一種能自動判斷是否存在外接電阻的電流自適應控制裝置，增加了判斷單元，通過判斷單元得到是否存在外接電阻，進而開關控制單元根據(jù)判斷單元得到的信息，實現(xiàn)對第一開關單元和第二開關單元的控制，使得外接電阻電流源通過第一開關單元與電流鏡單元相連或者是內置電阻電流源通過第二開關單元與電流鏡單元相連，上述整個過程自動實現(xiàn)，不需要專門的外部控制信號，從而實現(xiàn)方式簡單，降低了生產成本。下面結合附圖對本發(fā)明的實施方式進行詳細的說明。參見圖2所示，本發(fā)明提供的自適應電路控制裝置，包括外接電阻電流源1、內置電阻電流源2、判斷單元3、第一開關單元4、第二開關單元5、開關控制單元6、電流鏡單元7 和輸出端口 8，其中外接電阻電流源1，用于提供存在外接電阻時的外接電阻電流；內置電阻電流源2，用于提供不存在外接電阻時的內置電阻電流；判斷單元3，其輸入端連接外接電阻電流源1，用于判斷是否存在外接電阻；第一開關單元4，其一端連接外接電阻電流源1，另一端連接電流鏡單元7 ；第二開關單元5，其一端連接內置電阻電流源2，另一端連接電流鏡單元7 ；開關控制單元6，其輸入端連接判斷單元3的輸出端，其輸出端連接第一開關單元 4和第二開關單元5，用于控制第一開關單元4和第二開關單元5的開啟/關閉，當判斷單元3判斷存在外接電阻時，使第一開關單元4開啟，第二開關單元5關閉；當判斷單元3判斷不存在外接電阻時，使第二開關單元5開啟，第一開關單元4關閉；電流鏡單元7，其輸入端連接第一開關單元4和第二開關單元5，當?shù)谝婚_關單元4 開啟、第二開關單元5關閉時，對外接電阻電流源1提供的外接電阻電流進行鏡像，得到外接電阻電流的鏡像電流；當?shù)谝婚_關單元4關閉、第二開關單元5開啟時，對內置電阻電流源2提供的內置電阻電流進行鏡像，得到內置電阻電流的鏡像電流；輸出單元8，連接電流鏡單元7的輸出端，用于輸出外接電阻電流的鏡像電流或者內置電阻電流的鏡像電流。其中，參見圖3所示，所述開關控制單元6包括初始化單元61、第一或非門62、第二或非門63、反相器64、初始控制端Si、判斷控制端S2、外接控制端S3和內置控制端S4, 其中所述初始化單元61連接初始控制端Sl的輸入端，初始化時，所述初始化單元61給予所述初始控制端Sl高電平狀態(tài)；初始化后，所述初始化單元61給予所述初始控制端Sl低電平；所述初始控制端的輸出端連接第一或非門62的輸入端，第一或非門62的輸出端連接內置控制端S4,所述內置控制端S4的輸出端連接第二開關單元5、第二或非門63和反相器 64的輸入端，所述內置控制端S4用于控制第二開關單元5的開啟/關閉和外接控制端S3 的狀態(tài)；所述反相器64的輸出端連接外接控制端S3的輸入端，外接控制端S3的輸出端連接第一開關單元4，所述外接控制端S3用于控制第一開關單元4的開啟/關閉；所述判斷控制端S2的輸入端連接判斷單元3的輸出端，所述判斷控制端S2的輸出端連接第二或非門63的輸入端，第二或非門63的輸出端連接第一或非門62的輸入端。分析圖3可知，所述初始控制端Si、判斷控制端S2、外接控制端S3和內置控制端 S4存在以下狀態(tài)關系當初始控制端Sl為高電平時，則內置控制端S4為低電平，外接控制端S3為高電平；當初始控制端Sl為低電平、判斷控制端S2為高電平時，則內置控制端S4 為高電平，外接控制端S3為低電平；當初始控制端Sl為低電平、判斷控制端S2也為低電平時，則內置控制端S4為低電平，外接控制端S3為高電平。參見圖4所示，本發(fā)明第一實施例提供的電流自適應控制裝置的電路圖，包括
第一運算放大器Al、第一 NMOS管附和外接電阻連接端組成的外接電阻電流源1， 用于提供存在外接電阻時的外接電阻電流源，其中第一運算放大器Al的正向輸入端輸入基準電壓Vl ；第一 NMOS管m的柵極連接第一運算放大器Al的輸出端，其源極連接第一運算放大器Al的反向輸入端，其漏極作為外接電阻電流源的輸出端；外接電阻連接端連接第一運算放大器Al的反向輸入端和第一 NMOS管m的源極，當存在外接電阻R時，所述外接電阻電流源輸出端輸出的電流為II，所述Il = V1/R，其中R為外接電阻R的阻值；第一電流源Ibi、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4組成的內置電阻電流源2，用于提供不存在外接電阻時的內置電阻電流源，其中第一電流源Ibi的輸出端、第二 NMOS管N2的漏極、第二 NMOS管N2的柵極、第三NMOS管N3的柵極和第四NMOS管 N4的柵極相連，第二 NMOS管N2的源極、第三NMOS管N3的源極和第四NMOS管N4的源極接地，第二 NMOS管N2的柵極輸出電流Ibi，所述第三NMOS管N3的漏極作為所述內置電阻電流源2的第一輸出端，所述第四NMOS管N4的漏極作為所述內置電阻電流源2的第二輸出端；第二電流源Ib2、第八PMOS管P8、第二運算放大器A2和第一電容Cl組成的判斷單元3，用于判斷是否存在外接電阻，其中第二電流源Ib2的輸出端連接第八PMOS管P8的源極，第八PMOS管P8的漏極、第二運算放大器A2的反向輸入端、第一電容Cl的一端和外接電阻連接端連接，第二運算放大器A2的正向輸入端輸入基準電壓VI，第一電容Cl的另一端接地，第二運算放大器A2的輸出端連接判斷控制端口 S2，第八PMOS管P8的柵極連接內置控制端S4, RX Ib2 < VI，其中R是外接電阻R的阻值，Ib2是第二電流源Ib2提供的電流；上述第八PMOS管P8作為第三開關單元，在初始化過程中，所述第三開關單元處于開啟狀態(tài)。第四PMOS管P4和第五PMOS管P5組成的第一開關單元4，其中第四PMOS管P4 的柵極和第五PMOS管P5的柵極連接外接控制端口 S3，第四PMOS管P4的漏極和第五PMOS 管P5的漏極連接外接電阻電流源1的輸出端，即第四PMOS管P4的漏極和第五PMOS管P5 的漏極連接第一 NMOS管附的漏極，第四PMOS管P4的源極和第五PMOS管P5的源極連接電流鏡單元7的輸入端；第六PMOS管P6和第七PMOS管P7組成的第二開關單元5，其中第六PMOS管P6 的柵極和第七PMOS管P7的柵極連接內置控制端口 S4，第六PMOS管P6的漏極和第七PMOS 管P7的漏極連接內置電阻電流源2的輸出端，即第六PMOS管P6的漏極和第七PMOS管P7 的漏極連接第三NMOS管N3的漏極，第六PMOS管P6的源極和第七PMOS管P7的源極連接電流鏡單元7的輸入端；第一 PMOS管Pl、第二 PMOS管P2和第三PMOS管P3組成的電流鏡單元7，其中第一 PMOS管Pl的柵極、第二 PMOS管P2的柵極、第三PMOS管P3的柵極和第一 PMOS管Pl的漏極連接，第一 PMOS管Pl的源極、第二 PMOS管P2的源極和第三PMOS管P3的源極連接電壓源VCC，第二 PMOS管P2的漏極作為電流鏡單元7的第一輸出端，第三PMOS管P3的漏極作為電流鏡單元7的第二輸出端，第三PMOS管P3的漏極連接輸出單元8的輸入端，電流鏡單元7的輸入端連接第一開關單元4和第二開關單元5，S卩第四PMOS管P4的源極和第六 PMOS管P6的源極連接第一 PMOS管Pl的漏極，第五PMOS管P5的源極連接第三PMOS管P3 的柵極、第二 PMOS管P2的柵極和第一 PMOS管Pl的柵極，第七PMOS管P7的源極連接第三 PMOS管P3的柵極、第二 PMOS管P2的柵極和第一 PMOS管Pl的柵極；當?shù)谝婚_關單元4開啟、第二開關單元5關閉時，電流鏡單元7對外接電阻電流源1提供的外接電阻電流進行鏡像，得到外接電阻電流的鏡像電流；當?shù)谝婚_關單元4關閉、第二開關單元5開啟時，電流鏡單元7對內置電阻電流源2提供的內置電阻電流進行鏡像，得到內置電阻電流的鏡像電流；施密特觸發(fā)器ST和第二電容C2組成的初始化單元61，其中第二電容的一端接地，第二電容的另一端、內置電阻電流源2的第二輸出端、電流鏡單元7的第一輸出端和施密特觸發(fā)器ST的輸入端相連，施密特觸發(fā)器ST的輸出端連接初始控制端Sl ；參見圖5所示，初始化單元61、第一或非門Norl、第二或非門Nor2、第一反相器 hvl、第二反相器hv2、第三反相器hv3、第四反相器hv4、第五反相器hv5、初始控制端 Si、判斷控制端S2、外接控制端S3和內置控制端S4組成的開關控制單元6，其中所述初始化單元61連接初始控制端Sl的輸入端，即所述施密特觸發(fā)器ST的輸出端連接初始控制端Sl的輸入端，初始化時，所述初始化單元61給予所述初始控制端Sl高電平狀態(tài)；初始化后，所述初始化單元61給予所述初始控制端Sl低電平；所述初始控制端的輸出端連接第一或非門Norl的輸入端，第一或非門Norl的輸出端連接第一反相器^wl的輸入端，第一反相器hvl的輸出端連接第二反相器的輸入端，第二反相器的輸出端連接內置控制端S4,所述內置控制端S4的輸出端連接第二開關單元5、第二或非門Nor2和第三反相器 Inv3的輸入端，所述內置控制端S4用于控制第二開關5的開啟/關閉和外接控制端S3的狀態(tài)；所述第三反相器的輸出端連接外接控制端S3的輸入端，外接控制端S3的輸出端連接第一開關單元4，所述外接控制端S3用于控制第一開關單元的開啟/關閉；所述判斷控制端S2的輸入端連接判斷單元3的輸出端，所述判斷控制端S2的輸出端連接第二或非門Nor2的輸入端，第二或非門Nor2的輸出端連接第四反相器的輸入端，第四反相器的輸出端連接第五反相器的輸入端，第五反相器的輸出端連接第一或非門Norl的輸入端；所述判斷單元3的輸入端連接內置控制端S2。輸出單元8，連接電流鏡單元7的輸出端，即第三PMOS管P3的漏極連接輸出單元8的輸入端，用于輸出外接電阻電流的鏡像電流或者內置電阻電流的鏡像電流。其中，所述外接電阻電流源1與現(xiàn)有技術相同，圖4所示的外接電阻電流源只是一種具體的實施方式，其不應限制本發(fā)明的保護范圍。其中，所述內置電阻電流源2具有兩個輸出端，由于第二 NMOS管N2和第三NMOS 管N3組成一個電流鏡，第二 NMOS管N2和第四NMOS管N4組成一個電流鏡，因此第三NMOS管N3漏極輸出的電流與第四NMOS管N4輸出的電流呈線性關系，即內置電阻電流源2的第一輸出端與第二輸出端的電流呈線性關系。其中，所述電流鏡單元7具有兩個輸出端，由于第一 PMOS管Pl和第二 PMOS管P2 組成一個電流鏡，第二 PMOS管P2和第三PMOS管P3組成一個電流鏡，因此第二 PMOS管P2 漏極輸出的電流與第三PMOS管P3的漏極輸出的電流呈線性關系，即電流鏡單元7的第一輸出端與第二輸出端的電流呈線性關系。其中，由于初始化單元61中包括第二電容C2，因此初始化時第二電容C2中并沒有電流，即VC2 = 0，從而施密特觸發(fā)器ST的輸入端電壓為“0” (低電平)，施密特觸發(fā)器ST 的輸出端電壓為“1”(高電平)，即初始化端口 Sl在初始化時的狀態(tài)為高電平。參見圖5所示，當初始化端口 Sl的狀態(tài)為高電平時，內置控制端S4的狀態(tài)為低電平，外接控制端S3的狀態(tài)為高電平，此時，第四PMOS管P4和第五PMOS管P5截止，第六 PMOS管P6和第七PMOS管P7導通，第八PMOS管P8開啟，即第一開關單元4關閉，第二開關單元5開啟。當?shù)诙_關單元5開啟時，第一電流源Ibi輸出的電流分為兩路，一路經(jīng)第二 NMOS管N2和第三NMOS管N3組成的電流鏡進行鏡像后，再經(jīng)第一 PMOS管Pl和第二 PMOS 管P2組成的電流鏡進行鏡像后流向第二電容C2 ；另一路經(jīng)第二 NMOS管N2和第四NMOS管 N4組成的電流鏡進行鏡像后直接流向第二電容C2。為了使VC2的電壓從初始時的低電平轉為高電平，第一路電流與第二路電流不能完全相等，即IbiXK1XK2^ IbiXK3，可簡化為 K1XK2 ^ K3，其中IB1是從第一電流源Ibi輸出的電流，K1是第二匪OS管N2和第三NMOS 管N3組成的電流鏡輸出電流與輸入電流之比，K2是第一 PMOS管Pl和第二 PMOS管P2組成的電流鏡輸出電流與輸入電流之比，K3是第二 NMOS管N2和第四NMOS管N4組成的電流
^ Wm, χ Lhri ^ Wpo χ Lm ^ Wma χ Lhri 鏡輸出電流與輸入電流之比，& =廣3 WN2 ,K2 = /2 Pl ,K3 =廣 N2，ffN3是第三NMOS
X ^N2[P2 X ^PlLn4 X Wn2
管N3的溝道寬度，Ln3是第三NMOS管N3的溝道長度，Ln2是第二 NMOS管N2的溝道長度， Wn2是第二 NMOS管N2的溝道寬度，Wn4是第四NMOS管N4的溝道寬度，Ln4是第四NMOS管N4 的溝道長度，Lpi是第一 PMOS管Pl的溝道長度，Wp2是第二 PMOS管P2的溝道寬度，Lp2是第二 PMOS管P2的溝道長度，Wpi是第一 PMOS管Pl的溝道寬度，K1XK2興K3進一步簡化為 WN3 X Wp2 X Lpi X Ln4 Φ Wn4 X Ln3 X Lp2 XNpio 在滿足 ffN3 X Wp2 X Lpi X Ln4 Φ ffN4 X Ln3 X Lp2 X Npi 的條件下，在對第二電容C2進行充電一段時間后，VC2的電壓會逐漸從低電平升高為高電平，當 VC2的電壓大于施密特觸發(fā)器ST的正向閾值電壓時，初始控制端Sl的狀態(tài)就會從“1” (高電平)轉為“0”(低電平)，此時完成初始化過程。本實施例中K1 = 1，K2 = 1，因此Wn3XLn4 Φ ~XLN3。需要說明的是，在此僅為舉例說明，其并不能限制本發(fā)明的保護范圍。如當電流鏡單元7的輸入端電流與第一輸出端電流相等時，所述第三NMOS管N3和第四NMOS管N4滿足In3XLn4 Φ WiN4XLN3，其中WN3是第三NMOS管N3的溝道寬度，Ln3是第三NMOS管N3的溝道長度，Ln4是第四NMOS管N4的溝道長度，Wn4是第四NMOS管N4的溝道寬度。本實施例采用施密特觸發(fā)器ST，從而在初始化過程中，保證初始控制端Sl輸出為 “1” ；初始化完成后，保證初始控制端Sl輸出為“0”。施密特觸發(fā)器ST的滯回作用可以保證在判斷比較的時候，其輸出時不會抖動，即保證了初始控制端Sl不會在“1”和“0”之間來回振蕩。
在初始化過程中，第一開關單元4關閉，第二開關單元5開啟，第八PMOS管P8開啟，所述判斷單元3的工作過程有兩種可能性1)當存在外接電阻R時，第一電容Cl的電壓值VCl為VC1 = RXIb2 < VI，其中 R為外接電阻R的阻值，Ib2為第二電流源Ib2輸出的電流，即第二運算放大器A2反向輸入端的電壓為VCl，此時第二運算放大器A2的輸出端為“0” (即低電平)，從而判斷控制端S2 的狀態(tài)為“1”(即高電平)。2)當不存在外接電阻R時，第一電容Cl的電壓就相當于通過處于導通狀態(tài)的第八 PMOS管P8上拉到電壓源VCC，此時第一電容Cl的電壓和VCC很接近，S卩電壓值VCl'為 VCl' ^ VCC > VI，此時第二運算放大器A2的輸出端為“1” (即高電平)，從而判斷控制端 S2的狀態(tài)為“0”(即低電平)。由以上分析可知，在初始化過程中，當判斷控制端S2的狀態(tài)為“1”時，存在外接電阻R ；當判斷控制端S2的狀態(tài)為“0”時，不存在外接電阻R，即通過提取初始化過程中判斷控制端S2的狀態(tài)就可得知是否存在外接電阻R。在初始化完成后，初始控制端Sl的狀態(tài)為“0”，判斷控制端S2的狀態(tài)為“ 1 (存在外接電阻R時)”或“0 (不存在外接電阻R時)”，再次參見圖5所示，當初始控制端Sl的狀態(tài)為“0”，判斷控制端S2的狀態(tài)也為“1 (存在外接電阻R時)”時，外接控制端S3的狀態(tài)為 “0”，內置控制端S4的狀態(tài)為“1”;當初始控制端Sl的狀態(tài)為“0”，判斷控制端S2的狀態(tài)為 “0(不存在外接電阻R時)”時，外接控制端S3的狀態(tài)為“1”，內置控制端S4的狀態(tài)為“0”。下面分別討論初始化后，存在電阻和不存在電阻的兩種不同情況。當存在外接電阻R，即初始控制端Sl的狀態(tài)為“0”，判斷控制端S2的狀態(tài)為“1”， 外接控制端S3的狀態(tài)為“0”，內置控制端S4的狀態(tài)為“1”時，第四PMOS管P4和第五PMOS 管P5均開啟，而第六PMOS管P6和第七PMOS管P7均關閉，即第一開關單元4開啟，第二開關單元5關閉，此時外接電阻電流源1通過第一開關單元與第一 PMOS管Pl和第三PMOS管 P3組成的電流鏡單元3連接，內置電阻電流源2與電流鏡單元3沒有連接，即電流鏡單元3 對外接電阻電流源輸出的電流Il (即Il =V1/R)進行鏡像，最后由輸出單元8輸出電流鏡單元3對電流Il的鏡像電流。當不存在外接電阻R，即初始控制端Sl的狀態(tài)為“0”，判斷控制端S2的狀態(tài)為 “0”，外接控制端S3的狀態(tài)為“1”，內置控制端S4的狀態(tài)為“0”時，第六PMOS管P6和第七 PMOS管P7均開啟，而第四PMOS管P4和第五PMOS管均關閉，即第一開關單元4關閉，第二開關單元5開啟，此時內置電阻電流源2通過第二開關單元5與第一 PMOS管Pl和第三PMOS 管P3組成的電流鏡單元3連接，外接電阻電流源1與電流鏡單元3沒有連接，即電流鏡單元3對內置電阻電流源輸出端電流12(當K1 = 1時，12 = Ibi)進行鏡像，最后由輸出單元輸出電流鏡單元3對電流12的鏡像電流。參見圖6所示，本發(fā)明第二實施例提供的電流自適應控制裝置的電路示意圖，其與第一實施例的區(qū)別在于第八PMOS管P8被第五NMOS管N5替代，此時由第五NMOS管N5 作為第三開關單元；第八PMOS管P8的柵極連接內置控制端S4被第五NMOS管N5的柵極連接外接控制端S3代替，在初始化過程中，所述第三開關單元處于開啟狀態(tài)；施密特觸發(fā)器 ST被電壓比較器B代替，所述比較器B的正向輸入端、第二電容C2的另一端、內置電阻電流源2的第二輸出端和電流鏡單元7的第一輸出端分別兩兩相連，所述比較器B的反向輸入端輸入閾值電壓V2。在比較器B的正向輸入端的電壓從0升至閾值電壓V2的過程中，應使判斷單元3完成是否存在外接電阻的判斷過程本實施例中所述閾值電壓V2從基準電壓 Vl中分壓得到，所述比較器B的輸出端連接初始控制端Sl ；其余與第一實施例相同。需要說明的是，在本發(fā)明的其他實施例中，所述閾值電壓V2還可以直接從電壓源VCC中分壓實現(xiàn)或者采用其他方式實現(xiàn)，在此不應限制本發(fā)明的保護范圍。在第二實施例初始化時，電壓VC2小于電壓比較器B的閾值電壓V2，初始控制端 Sl的狀態(tài)為“1”，外接控制端S3的狀態(tài)為“0”，從而第五NMOS管N5導通，此時當存在外接電阻R，判斷控制端S2的狀態(tài)為“1”;當不存在外接電阻R時，判斷控制端S2的狀態(tài)為“0”。 當電壓VC2的電壓大于電壓比較器B的閾值電壓V2時，初始控制端Sl的狀態(tài)為“0”，從而完成初始化過程。在完成初始化過程后，第二實施例其余的工作過程同第一實施例相同，在此不再贅述。在上述兩個實施例中，增加了判斷單元，通過判斷單元得到是否存在外接電阻，進而開關控制單元根據(jù)判斷單元得到的信息，實現(xiàn)對第一開關單元和第二開關單元的控制， 使得外接電阻電流源通過第一開關單元與電流鏡單元相連或者是內置電阻電流源通過第二開關單元與電流鏡單元相連，上述整個過程自動實現(xiàn)，不需要專門的外部控制信號，從而實現(xiàn)方式簡單，降低了生產成本；由于本發(fā)明實施例適用于有外接電阻和無外接電阻兩種情況，因此可以支持外接電阻任意插拔，增加了其使用的靈活性；由于不需要專門的外部控制信號，因此在外接電阻電流源和內置電阻電流源間進行選擇時，速度更快，靈敏性也更尚ο以上所述，僅是本發(fā)明的較佳實施例，并非對本發(fā)明作任何形式上的限制，凡是依據(jù)本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬本發(fā)明技術方案的保護范圍。
權利要求
1.一種電流自適應控制裝置，其特征在于，包括外接電阻電流源，用于提供存在外接電阻時的外接電阻電流； 內置電阻電流源，用于提供不存在外接電阻時的內置電阻電流，包括兩個輸出端； 判斷單元，其輸入端連接外接電阻電流源以及接收基準電壓，用于判斷是否存在外接電阻，當所述外接電阻電流源與所述判斷單元連接點的電壓小于所述基準電壓時，判斷存在外接電阻；當所述外接電阻電流源與所述判斷單元連接點的電壓大于所述基準電壓時， 判斷不存在外接電阻；第一開關單元，其一端連接外接電阻電流源，另一端連接電流鏡單元； 第二開關單元，其一端連接內置電阻電流源的第一輸出端，另一端連接電流鏡單元； 電流鏡單元，其輸入端連接第一開關單元和第二開關單元，當?shù)谝婚_關單元開啟、第二開關單元關閉時，對外接電阻電流源提供的外接電阻電流進行鏡像，得到外接電阻電流的鏡像電流；當?shù)谝婚_關單元關閉、第二開關單元開啟時，對內置電阻電流源提供的內置電阻電流進行鏡像，得到內置電阻電流的鏡像電流；所述電流鏡單元包括兩個輸出端；開關控制單元，其輸入端連接判斷單元的輸出端、內置電阻電流源的第二輸出端和電流鏡單元的第一輸出端，所述電流鏡單元的第一輸出端的電流與所述內置電阻電流源第二輸出端的電流不相等，所述開關控制單元的輸出端連接第一開關單元和第二開關單元，用于控制第一開關單元和第二開關單元的開啟/關閉，當判斷單元判斷存在外接電阻時，使第一開關單元開啟，第二開關單元關閉；當判斷單元判斷不存在外接電阻時，使第二開關單元開啟，第一開關單元關閉；輸出單元，連接電流鏡單元的第二輸出端，用于輸出外接電阻電流的鏡像電流或者內置電阻電流的鏡像電流。
2.根據(jù)權利要求1所述的電流自適應控制裝置，其特征在于，所述開關控制單元包括 初始化單元、第一或非門、第二或非門、反相器、初始控制端、判斷控制端、外接控制端和內置控制端，其中所述初始化單元連接初始控制端的輸入端，初始化時，所述初始化單元給予所述初始控制端高電平狀態(tài)；初始化后，所述初始化單元給予所述初始控制端低電平； 所述初始控制端的輸出端連接第一或非門的輸入端，第一或非門的輸出端連接內置控制端，所述內置控制端的輸出端連接第二開關單元、第二或非門和反相器的輸入端，所述內置控制端用于控制第二開關的開啟/關閉和外接控制端的狀態(tài)；所述反相器的輸出端連接外接控制端的輸入端，外接控制端的輸出端連接第一開關單元，所述外接控制端用于控制第一開關單元的開啟/關閉；所述判斷控制端的輸入端連接判斷單元的輸出端，所述判斷控制端的輸出端連接第二或非門的輸入端，第二或非門的輸出端連接第一或非門的輸入端。
3.根據(jù)權利要求1所述的電流自適應控制裝置，其特征在于，所述外接電阻電流源包括第一運算放大器、第一 NMOS管和外接電阻連接端，其中第一運算放大器的正向輸入端輸入基準電壓；第一 NMOS管的柵極連接第一運算放大器的輸出端，其源極連接第一運算放大器的反向輸入端，其漏極作為外接電阻電流源的輸出端；外接電阻連接端連接第一運算放大器的反向輸入端和第一 NMOS管的源極。
4.根據(jù)權利要求1所述的電流自適應控制裝置，其特征在于，所述內置電阻電流源包括第一電流源、第二 NMOS管、第三NMOS管和第四NMOS管，其中第一電流源的輸出端、第二 NMOS管的漏極、第二 NMOS管的柵極、第三NMOS管的柵極和第四NMOS管的柵極相連，第二 NMOS管的源極、第三NMOS管的源極和第四NMOS管的源極接地，所述第三NMOS管的漏極作為所述內置電阻電流源的第一輸出端，所述第四NMOS管N4的漏極作為所述內置電阻電流源的第二輸出端。
5.根據(jù)權利要求4所述的電流自適應控制裝置，其特征在于，當所述電流鏡單元的輸入電流與其第一輸出端的電流相等時，所述第三NMOS管和第四NMOS管滿足以下關系 Wn3XLn4 Φ Wn4X Ln3，其中是第三NMOS管的溝道寬度，Ln3是第三NMOS管的溝道長度，Ln4 是第四NMOS管的溝道長度，Wn4是第四NMOS管的溝道寬度。
6.根據(jù)權利要求2所述的電流自適應控制裝置，其特征在于，所述判斷單元包括第二電流源、第三開關單元、第二運算放大器和第一電容，其中第二電流源的輸出端連接第三開關單元，第三開關單元、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，第二運算放大器的正向輸入端輸入基準電壓，第一電容的另一端接地，第二運算放大器的輸出端連接判斷控制端口，所述開關控制單元初始化時，所述第三開關單元開啟，且Vl滿足/S2 <;，其中R是外接電阻的阻值，IB2是第二電流源提供的電流，Vl是基準電壓。 K
7 根據(jù)權利要求6所述的電流自適應控制裝置，其特征在于，所述第三開關單元包括第八PMOS管，所述第八PMOS管的源極連接所述第二電流源的輸出端，所述第八PMOS管的漏極、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，所述第八 PMOS管的柵極連接內置控制端。
8.根據(jù)權利要求6所述的電流自適應控制裝置，其特征在于，所述第三開關單元包括第五NMOS管，所述第五NMOS管的漏極連接所述第二電流源的輸出端，所述第五NMOS管的源極、第二運算放大器的反向輸入端、第一電容的一端和外接電阻電流源相連，所述第五 NMOS管的柵極連接外接控制端。
9.根據(jù)權利要求2所述的電流自適應控制裝置，其特征在于，所述第一開關單元包括 第四PMOS管和第五PMOS管，其中第四PMOS管的柵極和第五PMOS管的柵極連接外接控制端口，第四PMOS管的漏極和第五PMOS管的漏極連接外接電阻電流源的輸出端，第四PMOS 管的源極和第五PMOS管的源極連接電流鏡單元的輸入端。
10.根據(jù)權利要求2所述的電流自適應控制裝置，其特征在于，所述第二開關單元包括第六PMOS管和第七PMOS管，其中第六PMOS管的柵極和第七PMOS管的柵極連接內置控制端口，第六PMOS管的漏極和第七PMOS管的漏極連接內置電阻電流源的輸出端，第六 PMOS管的源極和第七PMOS管的源極連接電流鏡單元的輸入端。
11.根據(jù)權利要求2所述的電流自適應控制裝置，其特征在于，所述初始化單元包括 施密特觸發(fā)器和第二電容，其中第二電容的一端接地，第二電容的另一端、內置電阻電流源的第二輸出端、電流鏡單元的第一輸出端和施密特觸發(fā)器的輸入端相連，所述施密特觸發(fā)器的輸出端連接初始控制端。
12.根據(jù)權利要求2所述的電流自適應控制裝置，其特征在于，所述初始化單元包括 比較器和第二電容，其中第二電容的一端接地，第二電容的另一端、內置電阻電流源的第二輸出端、電流鏡單元的第一輸出端和比較器的正向輸入端相連，所述比較器的輸出端連接初始控制端，所述比較器的反向輸入端輸入閾值電壓，當所述比較器正向輸入端的電壓小于所述閾值電壓時，所述初始控制端的狀態(tài)為高電平；當所述比較器正向輸入端的電壓大于所述閾值電壓時，所述初始控制端的狀態(tài)為低電平。
13.根據(jù)權利要求1所述的電流自適應控制裝置，其特征在于，所述電流鏡單元包括 第一 PMOS管、第二 PMOS管和第三PMOS管，其中第一 PMOS管的柵極、第二 PMOS管的柵極、 第三PMOS管的柵極和第一 PMOS管的漏極連接，第一 PMOS管的源極、第二 PMOS管的源極和第三PMOS管的源極連接電壓源，第二 PMOS管的漏極作為電流鏡單元的第一輸出端，第三 PMOS管的漏極作為電流鏡單元的第二輸出端，第三PMOS管的漏極連接輸出單元的輸入端， 第一 PMOS管的漏極作為電流鏡單元的輸入端。
全文摘要
一種集成電路技術領域的電流自適應控制裝置，包括外接電阻電流源；內置電阻電流源；判斷單元，用于判斷是否存在外接電阻；第一開關單元；第二開關單元；開關控制單元，用于控制第一開關單元和第二開關單元的開啟/關閉，當判斷單元判斷存在外接電阻時，使第一開關單元開啟，第二開關單元關閉；當判斷單元判斷不存在外接電阻時，使第二開關單元開啟，第一開關單元關閉；電流鏡單元；輸出單元，用于輸出外接電阻電流的鏡像電流或者內置電阻電流的鏡像電流。本發(fā)明自動實現(xiàn)電流的輸出控制，不需要專門的外部控制信號，從而實現(xiàn)方式簡單，降低了生產成本，增加了其使用的靈活性，且提高了速度和靈敏性。
文檔編號G05F3/26GK102183989SQ20111009439
公開日2011年9月14日 申請日期2011年4月14日 優(yōu)先權日2011年4月14日
發(fā)明者余維學, 孫洪軍, 尹輝, 王朝, 陳康 申請人:上海艾為電子技術有限公司