專利名稱：采樣模塊的設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采樣模塊的設(shè)計(jì)方法，特別是涉及一種適用電力系統(tǒng)測(cè)控裝置的信號(hào)采樣的模塊化設(shè)計(jì)方法，屬于電工技術(shù)領(lǐng)域。
背景技術(shù)：
隨著智能電網(wǎng)的發(fā)展，數(shù)字化變電站技術(shù)得到了快速的發(fā)展和應(yīng)用，當(dāng)前數(shù)字化變電站建設(shè)中往往既有傳統(tǒng)的電磁式互感器也有數(shù)字式傳感器，并且在今后一段時(shí)間內(nèi)， 電磁式互感器和數(shù)字式傳感器將并存使用。這就要求測(cè)控裝置既能夠接入傳統(tǒng)電磁式互感器又能采集數(shù)字式傳感器的信號(hào)。嵌入式系統(tǒng)處理器不具備足夠的外圍接口來(lái)直接控制采樣和接收采樣數(shù)據(jù)。特別是對(duì)于不同類型的信號(hào)，如果使用處理器直接控制采樣，會(huì)加大編程難度，不容易維護(hù)，并且硬件結(jié)構(gòu)復(fù)雜，增加成本。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是克服現(xiàn)有技術(shù)存在的問(wèn)題，提出一種采樣模塊的設(shè)計(jì)方法，能夠適應(yīng)對(duì)模擬信號(hào)和數(shù)字信號(hào)的采樣，且采樣模塊可獨(dú)立運(yùn)行，接口靈活簡(jiǎn)潔。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是該采樣模塊的設(shè)計(jì)方法，包括模擬 /數(shù)字轉(zhuǎn)換器ADC、多路開關(guān)和光電收發(fā)元件，其特征在于設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，電磁式互感器通過(guò)多路開關(guān)、模擬/數(shù)字轉(zhuǎn)換器ADC與現(xiàn)場(chǎng)可編程門陣列FPGA相連，光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA互連，電子式互感器通過(guò)光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA相連，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA通過(guò)串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線與CPU相連。串行管理總線為SPI總線，控制信號(hào)線為I/O接口。CPU模塊通過(guò)串行管理總線給采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA寫入采樣控制參數(shù)，CPU通過(guò)I/O控制信號(hào)線產(chǎn)生采樣觸發(fā)信號(hào)，采樣控制模塊的現(xiàn)場(chǎng)可編程門陣列FPGA 根據(jù)采樣觸發(fā)信號(hào)及寫入的采樣控制參數(shù)產(chǎn)生采樣控制信號(hào)，控制多路開關(guān)的通斷順序以及模擬/數(shù)字轉(zhuǎn)換器ADC的采樣觸發(fā)時(shí)間，并接收模擬/數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)換好的采樣數(shù)據(jù)，存入現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中。當(dāng)接入數(shù)字式互感器時(shí)，現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部根據(jù)設(shè)定參數(shù)產(chǎn)生控制信號(hào)，并接收數(shù)字互感器通過(guò)光纖傳輸過(guò)來(lái)的采樣值數(shù)據(jù)，該采樣值數(shù)據(jù)存放到現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中，數(shù)據(jù)發(fā)送模塊通過(guò)串行數(shù)據(jù)總線把現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部 RAM中的采樣數(shù)據(jù)發(fā)送到CPU，并根據(jù)設(shè)定的參數(shù)判斷是否產(chǎn)生中斷信號(hào)，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA接收CPU的控制信號(hào)及配置數(shù)據(jù)并向CPU傳送采樣數(shù)據(jù)。與現(xiàn)有技術(shù)相比，本發(fā)明采樣模塊的設(shè)計(jì)方法所具有的有益效果是1、能夠適應(yīng)對(duì)模擬信號(hào)和數(shù)字信號(hào)的采樣，且采樣模塊可獨(dú)立運(yùn)行。2、標(biāo)準(zhǔn)化CPU模塊與采樣模塊間的接口，對(duì)采樣模塊進(jìn)行封裝，使其對(duì)外接口簡(jiǎn)潔易用，采樣模塊元件更換升級(jí)均不影響其它模塊的硬件結(jié)構(gòu)和軟件程序。
3
3、接口采用的總線具有普遍通用性，一般的CPU均可以很好的支持，特殊情況亦可以簡(jiǎn)單修改現(xiàn)場(chǎng)可編程門陣列FPGA程序以適應(yīng)，而不需要重新設(shè)計(jì)硬件，從而大大增加了測(cè)控裝置的靈活性，并降低其制造維護(hù)成本。


圖1為本發(fā)明的采樣模塊的設(shè)計(jì)方法原理框圖；圖2為圖1采樣模塊內(nèi)部原理框圖；圖3為本發(fā)明的模擬量采樣流程框圖。圖1-3是本發(fā)明的最佳實(shí)施例。
具體實(shí)施例方式下面結(jié)合附圖1-3對(duì)本發(fā)明的采樣模塊的設(shè)計(jì)方法作進(jìn)一步說(shuō)明。如圖1所示，采樣模塊與CPU模塊間的接口為通用串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線。如圖2所示，采樣模塊內(nèi)部包含有現(xiàn)場(chǎng)可編程門陣列FPGA、模擬/數(shù)字轉(zhuǎn)換器 ADC、多路開關(guān)和光電收發(fā)元件，電磁式互感器通過(guò)多路開關(guān)、模擬/數(shù)字轉(zhuǎn)換器ADC與現(xiàn)場(chǎng)可編程門陣列FPGA相連，光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA互連，電子式互感器通過(guò)光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA相連，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA通過(guò)串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線與CPU相連。利用SPI總線設(shè)計(jì)串行管理總線，利用I/O接口設(shè)計(jì)控制信號(hào)線。采樣模塊對(duì)電磁式互感器或數(shù)字式傳感器的模擬量進(jìn)行采集。使用硬件設(shè)計(jì)語(yǔ)言，設(shè)計(jì)現(xiàn)場(chǎng)可編程門陣列FPGA與CPU模塊相連的高速串行口通信模塊，用于傳送采樣數(shù)據(jù)，設(shè)計(jì)SPI通信模塊用于采樣模塊管理參數(shù)的傳輸，設(shè)計(jì)I/O控制模塊用于采樣觸發(fā)及握手、中斷等控制信號(hào)。設(shè)計(jì)模擬/數(shù)字轉(zhuǎn)換器ADC及多路開關(guān)時(shí)序控制模塊，根據(jù)設(shè)定的參數(shù)控制采樣時(shí)序。根據(jù)數(shù)字互感器參數(shù)設(shè)計(jì)數(shù)字互感器采樣模塊，按照設(shè)定參數(shù)控制并接收數(shù)字式傳感器的采樣數(shù)據(jù)。如圖3所示，使用時(shí)，CPU通過(guò)串行管理總線給采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA 參數(shù)模塊寫入采樣控制參數(shù)，之后CPU通過(guò)I/O控制信號(hào)線產(chǎn)生采樣觸發(fā)信號(hào)，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA根據(jù)采樣觸發(fā)信號(hào)及寫入的采樣控制參數(shù)產(chǎn)生采樣控制信號(hào)，控制多路開關(guān)的通斷順序以及模擬/數(shù)字轉(zhuǎn)換器ADC的采樣觸發(fā)時(shí)間，并接收模擬/數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)換好的采樣數(shù)據(jù)，存入現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中。當(dāng)接入數(shù)字式傳感器時(shí)，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部數(shù)字式傳感器根據(jù)設(shè)定參數(shù)產(chǎn)生控制信號(hào)，并接收數(shù)字互感器通過(guò)光纖傳輸過(guò)來(lái)的采樣值數(shù)據(jù)，數(shù)據(jù)存放到現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中。數(shù)據(jù)發(fā)送模塊通過(guò)高速串行數(shù)據(jù)總線口把現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中采樣數(shù)據(jù)發(fā)送到CPU，并根據(jù)設(shè)定的參數(shù)判斷是否產(chǎn)生中斷信號(hào)。本發(fā)明采用現(xiàn)場(chǎng)可編程門陣列FPGA芯片設(shè)計(jì)采樣模塊，封裝底層硬件，提供標(biāo)準(zhǔn)接口。其特點(diǎn)在于1、采樣模塊基于現(xiàn)場(chǎng)可編程門陣列FPGA技術(shù)，能夠接收CPU的控制信號(hào)及配置數(shù)據(jù)并向CPU模塊傳送采樣數(shù)據(jù)；
2、采樣模塊與CPU模塊間抽象為通用串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線.
一入 ，3、采樣模塊具備對(duì)多路開關(guān)、ADC等器件的時(shí)序控制以對(duì)模擬信號(hào)進(jìn)行采樣，也能夠?qū)?shù)字式傳感器控制采樣。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非是對(duì)本發(fā)明作其它形式的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或改型為等同變化的等效實(shí)施例。但是凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與改型，仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.采樣模塊的設(shè)計(jì)方法，包括模擬/數(shù)字轉(zhuǎn)換器ADC、多路開關(guān)和光電收發(fā)元件，其特征在于設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，電磁式互感器通過(guò)多路開關(guān)、模擬/數(shù)字轉(zhuǎn)換器ADC 與現(xiàn)場(chǎng)可編程門陣列FPGA相連，光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA互連，電子式互感器通過(guò)光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA相連，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA 通過(guò)串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線與CPU相連。
2.根據(jù)權(quán)利要求1所述的采樣模塊的設(shè)計(jì)方法，其特征在于串行管理總線為SPI總線，控制信號(hào)線為I/O接口。
3.根據(jù)權(quán)利要求1或2所述的采樣模塊的設(shè)計(jì)方法，其特征在于CPU模塊通過(guò)串行管理總線給采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA寫入采樣控制參數(shù)，CPU通過(guò)I/O控制信號(hào)線產(chǎn)生采樣觸發(fā)信號(hào)，采樣控制模塊的現(xiàn)場(chǎng)可編程門陣列FPGA根據(jù)采樣觸發(fā)信號(hào)及寫入的采樣控制參數(shù)產(chǎn)生采樣控制信號(hào)，控制多路開關(guān)的通斷順序以及模擬/數(shù)字轉(zhuǎn)換器ADC 的采樣觸發(fā)時(shí)間，并接收模擬/數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)換好的采樣數(shù)據(jù)，存入現(xiàn)場(chǎng)可編程門陣列 FPGA內(nèi)部RAM中。
4.根據(jù)權(quán)利要求1所述的采樣模塊的設(shè)計(jì)方法，其特征在于當(dāng)接入數(shù)字式互感器時(shí)， 現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部根據(jù)設(shè)定參數(shù)產(chǎn)生控制信號(hào)，并接收數(shù)字互感器通過(guò)光纖傳輸過(guò)來(lái)的采樣值數(shù)據(jù)，該采樣值數(shù)據(jù)存放到現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中，數(shù)據(jù)發(fā)送模塊通過(guò)串行數(shù)據(jù)總線把現(xiàn)場(chǎng)可編程門陣列FPGA內(nèi)部RAM中的采樣數(shù)據(jù)發(fā)送到CPU，并根據(jù)設(shè)定的參數(shù)判斷是否產(chǎn)生中斷信號(hào)，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA接收CPU的控制信號(hào)及配置數(shù)據(jù)并向CPU傳送采樣數(shù)據(jù)。
全文摘要
一種采樣模塊的設(shè)計(jì)方法，適用電力系統(tǒng)測(cè)控裝置的信號(hào)采樣的模塊化設(shè)計(jì)方法，屬于電工技術(shù)領(lǐng)域。包括模擬/數(shù)字轉(zhuǎn)換器ADC、多路開關(guān)和光電收發(fā)元件，其特征在于設(shè)置現(xiàn)場(chǎng)可編程門陣列FPGA，電磁式互感器通過(guò)多路開關(guān)、模擬/數(shù)字轉(zhuǎn)換器ADC與現(xiàn)場(chǎng)可編程門陣列FPGA相連，光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA互連，電子式互感器通過(guò)光電收發(fā)元件與現(xiàn)場(chǎng)可編程門陣列FPGA相連，采樣模塊的現(xiàn)場(chǎng)可編程門陣列FPGA通過(guò)串行數(shù)據(jù)總線、控制信號(hào)線和串行管理總線與CPU相連。具有能夠適應(yīng)對(duì)模擬信號(hào)和數(shù)字信號(hào)的采樣，且采樣模塊可獨(dú)立運(yùn)行，接口靈活簡(jiǎn)潔等優(yōu)點(diǎn)。
文檔編號(hào)G05B19/05GK102346455SQ20111011076
公開日2012年2月8日 申請(qǐng)日期2011年4月29日 優(yōu)先權(quán)日2011年4月29日
發(fā)明者孫瑞正, 徐丙垠, 方善忠, 王敬華, 王超, 賈明娜 申請(qǐng)人:山東科匯電力自動(dòng)化有限公司