專(zhuān)利名稱(chēng)：基于vme總線的多軸運(yùn)動(dòng)控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于VME總線的運(yùn)動(dòng)控制裝置。
背景技術(shù)：
隨著數(shù)控技術(shù)的發(fā)展，被控系統(tǒng)的復(fù)雜度不斷地提高，對(duì)運(yùn)動(dòng)控制器的要求也越 來(lái)越苛刻。由于硬件(如主控芯片MCU)的限制，傳統(tǒng)的控制裝置在高速、高精密運(yùn)動(dòng)控制 中，為滿(mǎn)足足夠小的伺服周期(通常可能是IOOus以?xún)?nèi))，只能夠?qū)崿F(xiàn)幾個(gè)運(yùn)動(dòng)軸的運(yùn)動(dòng)，甚 至只能完成單軸運(yùn)動(dòng)。而如今的很多數(shù)控系統(tǒng)已經(jīng)從單軸運(yùn)動(dòng)發(fā)展到十幾個(gè)軸聯(lián)合運(yùn)動(dòng)的 情形，且系統(tǒng)對(duì)控制精度和速度的要求越來(lái)越高，例如在半導(dǎo)體制造過(guò)程中，工件臺(tái)往往需 要在很短的時(shí)間產(chǎn)生一個(gè)足夠大的速度，以保證整個(gè)光刻過(guò)程的工作效率，而納米級(jí)的控 制精度達(dá)到了傳統(tǒng)工業(yè)被控對(duì)象的運(yùn)動(dòng)極限。由于對(duì)系統(tǒng)的苛刻要求，傳統(tǒng)的運(yùn)動(dòng)控制裝 置已無(wú)法滿(mǎn)足系統(tǒng)的控制要求，基于ISA和PCI總線的工業(yè)PC也無(wú)法滿(mǎn)足工業(yè)控制環(huán)境的 要求?；赩ME總線的工控機(jī)成為工業(yè)嵌入式系統(tǒng)的主要選擇，其強(qiáng)大的系統(tǒng)擴(kuò)展功能和 互連技術(shù)對(duì)復(fù)雜的工業(yè)實(shí)時(shí)控制有很大的幫助，其優(yōu)越的故障診斷功能和可靠性保證了整 個(gè)工業(yè)系統(tǒng)的生產(chǎn)效率?；赩ME的運(yùn)動(dòng)控制裝置結(jié)合VME工控機(jī)組成的工業(yè)控制系統(tǒng)能 完成諸如半導(dǎo)體制造這樣的精密運(yùn)動(dòng)。目前國(guó)內(nèi)市場(chǎng)和現(xiàn)有文獻(xiàn)中的運(yùn)動(dòng)控制裝置多為基于傳統(tǒng)總線，如PCI總線、ISA 總線等的運(yùn)動(dòng)控制裝置，其均無(wú)法滿(mǎn)足VME工控機(jī)的要求，造成整個(gè)系統(tǒng)的擴(kuò)展性和可靠 性比較差。經(jīng)過(guò)對(duì)現(xiàn)有技術(shù)的文獻(xiàn)檢索發(fā)現(xiàn)，張?jiān)娊茉诖T士學(xué)位論文《基于VME總線運(yùn)動(dòng) 控制卡及驅(qū)動(dòng)程序的設(shè)計(jì)和實(shí)現(xiàn)》中，簡(jiǎn)要給出了一種基于VME總線的運(yùn)動(dòng)控制裝置設(shè)計(jì) 思路，但是其采用TMS320F2812作為主要控制芯片，由于其速度限制(最高系統(tǒng)時(shí)鐘只有 150M)，在苛刻條件下，無(wú)法實(shí)現(xiàn)多軸運(yùn)動(dòng)；且只能實(shí)現(xiàn)32位定點(diǎn)運(yùn)算，無(wú)法滿(mǎn)足多軸的精 密運(yùn)動(dòng)的控制要求；其采用Cypress的VME接口芯片如今已經(jīng)停產(chǎn)，其設(shè)計(jì)靈活性不足。目 前VME的接口芯片多為早期產(chǎn)品，速度無(wú)法滿(mǎn)足多軸控制的要求。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決由于目前VME的接口芯片多為早期產(chǎn)品而速度無(wú)法滿(mǎn) 足多軸控制的問(wèn)題，提供一種基于VME總線的多軸運(yùn)動(dòng)控制裝置?；赩ME總線的多軸運(yùn)動(dòng)控制裝置，它包括VME接口模塊、FPGA模塊、光纖、存儲(chǔ) 器模塊、光纖接口模塊、DSP模塊、時(shí)鐘模塊、電機(jī)驅(qū)動(dòng)單元和VME總線，VME接口模塊的一 個(gè)數(shù)據(jù)交換端與VME總線連通，VME接口模塊的另一個(gè)數(shù)據(jù)交換端與FPGA模塊的一個(gè)數(shù)據(jù) 交換端連通，F(xiàn)PGA模塊的另一個(gè)數(shù)據(jù)交換端與存儲(chǔ)器模塊的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊的 再一個(gè)數(shù)據(jù)交換端與DSP模塊的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊的第四個(gè)數(shù)據(jù)交換端與光纖接 口模塊的一個(gè)數(shù)據(jù)交換端連通，DSP模塊的控制輸出端連接在FPGA模塊的控制輸入端，時(shí) 鐘模塊的一個(gè)輸出端連接在DSP模塊的時(shí)鐘輸入端，時(shí)鐘模塊的另一個(gè)輸出端連接在FPGA 模塊的時(shí)鐘輸入端，時(shí)鐘模塊的再一個(gè)輸出端連接在光纖接口模塊的時(shí)鐘輸入端，光纖接口模塊的另一個(gè)數(shù)據(jù)交換端通過(guò)光纖與電機(jī)驅(qū)動(dòng)單元的數(shù)據(jù)交換端連通，DSP模塊選用 TMS320C6713B 芯片。本控制裝置采用可編程邏輯器件FPGA來(lái)實(shí)現(xiàn)VME的接口邏輯，并采用TI公司的 6000系列DSP來(lái)實(shí)現(xiàn)運(yùn)動(dòng)控制裝置的運(yùn)動(dòng)算法，目前DSP芯片TMS320F2812最高指令執(zhí) 行速度為150MIPS，對(duì)采樣周期為IOKHz以上的運(yùn)動(dòng)控制，往往難以實(shí)現(xiàn)多軸運(yùn)動(dòng)，而本發(fā) 明采用的TMS320C67i;3B可以達(dá)到M00MIPS，可以實(shí)現(xiàn)以上性能要求的多軸運(yùn)動(dòng)；RS485總 線理論上最高傳輸速度只有l(wèi)OMb/s，而且隨著通信距離的增長(zhǎng)，傳輸速度會(huì)更低；而對(duì)于 多軸運(yùn)動(dòng)控制來(lái)說(shuō)，傳輸?shù)男畔⒘繒?huì)遠(yuǎn)遠(yuǎn)高于單軸運(yùn)動(dòng)控制裝置，采用光纖通信的傳輸速 度在600Mb/S-l(ib/S，幾乎不受傳輸距離的影響，而且其抗電磁干擾能力強(qiáng)；TMS320F2812 能進(jìn)行32位定點(diǎn)運(yùn)算，難以實(shí)現(xiàn)亞微米級(jí)、納米級(jí)的控制精度，而TMS320C67i;3B可以進(jìn)行 32bit的浮點(diǎn)運(yùn)算，因此可以滿(mǎn)足多軸控制所要求的速度。


圖1為本發(fā)明的運(yùn)動(dòng)控制裝置的結(jié)構(gòu)示意圖， 圖2為本發(fā)明的實(shí)施例的結(jié)構(gòu)圖，
圖3為本發(fā)明的運(yùn)動(dòng)控制裝置的VME接口模塊示意圖， 圖4為本發(fā)明的運(yùn)動(dòng)控制裝置的光纖接口模塊示意圖， 圖5為本發(fā)明的運(yùn)動(dòng)控制裝置的AD、DA及模擬量接口模塊示意圖。
具體實(shí)施例方式具體實(shí)施方式
一結(jié)合圖1和圖2說(shuō)明本實(shí)施方式，本實(shí)施方式包括VME接口模 塊1、FPGA模塊2、光纖3、存儲(chǔ)器模塊4、光纖接口模塊5、DSP模塊7、時(shí)鐘模塊8、電機(jī)驅(qū)動(dòng) 單元11和VME總線10，VME接口模塊1的一個(gè)數(shù)據(jù)交換端與VME總線10連通，VME接口模 塊1的另一個(gè)數(shù)據(jù)交換端與FPGA模塊2的一個(gè)數(shù)據(jù)交換端連通，F(xiàn)PGA模塊2的另一個(gè)數(shù) 據(jù)交換端與存儲(chǔ)器模塊4的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊2的再一個(gè)數(shù)據(jù)交換端與DSP模塊 7的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊2的第四個(gè)數(shù)據(jù)交換端與光纖接口模塊5的一個(gè)數(shù)據(jù)交換 端連通，DSP模塊7的控制輸出端連接在FPGA模塊2的控制輸入端，時(shí)鐘模塊8的一個(gè)輸 出端連接在DSP模塊7的時(shí)鐘輸入端，時(shí)鐘模塊8的另一個(gè)輸出端連接在FPGA模塊2的時(shí) 鐘輸入端，時(shí)鐘模塊8的再一個(gè)輸出端連接在光纖接口模塊5的時(shí)鐘輸入端，光纖接口模塊 5的另一個(gè)數(shù)據(jù)交換端通過(guò)光纖3與電機(jī)驅(qū)動(dòng)單元11的數(shù)據(jù)交換端連通，DSP模塊7選用 TMS320C6713B 芯片。運(yùn)動(dòng)控制裝置通過(guò)VME接口模塊讀取從VME總線10另一端所連接的工控機(jī)的運(yùn) 動(dòng)軌跡規(guī)劃的多軸運(yùn)動(dòng)指令，運(yùn)動(dòng)指令需要在VME接口模塊1中通過(guò)不同的緩存區(qū)和FIFO 塊來(lái)分配給各個(gè)軸的運(yùn)動(dòng)指令存儲(chǔ)空間，以備在新的伺服周期開(kāi)始且DSP總線閑置時(shí)，由 DSP模塊7來(lái)讀取運(yùn)動(dòng)指令。DSP模塊7主要是實(shí)現(xiàn)系統(tǒng)的控制算法，為保證系統(tǒng)足夠小的伺服周期從而保證 數(shù)控系統(tǒng)的高速運(yùn)行，這里選用最高主頻為300M的DSP處理單元；同時(shí)為保證控制的精度， 通過(guò)性能折衷，這里選用32位的浮點(diǎn)型DSP，實(shí)現(xiàn)簡(jiǎn)單的運(yùn)動(dòng)控制算法和濾波算法。FPGA模塊2用來(lái)實(shí)現(xiàn)更多簡(jiǎn)單重復(fù)的數(shù)據(jù)操作，這樣能保證系統(tǒng)合理的數(shù)據(jù)分配和調(diào)度，使得在一個(gè)伺服周期內(nèi)的控制流程得以?xún)?yōu)化。運(yùn)動(dòng)控制裝置要通過(guò)光纖接口模塊5來(lái)發(fā)送數(shù)據(jù)和采集控制指令，告知數(shù)據(jù)采集 單元進(jìn)行數(shù)據(jù)采集，并從數(shù)據(jù)采集單元讀取傳感器信號(hào)。這一過(guò)程采用的是高速數(shù)據(jù)鏈路 來(lái)進(jìn)行通信，由DSP模塊7、FPGA模塊2、光纖接口模塊5、光電轉(zhuǎn)換接口共同組成，在進(jìn)行有 效數(shù)據(jù)傳輸之前，能先進(jìn)行光纖數(shù)據(jù)鏈路的自檢測(cè)來(lái)判斷光纖接口模塊5是否正常工作。 此外光纖數(shù)據(jù)鏈路還要實(shí)現(xiàn)運(yùn)動(dòng)控制裝置與電機(jī)驅(qū)動(dòng)單元11的高速數(shù)據(jù)傳輸，由于要控 制多軸同步運(yùn)動(dòng)，所以往往更快的數(shù)據(jù)傳輸能更好地保證各軸之間的同步運(yùn)動(dòng)，并為運(yùn)動(dòng) 算法的實(shí)現(xiàn)留有更大的時(shí)間裕量。高速光纖接口模塊5作為物理層實(shí)現(xiàn)的高速數(shù)據(jù)鏈路能實(shí)現(xiàn)數(shù)據(jù)的高速、可靠雙 通道傳輸，它通過(guò)光纖介質(zhì)進(jìn)行數(shù)據(jù)傳輸能減小外界電磁干擾，通過(guò)串并轉(zhuǎn)換芯片實(shí)現(xiàn)并 行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換和串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，F(xiàn)PGA模塊2實(shí)現(xiàn)光纖接口模塊5 的控制邏輯，并對(duì)DSP模塊7傳過(guò)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)幀的包裝，對(duì)光纖接口模塊5來(lái)的數(shù)據(jù) 進(jìn)行解幀，即FPGA模塊2實(shí)現(xiàn)數(shù)據(jù)鏈路層的功能，數(shù)據(jù)在DSP模塊7中要實(shí)現(xiàn)應(yīng)用層的功 能，使得運(yùn)動(dòng)控制裝置能區(qū)別各組數(shù)據(jù)來(lái)自哪個(gè)軸以及信號(hào)的類(lèi)型。
具體實(shí)施方式
二 結(jié)合圖1說(shuō)明本實(shí)施方式，本實(shí)施方式與實(shí)施方式一不同的是 它還包括RS485模塊12，RS485模塊12的一個(gè)數(shù)據(jù)交換端與FPGA模塊2的第五個(gè)數(shù)據(jù)交 換端連通。其它組成和連接關(guān)系與實(shí)施方式一相同。RS485模塊12用來(lái)與VME工控機(jī)的其它運(yùn)動(dòng)控制裝置或數(shù)據(jù)采集單元進(jìn)行通信， 從而保證多裝置聯(lián)合使用時(shí)，各個(gè)運(yùn)動(dòng)控制裝置之間以及數(shù)據(jù)采集單元之間的同步。運(yùn)動(dòng) 控制裝置具有裝置號(hào)自動(dòng)識(shí)別的功能，克服了傳統(tǒng)控制裝置需要跳線或撥碼開(kāi)關(guān)識(shí)別控制 裝置的缺點(diǎn)，便于即插即用。運(yùn)動(dòng)控制裝置接口模塊采用&VME協(xié)議實(shí)現(xiàn)數(shù)據(jù)傳輸，能實(shí)現(xiàn) 64位數(shù)據(jù)傳輸。FPGA模塊2能將DSP模塊7的并行總線數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，進(jìn)而實(shí)現(xiàn)多個(gè)RS485 模塊12之間的異步雙向通信。運(yùn)動(dòng)控制裝置的RS485通信接口主要有兩個(gè)特點(diǎn)，首先是通 過(guò)該通信方式發(fā)送同步信號(hào)實(shí)現(xiàn)與VME工控機(jī)中其它運(yùn)動(dòng)控制裝置同步運(yùn)動(dòng)，其次是保證 VME工控機(jī)中數(shù)據(jù)采集裝置的數(shù)據(jù)同步采集。此外運(yùn)動(dòng)控制裝置上擴(kuò)展了 25針的RS485接 口，它與海德漢公司的數(shù)字量絕對(duì)式光柵尺接口匹配，通過(guò)FPGA模塊2接受來(lái)自光柵尺的 信號(hào)，為低成本大行程直線運(yùn)動(dòng)提供了更多的解決方案，進(jìn)一步增強(qiáng)了系統(tǒng)的擴(kuò)展功能。
具體實(shí)施方式
三結(jié)合圖1說(shuō)明本實(shí)施方式，本實(shí)施方式與實(shí)施方式一不同的是 它還包括AD、DA及模擬量接口模塊6和測(cè)試接口 9，AD、DA及模擬量接口模塊6的數(shù)據(jù)交 換端與測(cè)試接口 9的數(shù)據(jù)交換端連通，DSP模塊7的另一個(gè)控制輸出端連接在AD、DA及模 擬量接口模塊6的控制輸入端。其它組成和連接關(guān)系與實(shí)施方式一相同。DSP模塊7實(shí)現(xiàn)對(duì)AD、DA模塊的控制，為保證系統(tǒng)調(diào)試的精度要求，AD,DA均采用 16位的分辨率芯片，DA模塊可通過(guò)編程實(shí)現(xiàn)士 IOV的模擬量輸出，AD模塊可實(shí)現(xiàn)士 IOV的 模擬量采集，由于AD芯片成本較高，為減小成本，采用的多路開(kāi)關(guān)，實(shí)現(xiàn)多路傳感器信號(hào)采 集。
具體實(shí)施方式
四結(jié)合圖2說(shuō)明本實(shí)施方式，本實(shí)施方式的運(yùn)動(dòng)控制裝置，采用6U 板設(shè)計(jì)方案，本發(fā)明裝置尺寸是160mmX233mm，具有P0，P1，P2三組連接器。其它組成和連 接關(guān)系與實(shí)施方式一相同。
運(yùn)動(dòng)控制裝置能與標(biāo)準(zhǔn)的VME6^工控機(jī)配合使用，運(yùn)動(dòng)控制裝置預(yù)留出所有的 用戶(hù)自定義總線以備運(yùn)動(dòng)控制裝置擴(kuò)展。具體實(shí)施例結(jié)合圖1、圖2進(jìn)行說(shuō)明，基于VME總線的多軸運(yùn)動(dòng)控制裝置通過(guò)與VME工控機(jī)、傳 感器、數(shù)據(jù)采集裝置等構(gòu)成一個(gè)基本的控制系統(tǒng)。VME工控機(jī)能最多容納21塊VME板裝置， 除了最基本的CPU板外，其它的設(shè)計(jì)由設(shè)計(jì)者決定。在此給出的一種設(shè)計(jì)方案是，運(yùn)動(dòng)控制 裝置的數(shù)量為η塊，數(shù)據(jù)采集裝置的數(shù)量為m塊，η和m由控制系統(tǒng)的復(fù)雜度決定，η和m的 總和不超過(guò)20。例如要實(shí)現(xiàn)9軸高速運(yùn)動(dòng)，若控制裝置用作3軸運(yùn)動(dòng)，則此時(shí)η = 3，若一 塊數(shù)據(jù)采集裝置能采集實(shí)現(xiàn)3軸運(yùn)動(dòng)所需要的傳感器數(shù)據(jù)，則此時(shí)m = 3，需要的光纖接口 能根據(jù)其交互情況進(jìn)行布局。單塊運(yùn)動(dòng)控制裝置自身能實(shí)現(xiàn)3軸的運(yùn)動(dòng)控制，多塊運(yùn)動(dòng)控制裝置配合使用能實(shí) 現(xiàn)更多軸的運(yùn)動(dòng)控制。其工作流程是，首先由工控機(jī)進(jìn)行運(yùn)動(dòng)路徑規(guī)劃和各運(yùn)動(dòng)軸之間的 解算，并將運(yùn)動(dòng)指令分配給各個(gè)運(yùn)動(dòng)軸的運(yùn)動(dòng)控制裝置上，這一過(guò)程是在實(shí)時(shí)系統(tǒng)環(huán)境中 完成的，保證了系統(tǒng)能在很短時(shí)間給出指令，運(yùn)動(dòng)控制裝置接收運(yùn)動(dòng)指令，通過(guò)RS485總線 來(lái)給各個(gè)數(shù)據(jù)采集裝置同步數(shù)據(jù)采集指令，這一過(guò)程保證了各個(gè)數(shù)據(jù)采集裝置的動(dòng)作一致 性，保證采回來(lái)的傳感器數(shù)據(jù)為同一伺服周期內(nèi)的有效數(shù)據(jù)，數(shù)據(jù)采集裝置將采集的數(shù)據(jù) 進(jìn)行簡(jiǎn)單的處理并通過(guò)光纖接口將其送給運(yùn)動(dòng)控制裝置，與此同時(shí)通過(guò)VME總線送給工控 機(jī)。運(yùn)動(dòng)控制裝置與數(shù)據(jù)采集裝置之間的雙向通信采用高速數(shù)據(jù)鏈路，通過(guò)光纖作為傳輸 介質(zhì)，保證了數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性和可靠性。與此同時(shí)，運(yùn)動(dòng)控制裝置之間通過(guò)RS485發(fā)送伺 服周期開(kāi)始的同步信號(hào)，使各運(yùn)動(dòng)控制裝置之間也能保持運(yùn)動(dòng)一致。運(yùn)動(dòng)控制裝置通過(guò)光 纖通信接口得到前一個(gè)伺服周期的電機(jī)運(yùn)動(dòng)狀態(tài)，根據(jù)其狀態(tài)一方面判斷電機(jī)工作是否正 常，并在正常情況下執(zhí)行相應(yīng)的控制算法。運(yùn)動(dòng)控制裝置得到必需的運(yùn)動(dòng)指令、傳感器、執(zhí) 行機(jī)構(gòu)信息后，采取相應(yīng)的控制策略和濾波算法，為保證系統(tǒng)的運(yùn)動(dòng)精度，系統(tǒng)的采樣周期 相對(duì)較短，所以采取的控制策略仍以經(jīng)典控制方法為主。結(jié)束了以上過(guò)程，各個(gè)運(yùn)動(dòng)控制裝 置就將控制指令傳給相應(yīng)的電機(jī)驅(qū)動(dòng)單元(執(zhí)行機(jī)構(gòu))。結(jié)合圖2進(jìn)行說(shuō)明，本發(fā)明的運(yùn)動(dòng)控制裝置的主要芯片分別采用，TI公司的 DSPTMS320C6000系列芯片，其最高可運(yùn)行在300MHz的時(shí)鐘頻率下，實(shí)現(xiàn)的最高運(yùn)算速度為 M00MIPS，保證了運(yùn)動(dòng)控制裝置的運(yùn)算速度，并能進(jìn)行32位浮點(diǎn)運(yùn)算，保證了運(yùn)動(dòng)控制裝 置能夠滿(mǎn)足比傳統(tǒng)的定點(diǎn)32位DSP更高的運(yùn)算精度，進(jìn)而保證了控制系統(tǒng)的控制性能。由 于6000系列的DSP沒(méi)有內(nèi)部Flash模塊，且在進(jìn)行控制算法時(shí)，需要大量程序、數(shù)據(jù)存儲(chǔ)， DSP內(nèi)部存儲(chǔ)空間有限，在此為DSP模塊擴(kuò)展了存儲(chǔ)器模塊，選用了 SST的SST39LF512和 ISSI的IS61LV25616。運(yùn)動(dòng)控制裝置的FPGA模塊選用ALTERA公司的EP2C!35F672芯片，具 有3萬(wàn)多個(gè)邏輯單元，管腳資源豐富，該結(jié)構(gòu)的FPGA在掉電以后無(wú)法保存硬件設(shè)計(jì)程序，擴(kuò) 展了外部EEPROM用來(lái)存儲(chǔ)設(shè)計(jì)程序，選用EPCS16芯片，能采用AS或JTAG方式進(jìn)行程序下 載。電源管理模塊分別采用Tl、LT、AD等公司的芯片構(gòu)建，VME工控機(jī)提供士 12V和5V的 電壓，DSP模塊需要3. 3V的IO電壓和1. 4V內(nèi)核電壓，采用TI的TPS54310芯片，而FPGA模 塊除了需要3. 3V電壓外，還需要2. 5V的IO電壓以及1. 2V的內(nèi)核電壓，分別選用LMl 117 和LT3080，此外需要為運(yùn)動(dòng)控制裝置的AD、DA模塊提供士 IOV參考電壓，采用ADI公司的電 壓轉(zhuǎn)換芯片ADROl。時(shí)鐘模塊為整個(gè)運(yùn)動(dòng)控制裝置提供相應(yīng)的時(shí)鐘，為DSP提供50M，為光纖接口芯片提供40M的精確時(shí)鐘，為FPGA提供27M和50M的時(shí)鐘，采用有源晶振。系統(tǒng)的 AD、DA分別采用ADI公司的16位分辨率芯片，能保證足夠高的測(cè)試精度。AD芯片采用ADI 的AD7612，能通過(guò)編程對(duì)5V，10V, 士5V，士 IOV的信號(hào)進(jìn)行采集，能采用內(nèi)部參考電壓，也能 提供外部參考電壓，能進(jìn)行并行轉(zhuǎn)換數(shù)據(jù)傳輸，也可進(jìn)行串行數(shù)據(jù)傳輸，數(shù)據(jù)最高采樣率為 750kSPS，能保證較為苛刻的運(yùn)動(dòng)控制要求。DA芯片采用ADI公司的AD5547，其輸出為電流 信號(hào)，能與相應(yīng)的放大電路配合提供-IOV 0V，0V 10V，士 IOV的模擬電壓，建立時(shí)間僅 為0. 5 μ s。AD,DA模塊都配置了相應(yīng)的放大器模塊。RS485串行芯片則采用了 MAXIM公司 推出的一款ΜΑΧ14840Ε芯片，其最高可容許40Mbps的傳輸速度。結(jié)合圖3進(jìn)行說(shuō)明，運(yùn)動(dòng)控制裝置的VME接口模塊的邏輯實(shí)現(xiàn)，首先利用電源 轉(zhuǎn)換芯片將工控機(jī)的TTL工作環(huán)境轉(zhuǎn)換為運(yùn)動(dòng)控制裝置的LVTTL環(huán)境，采用TI公司的 SN74ALVC164245芯片，然后通過(guò)FPGA實(shí)現(xiàn)接口邏輯，將VME總線協(xié)議下的數(shù)據(jù)進(jìn)行緩存， 并將其分配到各個(gè)單元的FIFO塊中，以備DSP的調(diào)用，而DSP也會(huì)將控制指令放在另外的 FIFO塊中，以備向高速數(shù)據(jù)鏈路發(fā)送數(shù)據(jù)或通過(guò)VME總線傳給工控機(jī)。FPGA模塊能作為 運(yùn)動(dòng)控制裝置的中斷器，向工控機(jī)主模塊發(fā)出中斷申請(qǐng)，VME6^正是利用這一功能，在運(yùn)動(dòng) 控制裝置的初始化過(guò)程進(jìn)行ID的識(shí)別，分配地址，從而使得運(yùn)動(dòng)控制裝置即插即用，方便 使用。此外VME的系統(tǒng)通用總線會(huì)對(duì)整個(gè)系統(tǒng)的電源等電氣特性進(jìn)行監(jiān)控，以備系統(tǒng)發(fā)生 故障時(shí)，及時(shí)向運(yùn)動(dòng)控制裝置發(fā)送指令，從而避免執(zhí)行機(jī)構(gòu)的錯(cuò)誤運(yùn)動(dòng)，產(chǎn)生不可估量的損 失。結(jié)合圖4進(jìn)行說(shuō)明，運(yùn)動(dòng)控制裝置通過(guò)高速光纖，與數(shù)據(jù)采集裝置和電機(jī)驅(qū)動(dòng)單 元之間進(jìn)行數(shù)據(jù)交互，從而保證傳輸速度和可靠性。這里的光纖接口芯片負(fù)責(zé)高速數(shù)據(jù)鏈 路上并行數(shù)據(jù)和串行數(shù)據(jù)之間的轉(zhuǎn)換，設(shè)計(jì)中采用TI公司的TLK1501芯片，其傳輸速度為 0. 6G 1. 5(ibpS，為8B/10B編碼方式，采用2. 5V低壓電平操作，減小芯片功耗，接口芯片的 輸出為CML電平，為差分對(duì)方式，減小了系統(tǒng)的共模干擾，其與光纖接口之間采用交流耦合 的方式進(jìn)行連接。系統(tǒng)能在有效數(shù)據(jù)傳輸之前進(jìn)行芯片的自檢，判斷鏈路是否正常工作， 并且在有效數(shù)據(jù)傳輸過(guò)程FPGA模塊能監(jiān)控光纖口的工作情況，從而保證傳輸過(guò)程的正確 性。此外采用高精度有源晶振，為運(yùn)動(dòng)控制裝置的光纖串并轉(zhuǎn)換芯片提供40M的全局發(fā)送 時(shí)鐘，能實(shí)現(xiàn)光纖鏈路端800Mbps的數(shù)據(jù)傳輸率。光纖接口選用AVAGO公司的一款小型SFF 光纖接口，將電信號(hào)轉(zhuǎn)換為光信號(hào)，實(shí)現(xiàn)無(wú)電磁干擾，傳輸速度更快的通信。該接口連接器 尺寸小，節(jié)省了設(shè)計(jì)空間，使得運(yùn)動(dòng)控制裝置能布局更多的光纖通信接口，豐富了控制裝置 的擴(kuò)展功能。結(jié)合圖5進(jìn)行說(shuō)明，運(yùn)動(dòng)控制裝置采用的AD、DA芯片由于本設(shè)計(jì)中AD芯片成本 較高，在保證系統(tǒng)控制要求的基礎(chǔ)上，采用選通開(kāi)關(guān)來(lái)對(duì)兩路傳感數(shù)據(jù)進(jìn)行采集，通過(guò)DSP 模塊來(lái)對(duì)AD、DA進(jìn)行編程操作，以確定AD采樣的路數(shù)，以及AD、DA的模擬量輸出范圍，并對(duì) AD的采樣模式進(jìn)行選取。AD、DA模塊需要對(duì)模擬量進(jìn)行必要的處理，均采用ADI公司的放 大器模塊，為保證精度，對(duì)參考電壓進(jìn)行有效的去耦和濾波，模擬量接口均帶有必要的耦合 電路。
權(quán)利要求
1.基于VME總線的多軸運(yùn)動(dòng)控制裝置，其特征是它包括VME接口模塊(1)、FPGA模塊 (2)、光纖(3)、存儲(chǔ)器模塊(4)、光纖接口模塊(5)、DSP模塊(7)、時(shí)鐘模塊(8)、電機(jī)驅(qū)動(dòng)單 元(11)和VME總線(10)，VME接口模塊(1)的一個(gè)數(shù)據(jù)交換端與VME總線(10)連通，VME 接口模塊(1)的另一個(gè)數(shù)據(jù)交換端與FPGA模塊(2)的一個(gè)數(shù)據(jù)交換端連通，F(xiàn)PGA模塊(2) 的另一個(gè)數(shù)據(jù)交換端與存儲(chǔ)器模塊(4)的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊O)的再一個(gè)數(shù)據(jù)交 換端與DSP模塊(7)的數(shù)據(jù)交換端連通，F(xiàn)PGA模塊O)的第四個(gè)數(shù)據(jù)交換端與光纖接口模 塊(5)的一個(gè)數(shù)據(jù)交換端連通，DSP模塊(7)的控制輸出端連接在FPGA模塊O)的控制輸 入端，時(shí)鐘模塊(8)的一個(gè)輸出端連接在DSP模塊(7)的時(shí)鐘輸入端，時(shí)鐘模塊(8)的另一 個(gè)輸出端連接在FPGA模塊( 的時(shí)鐘輸入端，時(shí)鐘模塊(8)的再一個(gè)輸出端連接在光纖接 口模塊(5)的時(shí)鐘輸入端，光纖接口模塊(5)的另一個(gè)數(shù)據(jù)交換端通過(guò)光纖C3)與電機(jī)驅(qū) 動(dòng)單元(11)的數(shù)據(jù)交換端連通，DSP模塊(7)選用TMS320C67i;3B芯片。
2.根據(jù)權(quán)利要求1所述基于VME總線的多軸運(yùn)動(dòng)控制裝置，其特征在于它還包括 RS485模塊(1 ，RS485模塊(1 的一個(gè)數(shù)據(jù)交換端與FPGA模塊O)的第五個(gè)數(shù)據(jù)交換 端連通。
3.根據(jù)權(quán)利要求1或2所述基于VME總線的多軸運(yùn)動(dòng)控制裝置，其特征在于它還包括 AD、DA及模擬量接口模塊(6)和測(cè)試接口(9)，AD、DA及模擬量接口模塊(6)的數(shù)據(jù)交換端 與測(cè)試接口(9)的數(shù)據(jù)交換端連通，DSP模塊(7)的另一個(gè)控制輸出端連接在AD、DA及模 擬量接口模塊(6)的控制輸入端。
全文摘要
基于VME總線的多軸運(yùn)動(dòng)控制裝置，涉及基于VME總線的運(yùn)動(dòng)控制裝置，解決了目前VME的接口芯片多為早期產(chǎn)品而速度無(wú)法滿(mǎn)足多軸控制的問(wèn)題，它包括VME接口模塊、FPGA模塊、光纖、存儲(chǔ)器模塊、光纖接口模塊、DSP模塊、時(shí)鐘模塊、電機(jī)驅(qū)動(dòng)單元和VME總線，VME接口模塊的一個(gè)數(shù)據(jù)交換端與VME總線連通，F(xiàn)PGA模塊的第四個(gè)數(shù)據(jù)交換端與光纖接口模塊的一個(gè)數(shù)據(jù)交換端連通，DSP模塊的控制輸出端連接在FPGA模塊的控制輸入端，時(shí)鐘模塊的再一個(gè)輸出端連接在光纖接口模塊的時(shí)鐘輸入端，光纖接口模塊的另一個(gè)數(shù)據(jù)交換端通過(guò)光纖與電機(jī)驅(qū)動(dòng)單元的數(shù)據(jù)交換端連通，用于實(shí)現(xiàn)多軸運(yùn)動(dòng)控制。
文檔編號(hào)G05B19/414GK102147603SQ20111013397
公開(kāi)日2011年8月10日 申請(qǐng)日期2011年5月23日 優(yōu)先權(quán)日2011年5月23日
發(fā)明者姜曉明, 杜威, 王程, 郝中洋, 陳興林 申請(qǐng)人:哈爾濱工業(yè)大學(xué)