專利名稱：帶隙參考電壓產(chǎn)生電路的制作方法
帶隙參考電壓產(chǎn)生電路
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于參考電壓，特別是有關(guān)于參考電壓產(chǎn)生電路。
背景技術(shù)：
參考電壓產(chǎn)生器提供電路一參考電壓(reference voltage)的位準(zhǔn)。大多數(shù)的模擬電路皆需要參考電壓才能準(zhǔn)確·的運(yùn)作。例如，模擬至數(shù)字轉(zhuǎn)換器與數(shù)字至模擬轉(zhuǎn)換器的最低有效位(least significant bit,LSB)的電壓、穩(wěn)壓器(regulator)的輸出電壓，皆需依據(jù)參考電壓以決定。因此，參考電壓產(chǎn)生器必須提供精確而穩(wěn)定的參考電壓，才能維持電路的效能。然而，大多數(shù)的模擬電路組件的電性質(zhì)容易隨著溫度變化而改變。為了避免電路的效能隨溫度變化而變動(dòng)，即使電路的溫度變化，參考電壓產(chǎn)生器仍必須提供穩(wěn)定的參考電壓。圖1A為一帶隙(bandgap)參考電壓產(chǎn)生電路100的電路圖。帶隙參考電壓產(chǎn)生電路100產(chǎn)生一參考電壓Vref，該參考電壓VMf具有零溫度系數(shù)的優(yōu)點(diǎn)。亦即，參考電壓Vref不隨溫度上升而改變其大小。帶隙參考電壓產(chǎn)生電路100包括PMOS晶體管101、102、103，二極管式連接的(diode connected)BJT 晶體管 130,131,...、13N，電阻 121、122、123、124，以及運(yùn)算放大器150。帶隙參考電壓產(chǎn)生電路100的運(yùn)作解釋如下。運(yùn)算放大器150的輸出電壓耦接至PMOS晶體管101、102、103的柵極，且PMOS晶體管101、102、103的源極均耦接至電壓源Vcc。由于PMOS晶體管101、102、103的柵極至源極壓降相等，因此通過(guò)PMOS晶體管101、102、103的電流1:、I2> I3的大小是相同的，即Ii = I2 =込。因此，參考電壓Vmf可以藉下式表示:Vref = I3XR124 = I2XR124 = (I2a+I2b) XR124= [(AV/R122) +V162/R123] XR124(I)其中R124為電阻124的阻值，R122為電阻122的阻值，R123為電阻123的阻值，AV為跨過(guò)電阻122的壓降，而V162為節(jié)點(diǎn)162的電壓。由于運(yùn)算放大器150的正負(fù)輸入端分別耦接至節(jié)點(diǎn)162及節(jié)點(diǎn)161，因此節(jié)點(diǎn)162與節(jié)點(diǎn)161的電壓相等。因此，參考電壓VMf可以藉下式表示:Vref = [(AV/R122) +V161/R123] XR124⑵其中V161為節(jié)點(diǎn)161的電壓。節(jié)點(diǎn)161的電壓V161為跨過(guò)BJT晶體管130的壓降，因此壓降V161會(huì)隨溫度升高而降低(負(fù)溫度系數(shù))。AV為跨過(guò)電阻122的壓降，由于電阻122末端與地電位之間耦接了多個(gè)BJT晶體管131、…、13N，因此壓降A(chǔ) V會(huì)隨溫度升高而降升高(正溫度系數(shù))。由于參考電壓VMf為負(fù)溫度系數(shù)的壓降V161與正溫度系數(shù)的壓降A(chǔ) V的組合，因此參考電壓Vref不隨溫度升降而變化(零溫度系數(shù))。雖然帶隙參考電壓產(chǎn)生電路100可提供零溫度系數(shù)的參考電壓，但帶隙參考電壓產(chǎn)生電路100仍然具有很大的缺點(diǎn)。當(dāng)帶隙參考電壓產(chǎn)生電路100剛開(kāi)始上電時(shí)，節(jié)點(diǎn)161的電位非常低而接近于地電位。然而，BJT晶體管130必須節(jié)點(diǎn)161的電位高于0.7V才會(huì)導(dǎo)通。當(dāng)節(jié)點(diǎn)161的電位尚未高于0.7V時(shí)，BJT晶體管130不導(dǎo)通，因此通過(guò)PMOS晶體管101的電流I1將通過(guò)電阻121流至地電位而不流經(jīng)BJT晶體管130，形成穩(wěn)態(tài)電路。由于BJT晶體管130不導(dǎo)通，節(jié)點(diǎn)161的電壓V161將不具負(fù)溫度系數(shù)，使依據(jù)公式(2)形成的參考電壓Vref無(wú)法達(dá)成零溫度系數(shù)，因此帶隙參考電壓產(chǎn)生電路100無(wú)法正常運(yùn)作。圖1B為帶隙參考電壓產(chǎn)生電路的一啟動(dòng)電路170的電路圖。于一實(shí)施例中，啟動(dòng)電路170包括PMOS晶體管171、172、173以及NMOS晶體管174。由于圖1A的帶隙參考電壓產(chǎn)生電路100會(huì)有BJT晶體管130不導(dǎo)通的狀況，現(xiàn)有技藝人士通常通過(guò)一啟動(dòng)電路170將BJT晶體管130的電壓拉高，強(qiáng)迫使的導(dǎo)通。但即使加了啟動(dòng)電路170，仍不能保證BJT晶體管130在所有狀態(tài)下都一定能導(dǎo)通，故亦很難能保證傳統(tǒng)的帶隙參考電壓產(chǎn)生電路100能正常動(dòng)作。為了避免此運(yùn)作錯(cuò)誤的缺點(diǎn)，需要一種新型態(tài)的帶隙參考電壓產(chǎn)生電路。

發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的在于提供一種帶隙參考電壓產(chǎn)生電路(bandgapreference voltage generator),以解決現(xiàn)有技術(shù)存在的問(wèn)題。于一實(shí)施例中，該帶隙參考電壓產(chǎn)生電路包括一第一電流產(chǎn)生電路、一第二電流產(chǎn)生電路、以及一輸出電壓產(chǎn)生電路。該第一電流產(chǎn)生電路產(chǎn)生一具有正溫度系數(shù)的一第一電流。該第二電流產(chǎn)生電路產(chǎn)生一具有負(fù)溫度系數(shù)的一第二電流。該輸出電壓產(chǎn)生電路產(chǎn)生一大小等于該第一電流的一第三電流，產(chǎn)生一大小等于該第二電流的一第四電流，將該第三電流及該第四電流相加以產(chǎn)生接近于零溫度系數(shù)的一匯合電流，以及依據(jù)該匯合電流產(chǎn)生一參考電壓。本發(fā)明提供一種帶隙參考電壓產(chǎn)生電路(bandgap reference voltagegenerator)。于一實(shí)施例中，該帶隙參考電壓產(chǎn)生電路包括一第一電流產(chǎn)生電路、一第二電流產(chǎn)生電路、一鉗位電路、以及一輸出電壓產(chǎn)生電路。該第一電流產(chǎn)生電路產(chǎn)生一具有正溫度系數(shù)的一第一電流。該第二電流產(chǎn)生電路產(chǎn)生一具有負(fù)溫度系數(shù)的一第二電流。該鉗位電路將該第一電流產(chǎn)生電路的一第一節(jié)點(diǎn)以及該第二電流產(chǎn)生電路的一第二節(jié)點(diǎn)以及一第三節(jié)點(diǎn)鉗位至相同電壓，并產(chǎn)生一第一電壓以及一第二電壓。該輸出電壓產(chǎn)生電路依據(jù)該第一電流以及該第二電流產(chǎn)生接近于零溫度系數(shù)的一匯合電流，以及依據(jù)該匯合電流產(chǎn)生一參考電壓為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉數(shù)較佳實(shí)施例，并配合所附圖示 ，作詳細(xì)說(shuō)明如下:

圖1A為一帶隙參考電壓產(chǎn)生電路的電路圖；圖1B為帶隙參考電壓產(chǎn)生電路的一啟動(dòng)電路的電路圖；以及圖2為依據(jù)本發(fā)明的帶隙參考電壓產(chǎn)生電路的電路圖。主要組件符號(hào)說(shuō)明(圖1A、圖 1B)100 帶隙參考電壓產(chǎn)生電路；101、102、103 PMOS 晶體管；121、122、123、124 電阻;
130、131、132、…、13N BJT 晶體管；150 運(yùn)算放大器；170 啟動(dòng)電路；171、172、173 PMOS 晶體管；174 NMOS 晶體管；(圖2)200 帶隙參考電壓產(chǎn)生電路；201 第一電流產(chǎn)生電路；202 第二電流產(chǎn)生電路；203 鉗位電路；204 輸出電壓產(chǎn)生電路；211、212、213、214、215 PMOS 晶體管；221、222、223 電阻；230、231、232、…、23N BJT 晶體管；261、262、263、264、265 節(jié)點(diǎn)；

270、280 運(yùn)算放大器。
具體實(shí)施方式圖2為依據(jù)本發(fā)明的帶隙參考電壓產(chǎn)生電路(bandgap reference voltagegenerator) 200的電路圖。帶隙參考電壓產(chǎn)生電路200耦接于電壓源Vcc與地電位之間。于一實(shí)施例中，帶隙參考電壓產(chǎn)生電路200包括第一電流產(chǎn)生電路201、第二電流產(chǎn)生電路202、鉗位電路203、以及輸出電壓產(chǎn)生電路204。第一電流產(chǎn)生電路201產(chǎn)生具有正溫度系數(shù)的電流I1，亦即電流I1的大小會(huì)隨溫度的上升而增加。第二電流產(chǎn)生電路202產(chǎn)生具有負(fù)溫度系數(shù)的電流I2，亦即電流I2的大小會(huì)隨溫度的上升而減少。鉗位電路203將第一電流產(chǎn)生電路201的節(jié)點(diǎn)261、第二電流產(chǎn)生電路202的節(jié)點(diǎn)262、以及第二電流產(chǎn)生電路202的節(jié)點(diǎn)263鉗位至相同電位。輸出電壓產(chǎn)生電路204產(chǎn)生大小等于電流I1的電流I1’，產(chǎn)生大小等于電流I2的電流12’，將電流II’及電流12’相加以產(chǎn)生接近于零溫度系數(shù)的匯合電流(I/ +12’)，并依據(jù)該匯合電流(I/ +12’ )產(chǎn)生一參考電壓VMf，以使參考電壓Vref亦具有零溫度系數(shù)。于一實(shí)施例中，鉗位電路203包括兩個(gè)運(yùn)算放大器270與280。運(yùn)算放大器270的正輸入端耦接至第一電流產(chǎn)生電路201的節(jié)點(diǎn)261，而其負(fù)輸入端耦接至第二電流產(chǎn)生電路202的節(jié)點(diǎn)262，因此將節(jié)點(diǎn)261與262的電壓鉗位至相同電位。運(yùn)算放大器270的輸出端耦接至PMOS晶體管211、212、以及214的柵極。運(yùn)算放大器280的正輸入端耦接至第二電流產(chǎn)生電路202的節(jié)點(diǎn)263，而其負(fù)輸入端耦接至第二電流產(chǎn)生電路202的節(jié)點(diǎn)262，因此將節(jié)點(diǎn)262與263的電壓鉗位至相同電位。運(yùn)算放大器280的輸出端耦接至PMOS晶體管213以及215的柵極。于一實(shí)施例中，第一電流產(chǎn)生器電路201包括PMOS晶體管211、電阻221、以及多個(gè)二極管式耦接的BJT晶體管231、232:..、23N。二極管式耦接的BJT晶體管231、232、…、23N的基極耦接至集極。PMOS晶體管211耦接于電壓源Vcc與節(jié)點(diǎn)261之間，其柵極耦接至運(yùn)算放大器270的輸出端。電阻221耦接于節(jié)點(diǎn)261與節(jié)點(diǎn)264之間。BJT晶體管231、232、…、23N耦接于節(jié)點(diǎn)264與地電位之間。電流I1通過(guò)PMOS晶體管211的源極與汲極之間。于一實(shí)施例中，第二電流產(chǎn)生器電路202包括PMOS晶體管212、二極管式耦接的BJT晶體管230、PMOS晶體管213、以及電阻222。PMOS晶體管212耦接于電壓源Vcc與節(jié)點(diǎn)262之間，其柵極耦接至運(yùn)算放大器270的輸出端。BJT晶體管230的基極耦接至集極，且耦接于節(jié)點(diǎn)262與地電位之間。PMOS晶體管213耦接于電壓源Vcc與節(jié)點(diǎn)263之間，其柵極耦接至運(yùn)算放大器280的輸出端。電流I2通過(guò)PMOS晶體管213的源極與汲極之間，而電流I3通過(guò)PMOS晶體管212的源極與汲極之間。于一實(shí)施例中，輸出電壓產(chǎn)生電路204包括PMOS晶體管214、PM0S晶體管215、以及電阻223。PMOS晶體管214耦接于電壓源Vcc與節(jié)點(diǎn)265之間，其柵極耦接至運(yùn)算放大器270的輸出端。PMOS晶體管215耦接于電壓源Vcc與節(jié)點(diǎn)265之間，其柵極耦接至運(yùn)算放大器280的輸出端。電阻223耦接于節(jié)點(diǎn)265與地電位之間。電流I/通過(guò)PMOS晶體管214的源極與汲極之間，而電流12’通過(guò)PMOS晶體管215的源極與汲極之間。匯合電流(I/ +12’ )通過(guò)電阻223，而跨過(guò)電阻223的電壓降為輸出的參考電壓VMf。因此，輸出電壓產(chǎn)生電路204產(chǎn)生的參考電壓Vref可如下式表示:Vref= (I/ +12，)XR223 ⑶其中R223為電阻223的阻值。因?yàn)镻MOS晶體管214的柵極與PMOS晶體管211的柵極均耦接至運(yùn)算放大器270的輸出端，且PMOS晶體管214的源極與PMOS晶體管211的源極均耦接至電壓源Vcc，因此流過(guò)PMOS晶體管214的電流I/與流過(guò)PMOS晶體管211的電流I1大小相等。同理，因?yàn)镻MOS晶體管215的柵極與PMOS晶體管213的柵極均耦接至運(yùn)算放大器280的輸出端，且PMOS晶體管215的源極與PMOS晶體管213的源極均耦接至電壓源Vcc，因此流過(guò)PMOS晶體管215的電流12’與流過(guò)PMOS晶體管213的電流I2大小相等。因此，輸出電壓產(chǎn)生電路204產(chǎn)生的參考電壓Vref可如下式表示:Vref = (I^I2) X R223 = [(A V/R221) + (V263/R222) ] X R223 ⑷其中A V為跨過(guò)電阻221兩端的電壓降，R221為電阻221的阻值，V263為節(jié)點(diǎn)263的電壓，而R222為電阻222的阻值。由于運(yùn)算放大器280將節(jié)點(diǎn)262與節(jié)點(diǎn)263鉗位至相同電位，因此節(jié)點(diǎn)263的電壓等于節(jié)點(diǎn)262的電壓。因此，輸出電壓產(chǎn)生電路204產(chǎn)生的參考電壓V,ef可如下式表示:Vref = (Ii+I2) X R223 = [ ( A V/R221) + (V262/R222) ] X R223 (5)其中V262為節(jié)點(diǎn)262的電壓。節(jié)點(diǎn)262的電壓V262等于跨過(guò)BJT晶體管230兩端的電壓，因此節(jié)點(diǎn)262的電壓V262會(huì)隨溫度上升而下降。因此，電流I2的大小(V262/R222)具有負(fù)溫度系數(shù)。另外，由于運(yùn)算放大器270將節(jié)點(diǎn)262與電阻221上端的節(jié)點(diǎn)261鉗位至相同電位，且電阻221下端耦接的多個(gè)BJT晶體管231、232、…、23N具有負(fù)溫度系數(shù)，因此跨過(guò)電阻221的電壓降A(chǔ)V隨溫度上升而上升。因此，電流I1的大小(AV/R221)具有正溫度系數(shù)。因此，由電流I/與電流12’合成的匯合電流(I/ +12’ )具有零溫度系數(shù)，而參考電壓VMf亦具有零溫度系數(shù)而不隨溫度升降變化。 最后，第I圖的帶隙參考電壓產(chǎn)生電路100因節(jié)點(diǎn)161與地電位之間同時(shí)耦接了BJT晶體管130及電阻121而使BJT晶體管130不導(dǎo)通時(shí)引起電路100的誤動(dòng)作。然而，本發(fā)明的BJT晶體管230耦接于節(jié)點(diǎn)262與地電位之間，由于節(jié)點(diǎn)262與地電位之間并未耦接其它的電阻，因此電路200中不會(huì)形成BJT晶體管230不導(dǎo)通的穩(wěn)態(tài)，而不會(huì)造成電路200的誤動(dòng)作。因此，本發(fā)明的帶隙參考電壓產(chǎn)生電路200避免了 BJT晶體管不導(dǎo)通的風(fēng)險(xiǎn)，而可以提供穩(wěn)定且精準(zhǔn)的參考電壓。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此項(xiàng)技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種帶隙參考電壓產(chǎn)生電路(bandgap reference voltage generator),包括: 一第一電流產(chǎn)生電路，產(chǎn)生一具有正溫度系數(shù)的一第一電流； 一第二電流產(chǎn)生電路，產(chǎn)生一具有負(fù)溫度系數(shù)的一第二電流；以及一輸出電壓產(chǎn)生電路，產(chǎn)生一大小等于該第一電流的一第三電流，產(chǎn)生一大小等于該第二電流的一第四電流，將該第三電流及該第四電流相加以產(chǎn)生接近于零溫度系數(shù)的一匯合電流，以及依據(jù)該匯合電流產(chǎn)生一參考電壓。
2.根據(jù)權(quán)利要求1所述的帶隙參考電壓產(chǎn)生電路，其特征在于，更包括: 一鉗位電路，將該第一電流產(chǎn)生電路的一第一節(jié)點(diǎn)以及該第二電流產(chǎn)生電路的一第二節(jié)點(diǎn)以及一第三節(jié)點(diǎn)鉗位至相同電壓，產(chǎn)生一第一電壓供給至該第一電流產(chǎn)生電路、該第二電流產(chǎn)生電路、以及該輸出電壓產(chǎn)生電路，以及產(chǎn)生一第二電壓供給至該第二電流產(chǎn)生電路以及該輸出電壓產(chǎn)生電路。
3.根據(jù)權(quán)利要求2所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該鉗位電路包括: 一第一運(yùn)算放大器，具有一正輸入端耦接至該第一節(jié)點(diǎn)，具有一負(fù)輸入端耦接至該第二節(jié)點(diǎn)，以及具有一輸出端產(chǎn)生該第一電壓；以及 一第二運(yùn)算放大器，具有一正輸入端耦接至該第三節(jié)點(diǎn)，具有一負(fù)輸入端耦接至該第二節(jié)點(diǎn)，以及具有一輸出端產(chǎn)生該第二電壓。
4.根據(jù)權(quán)利要求2所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第一電流產(chǎn)生電路包括: 一第一 PMOS晶體管，耦接于一電壓源與該第一節(jié)點(diǎn)之間，具有一柵極耦接至該第一電壓； 一第一電阻，耦接于該第一節(jié)點(diǎn)與一第四節(jié)點(diǎn)之間；以及 多個(gè)第一 BJT晶體管，耦接于該第四節(jié)點(diǎn)與一地電位之間，其基極耦接至其集極； 其中該第一電流通過(guò)該第一 PMOS晶體管的源極與汲極之間。
5.根據(jù)權(quán)利要求2所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第二電流產(chǎn)生電路包括: 一第二 PMOS晶體管，耦接于一電壓源與該第二節(jié)點(diǎn)之間，具有一柵極耦接至該第一電壓； 一第二 BJT晶體管，耦接于該第二節(jié)點(diǎn)與一地電位之間，其基極耦接至其集極； 一第三PMOS晶體管，耦接于該電壓源與該第三節(jié)點(diǎn)之間，具有一柵極耦接至該第二電壓；以及 一第二電阻，耦接于該第三節(jié)點(diǎn)與該地電位之間； 其中該第二電流通過(guò)該第三PMOS晶體管的源極與汲極之間。
6.根據(jù)權(quán)利要求2所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該輸出電壓產(chǎn)生電路包括: 一第四PMOS晶體管，耦接于一電壓源與一第五節(jié)點(diǎn)之間，具有一柵極耦接至該第一電壓； 一第五PMOS晶體管，耦接于該電壓源與該第五節(jié)點(diǎn)之間，具有一柵極耦接至該第二電壓；以及 一第三電阻，耦接于該第五節(jié)點(diǎn)與一地電位之間；其中該第三電流通過(guò)該第四PMOS晶體管的源極與汲極之間，該第四電流通過(guò)該第五PMOS晶體管的源極與汲極之間，該匯合電流流通過(guò)該第三電阻，而該參考電壓為跨過(guò)該第三電阻的電壓。
7.根據(jù)權(quán)利要求1所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第一電流及該第三電流的大小隨溫度上升而增加，該第二電流及該第四電流的大小隨溫度上升而減少，且該匯合電流的大小不隨溫度增減而變化。
8.一種帶隙參考電壓產(chǎn)生電路(bandgap reference voltage generator), f禹接于一電壓源以及一地電位之間，包括: 一第一電流產(chǎn)生電路，產(chǎn)生一具有正溫度系數(shù)的一第一電流； 一第二電流產(chǎn)生電路，產(chǎn)生一具有負(fù)溫度系數(shù)的一第二電流； 一鉗位電路，將該第一電流產(chǎn)生電路的一第一節(jié)點(diǎn)以及該第二電流產(chǎn)生電路的一第二節(jié)點(diǎn)以及一第三節(jié)點(diǎn)鉗位至相同電壓，并產(chǎn)生一第一電壓以及一第二電壓；以及 一輸出電壓產(chǎn)生電路，依據(jù)該第一電流以及該第二電流產(chǎn)生接近于零溫度系數(shù)的一匯合電流，以及依據(jù)該匯合電流產(chǎn)生一參考電壓。
9.根據(jù)權(quán)利要求8所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該鉗位電路包括: 一第一運(yùn)算放大器，具有一正輸入端耦接至該第一節(jié)點(diǎn)，具有一負(fù)輸入端耦接至該第二節(jié)點(diǎn)，以及具有一輸出端產(chǎn)生該第一電壓；以及 一第二運(yùn)算放大器，具有一正輸入端耦接至該第三節(jié)點(diǎn)，具有一負(fù)輸入端耦接至該第二節(jié)點(diǎn)，以及具有一輸出端產(chǎn)生該第二電壓。
10.根據(jù)權(quán)利要求8所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第一電流產(chǎn)生電路包括: 一第一 PMOS晶體管,稱接于該電壓源與該第一節(jié)點(diǎn)之間，具有一柵極稱接至該第一電壓； 一第一電阻，耦接于該第一節(jié)點(diǎn)與一第四節(jié)點(diǎn)之間；以及 多個(gè)第一 BJT晶體管，耦接于該第四節(jié)點(diǎn)與該地電位之間，其基極耦接至其集極； 其中該第一電流通過(guò)該第一 PMOS晶體管的源極與汲極之間。
11.根據(jù)權(quán)利要求8所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第二電流產(chǎn)生電路包括: 一第二 PMOS晶體管，耦接于該電壓源與該第二節(jié)點(diǎn)之間，具有一柵極耦接至該第一電壓； 一第二 BJT晶體管，耦接于該第二節(jié)點(diǎn)與該地電位之間，其基極耦接至其集極； 一第三PMOS晶體管，耦接于該電壓源與該第三節(jié)點(diǎn)之間，具有一柵極耦接至該第二電壓；以及 一第二電阻，耦接于該第三節(jié)點(diǎn)與該地電位之間； 其中該第二電流通過(guò)該第三PMOS晶體管的源極與汲極之間。
12.根據(jù)權(quán)利要求8所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該輸出電壓產(chǎn)生電路包括: 一第四PMOS晶體管，耦接于該電壓源與一第五節(jié)點(diǎn)之間，具有一柵極耦接至該第一電壓；一第五PMOS晶體管，耦接于該電壓源與該第五節(jié)點(diǎn)之間，具有一柵極耦接至該第二電壓；以及 一第三電阻，耦接于該第五節(jié)點(diǎn)與該地電位之間； 其中該匯合電流流通過(guò)該第三電阻，而該參考電壓為跨過(guò)該第三電阻的電壓。
13.根據(jù)權(quán)利要求8所述的帶隙參考電壓產(chǎn)生電路，其特征在于，該第一電流的大小隨溫度上升而增加，該第二電流的大小隨溫度上升而減少，且該匯合電流的大小不隨溫度增減而變化 。
全文摘要
本發(fā)明提供一種帶隙參考電壓產(chǎn)生電路。于一實(shí)施例中，該帶隙參考電壓產(chǎn)生電路包括一第一電流產(chǎn)生電路、一第二電流產(chǎn)生電路、以及一輸出電壓產(chǎn)生電路。該第一電流產(chǎn)生電路產(chǎn)生一具有正溫度系數(shù)的一第一電流。該第二電流產(chǎn)生電路產(chǎn)生一具有負(fù)溫度系數(shù)的一第二電流。該輸出電壓產(chǎn)生電路產(chǎn)生一大小等于該第一電流的一第三電流，產(chǎn)生一大小等于該第二電流的一第四電流，將該第三電流及該第四電流相加以產(chǎn)生接近于零溫度系數(shù)的一匯合電流，以及依據(jù)該匯合電流產(chǎn)生一參考電壓。
文檔編號(hào)G05F3/16GK103092251SQ20111035255
公開(kāi)日2013年5月8日 申請(qǐng)日期2011年11月1日 優(yōu)先權(quán)日2011年11月1日
發(fā)明者張蕙如, 洪碩鈞 申請(qǐng)人:慧榮科技股份有限公司