專利名稱：低壓差穩(wěn)壓器及集成電路系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種低壓差穩(wěn)壓器以及應(yīng)用所述低壓差穩(wěn)壓器的集成電路系統(tǒng)。
背景技術(shù)：
如今，集成電路發(fā)展十分迅速，在集成電路設(shè)計中，特別是在數(shù)字模擬混合電路的設(shè)計中，數(shù)字電路在多個開關(guān)切換的時候瞬間消耗比較大的電流。而且，基于工藝的限制以及功耗等因素的考量，一般會在芯片內(nèi)部做低壓差穩(wěn)壓器(Low Dropout Regulator, LD0) 0 在集成電路中，通常需要內(nèi)部的低壓差穩(wěn)壓器有比較快的反應(yīng)速度以及比較穩(wěn)定的供電性能。圖1示出了現(xiàn)有技術(shù)中包含低壓差穩(wěn)壓器的集成電路系統(tǒng)的示意圖。參考圖1，所述集成電路系統(tǒng)包括電壓輸入端，用于輸入系統(tǒng)的輸入電壓VBAT ；信號輸入端，用于輸入系統(tǒng)的輸入信號INPUT ；信號輸出端，用于輸出系統(tǒng)的輸出信號OUTPUT ；接地端，用于連接系統(tǒng)的地端GND。具體地，所述集成電路系統(tǒng)包括帶隙基準(zhǔn)電路10、低壓差穩(wěn)壓器20、模擬電路30 以及數(shù)字電路40。其中，所述帶隙基準(zhǔn)電路10用于產(chǎn)生和工藝、電壓、溫度等因素?zé)o關(guān)的基準(zhǔn)電壓VREF，所述基準(zhǔn)電壓VERF作為低壓差穩(wěn)壓器20的輸入；所述低壓差穩(wěn)壓器20產(chǎn)生系統(tǒng)內(nèi)部電壓VDD，所述系統(tǒng)內(nèi)部電壓VDD作為數(shù)字電路40的供電電源；而所述模擬電路 30與數(shù)字電路40分開獨立，并且所述模擬電路30的輸入電壓為系統(tǒng)的輸入電壓VBAT。具體地，圖2示出了圖1中低壓差穩(wěn)壓器的一種電路示意圖。參考圖2，所述低壓差穩(wěn)壓器20包括箝位放大器AMP1、調(diào)整NMOS管Ni、輸出NMOS管N2以及分壓電阻Rl和 R2。所述箝位放大器AMPl的同相輸入端輸入基準(zhǔn)電壓VREF，反相輸入端輸入由分壓電阻Rl和R2分壓后的電壓VI。所述調(diào)整NMOS管附的柵極連接所述箝位放大器AMPl的輸出端，漏極連接系統(tǒng)的輸入電源VBAT，源極連接分壓電壓Rl的一端，所述調(diào)整NMOS管m的源極輸出調(diào)整電壓V2。所述輸出NMOS管N2的柵極連接所述調(diào)整NMOS管m的源極，漏極連接系統(tǒng)的輸入電源VBAT，源極作為低壓差穩(wěn)壓器的輸出端輸出系統(tǒng)內(nèi)部電壓VDD。由此，系統(tǒng)內(nèi)部電壓VDD = V2_Vth①其中，所述Vth為輸出NMOS管N2的閾值電壓。由分壓電阻Rl和R2分壓后的電壓=②
Kl + K2那么由公式②可以得出，V2 =③
Κ2由于箝位放大器AMPl的作用，使得該放大器的同相輸入端與反相輸入端的電壓相同，即VREF = Vl④
由上述公式①②③④可以得出，KDD = VREF x(l+—)-Rh⑤
K2在上述公式⑤中，基準(zhǔn)電壓VREF是由圖1中所示的帶隙基準(zhǔn)電路10產(chǎn)生的，所以其與溫度、電壓、工藝的變化無關(guān)；分壓電阻Rl和R2的阻值也與溫度、電壓、工藝無關(guān)；而輸出NMOS管N2的閾值電壓Vth則會隨電壓、溫度或者工藝等產(chǎn)生偏差，從而影響到低壓差穩(wěn)壓器20輸出的系統(tǒng)內(nèi)部電壓VDD的精確度。因此，如何降低電壓、溫度、工藝等對低壓差穩(wěn)壓器輸出的系統(tǒng)內(nèi)部電壓的影響， 以提高其精確度就成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種低壓差穩(wěn)壓器，以有效地減小電壓、溫度、工藝對其輸出電壓的影響，并提高其輸出電壓的精確度。為解決上述問題，本發(fā)明提供一種低壓差穩(wěn)壓器，包括放大單元、調(diào)整NMOS管、 輸出NMOS管以及分壓單元；所述放大單元的第一輸入端輸入基準(zhǔn)電壓，第二輸入端連接分壓單元的輸出端；所述分壓單元的輸入端連接調(diào)整NMOS管的源極；所述調(diào)整NMOS管的漏極連接電源，柵極與輸出NMOS管的柵極相連，并連接至所述放大單元的輸出端；所述輸出NMOS管的漏極連接電源，源極作為低壓差穩(wěn)壓器的輸出端，輸出所述低壓差穩(wěn)壓器的輸出電壓?？蛇x地，所述放大單元包括箝位放大器，所述箝位放大器的同相輸入端輸入基準(zhǔn)電壓，反相輸入端連接至分壓單元的輸出端，輸出端連接調(diào)整NMOS管的柵極?？蛇x地，所述分壓單元包括第一電阻和第二電阻，所述第一電阻的一端作為分壓單元的輸入端，連接調(diào)整NMOS管的源極，另一端作為分壓單元的輸出端，連接放大單元的第二輸入端，并連接第二電阻的一端；所述第二電阻的另一端接地?？蛇x地，所述調(diào)整NMOS管和所述輸出NMOS管的器件參數(shù)相同?？蛇x地，所述調(diào)整NMOS管和所述輸出NMOS管的器件參數(shù)相同包括所述調(diào)整 NMOS管和所述輸出NMOS管的閾值電壓相同?？蛇x地，所述第一電阻和第二電阻均為MOS晶體管。本發(fā)明還提供了一種集成電路系統(tǒng)，包括上述權(quán)利要求任一項所述的低壓差穩(wěn)壓
ο可選地，所述集成電路系統(tǒng)還包括帶隙基準(zhǔn)電路，所述帶隙基準(zhǔn)電路用于產(chǎn)生基準(zhǔn)電壓；其中，所述基準(zhǔn)電壓作為所述低壓差穩(wěn)壓器的輸入電壓。與現(xiàn)有技術(shù)相比，本技術(shù)方案公開的低壓差穩(wěn)壓器及集成電路系統(tǒng)具有以下優(yōu)1)本方案中，調(diào)整NMOS管與輸出NMOS管的柵極相連，使得輸出NMOS管的閾值電壓被調(diào)整NMOS管的閾值電壓部分抵消，從而降低了輸出NMOS管的閾值電壓對低壓差穩(wěn)壓器的輸出電壓的影響，也即減弱了電壓、溫度或者工藝等因素對低壓差穩(wěn)壓器的輸出電壓的影響，提高了低壓差穩(wěn)壓器的輸出電壓的精確度。
2)可選方案中，調(diào)整NMOS管與輸出NMOS管的閾值電壓相同，使得輸出NMOS管的閾值電壓被調(diào)整NMOS管的閾值電壓全部抵消，從而避免了輸出NMOS管的閾值電壓對低壓差穩(wěn)壓器的輸出電壓的影響，也即避免了電壓、溫度或者工藝等因素對低壓差穩(wěn)壓器的輸出電壓的影響，進(jìn)一步地提高了低壓差穩(wěn)壓器的輸出電壓的精確度。


圖1是現(xiàn)有技術(shù)中包含低壓差穩(wěn)壓器的集成電路系統(tǒng)的示意圖；圖2是圖1中低壓差穩(wěn)壓器的一種電路示意圖；圖3是本發(fā)明低壓差穩(wěn)壓器的電路示意圖。
具體實施例方式由背景技術(shù)中的描述可知，NMOS管的閾值會隨著電壓、溫度或者工藝等因素的變化而變化，而現(xiàn)有技術(shù)中，低壓差穩(wěn)壓器的輸出電壓與輸出NMOS管的閾值相關(guān)，從而使得其輸出電壓會受到電壓、溫度或者工藝等因素的影響，進(jìn)而影響了其輸出電壓精確度。本發(fā)明的低壓差穩(wěn)壓器中，調(diào)整NMOS管和輸出NMOS管的柵極相連，使得輸出NMOS 管的柵極電壓=調(diào)整NMOS管的源極電壓+調(diào)整NMOS管的閾值電壓；而由于所述輸出NMOS 管的源極電壓=輸出NMOS管的柵極電壓-輸出NMOS管的閾值電壓，從而使得所述輸出 NMOS管的源極電壓(即低壓差穩(wěn)壓器的輸出電壓)=調(diào)整NMOS管的源極電壓+調(diào)整NMOS 管的閾值電壓-輸出NMOS管的閾值電壓。這樣，調(diào)整MOS管的閾值電壓和輸出NMOS管的閾值電壓相互影響或抵消，可以減小電壓、溫度、工藝等因素對低壓差穩(wěn)壓器的輸出電壓的影響。優(yōu)選地，本發(fā)明的低壓差穩(wěn)壓器中的調(diào)整NMOS管和輸出NMOS管的閾值電壓相同，從而使得所述輸出NMOS管的源極電壓(即低壓差穩(wěn)壓器的輸出電壓)等于調(diào)整NMOS管的源極電壓，從而完全避免了電壓、溫度、工藝等因素對低壓差穩(wěn)壓器的輸出電壓的影響，提高了低壓差穩(wěn)壓器的輸出電壓的精確度。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。圖3為本發(fā)明低壓差穩(wěn)壓器的電路示意圖，如圖3所示，所述低壓差穩(wěn)壓器包括 放大單元100、調(diào)整NMOS管N3、輸出NMOS管N4以及分壓單元200。所述放大單元100的第一輸入端輸入基準(zhǔn)電壓VREF，第二輸入端連接分壓單元 200的輸出端。所述分壓單元200的輸入端連接調(diào)整匪OS管N3的源極。所述調(diào)整NMOS管 N3的漏極連接電源VBAT，柵極與輸出NMOS管N4的柵極相連，并連接至所述放大單元100 的輸出端。所述輸出NMOS管N4的漏極連接電源VBAT，源極作為低壓差穩(wěn)壓器的輸出端，輸出所述低壓差穩(wěn)壓器的輸出電壓VDD。其中，所述基準(zhǔn)電壓VREF由帶隙基準(zhǔn)電路(圖3中未示出)產(chǎn)生。帶隙基準(zhǔn)電路與現(xiàn)有技術(shù)中的電路結(jié)構(gòu)相類似，故在此不再贅述。需要說明的是，由帶隙基準(zhǔn)電路產(chǎn)生的基準(zhǔn)電壓VREF，與電壓、溫度或者工藝等因素?zé)o關(guān)，也就是說所述基準(zhǔn)電壓VREF不會隨電壓、溫度或者工藝等因素的變化而變化。具體地，參考圖3，在本實施例中，所述放大單元100包括箝位放大器AMP2。所述箝位放大器AMP2的同相輸入端作為所述放大單元100的第一輸入端，輸入基準(zhǔn)電壓VREF ； 其反相輸入端作為所述放大單元100的第二輸入端，連接所述分壓單元200的輸出端。所述分壓單元200包括第一電阻R3和第二電阻R4。所述第一電阻R3的一端作為分壓單元200的輸入端，連接調(diào)整NMOS管N3的源極；另一端作為分壓單元200的輸出端， 連接所述箝位放大器AMP2的反相輸入端，并且與第二電阻R4的一端相連。所述第二電阻 R4的另一端接地。需要說明的是，本實施例中的放大單元100以及分壓單元200的具體電路結(jié)構(gòu)僅為舉例說明，其不應(yīng)限制本發(fā)明的保護(hù)范圍。本領(lǐng)域技術(shù)人員可以在其他實施例中，對所述放大單元100和分壓單元200做簡單修改、變形或者替換。例如，在其他實施例中，所述分壓單元200中的第一電阻R3和R4也可以用MOS管來替代，具體地連接方式為本領(lǐng)域技術(shù)人員公知的，故在此不再贅述。下面結(jié)合圖3對本發(fā)明的低壓差穩(wěn)壓器的工作原理做詳細(xì)說明。為了方便說明，將調(diào)整NMOS管N3的閾值電壓定義為Vth3，而將輸出NMOS管N4的閾值電壓定義為Vth4。本領(lǐng)域技術(shù)人員公知的，在電壓、溫度或者工藝等因素發(fā)生變化時，同類型的MOS 管的閾值電壓會發(fā)生同向變化。那么，本實施例中的調(diào)整NMOS管N3和輸出NMOS管N4的閾值電壓也會隨著電壓、溫度或工藝等因素的變化而發(fā)生同向變化。此處的同向變化指的是調(diào)整NMOS管N3和輸出NMOS管N4的閾值電壓會隨著電壓、溫度或者工藝等因素的變化而同時升高或者同時降低。本實施例中，分壓單元200中的第一電阻R3和R4對調(diào)整NMOS管N3的源極電壓 V4進(jìn)行分壓，以產(chǎn)生分壓后的電壓V3。因此可以得出Γ4 = (1 + |^)χΓ3 ⑥調(diào)整NMOS管Ν3的源極電壓V4等于調(diào)整NMOS管Ν3的柵極電壓V5減去其閾值電壓 Vth3，即V4 = V5-Vth3 ⑦其中，Vth3為調(diào)整匪OS管N3的閾值電壓。在本實施例中，調(diào)整NMOS管N3的柵極與輸出NMOS管N4的柵極相連，所以，輸出 NMOS管N4的柵極電壓等于調(diào)整NMOS管N3的柵極電壓V5，進(jìn)而可以得出VDD = V5_Vth4其中，Vth4為輸出匪OS管N4的閾值電壓。由于本實施例中的箝位放大器AMP2的作用，該箝位放大器AMP2的同相輸入端的電壓與其反相輸入端的電壓相等，即VREF = V3⑨由公式⑥⑦⑧⑨可以得出:VDD = VREFx(l + —) + Fth3-Flh4⑩
R4其中，Vth3為調(diào)整匪OS管N3的閾值電壓；Vth4為輸出匪OS管N4的閾值電壓。 由于在本實施例中，調(diào)整NMOS管N3和輸出NMOS管N4的器件參數(shù)相同、閾值電壓相同(即
Vth3 = Vth4)。因此，公式⑩可以簡化為KDD = FKEFχ+ 。
從而可以看出，本實施例中低壓差穩(wěn)壓器的輸出電壓VDD與調(diào)整NMOS管N3、輸出 NMOS管N4的閾值電壓無關(guān)。這樣，就完全避免了輸出NMOS管N4的閾值電壓對低壓差穩(wěn)壓器的輸出電壓的影響，從而也就避免了電壓、溫度或者工藝等因素對低壓差穩(wěn)壓器的輸出電壓的影響，提高了低壓差穩(wěn)壓器的輸出電壓VDD的精確度。當(dāng)然，在其他實施例中，調(diào)整NMOS管N3和輸出NMOS管N4的器件參數(shù)、閾值電壓也可以不完全相同。在這種情況下，Vth3-Vth4 Φ 0，由公式⑩可以看出，低壓差穩(wěn)壓器的輸出電壓VDD還是會受到電壓、溫度或者工藝等因素的影響。但是由于調(diào)整NMOS管Ν3和輸出 NMOS管Ν4的閾值電壓會隨著電壓、溫度或者工藝等因素發(fā)生同向變化，從而調(diào)整NMOS管 Ν3和輸出NMOS管Ν4的閾值電壓會相互影響，產(chǎn)生部分抵消效果，從而減弱了電壓、溫度或者工藝等因素的影響，也可以在一定程度上提高低壓差穩(wěn)壓器的輸出電壓VDD的精確度。本發(fā)明還提供了一種包括上述低壓差穩(wěn)壓器的集成電路系統(tǒng)。所述集成電路系統(tǒng)中還可以包括帶隙基準(zhǔn)電路，所述帶隙基準(zhǔn)電路用于產(chǎn)生所述低壓差穩(wěn)壓器所需的基準(zhǔn)電壓。所述集成電路系統(tǒng)中低壓差穩(wěn)壓器的結(jié)構(gòu)與圖3所示的低壓差穩(wěn)壓器的結(jié)構(gòu)相類似； 并且所述帶隙基準(zhǔn)電路與現(xiàn)有技術(shù)的帶隙基準(zhǔn)電路相類似，故在此不再贅述。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種低壓差穩(wěn)壓器，其特征在于，包括放大單元、調(diào)整NMOS管、輸出NMOS管以及分壓單元；所述放大單元的第一輸入端輸入基準(zhǔn)電壓，第二輸入端連接分壓單元的輸出端； 所述分壓單元的輸入端連接調(diào)整NMOS管的源極；所述調(diào)整NMOS管的漏極連接電源，柵極與輸出NMOS管的柵極相連，并連接至所述放大單元的輸出端；所述輸出NMOS管的漏極連接電源，源極作為低壓差穩(wěn)壓器的輸出端，輸出所述低壓差穩(wěn)壓器的輸出電壓。
2.如權(quán)利要求1所述的低壓差穩(wěn)壓器，其特征在于，所述放大單元包括箝位放大器，所述箝位放大器的同相輸入端輸入基準(zhǔn)電壓，反相輸入端連接至分壓單元的輸出端，輸出端連接調(diào)整NMOS管的柵極。
3.如權(quán)利要求1所述的低壓差穩(wěn)壓器，其特征在于，所述分壓單元包括第一電阻和第二電阻，所述第一電阻的一端作為分壓單元的輸入端，連接調(diào)整NMOS管的源極，另一端作為分壓單元的輸出端，連接放大單元的第二輸入端，并連接第二電阻的一端；所述第二電阻的另一端接地。
4.如權(quán)利要求1所述的低壓差穩(wěn)壓器，其特征在于，所述調(diào)整NMOS管和所述輸出NMOS 管的器件參數(shù)相同。
5.如權(quán)利要求4所述的低壓差穩(wěn)壓器，其特征在于，所述調(diào)整NMOS管和所述輸出NMOS 管的器件參數(shù)相同包括所述調(diào)整NMOS管和所述輸出NMOS管的閾值電壓相同。
6.如權(quán)利要求1所述的低壓差穩(wěn)壓器，其特征在于，所述第一電阻和第二電阻均為MOS晶體管。
7.一種集成電路系統(tǒng)，其特征在于，包括權(quán)利要求1 6任一項所述的低壓差穩(wěn)壓器。
8.如權(quán)利要求7所述的集成電路系統(tǒng)，其特征在于，還包括帶隙基準(zhǔn)電路，所述帶隙基準(zhǔn)電路用于產(chǎn)生基準(zhǔn)電壓；其中，所述基準(zhǔn)電壓作為所述低壓差穩(wěn)壓器的輸入電壓。
全文摘要
本發(fā)明提供了一種低壓差穩(wěn)壓器及集成電路系統(tǒng)。所述低壓差穩(wěn)壓器包括放大單元、調(diào)整NMOS管、輸出NMOS管以及分壓單元；所述放大單元的第一輸入端輸入基準(zhǔn)電壓，第二輸入端連接分壓單元的輸出端；所述分壓單元的輸入端連接調(diào)整NMOS管的源極；所述調(diào)整NMOS管的漏極連接電源，柵極與輸出NMOS管的柵極相連，并連接至所述放大單元的輸出端；所述輸出NMOS管的漏極連接電源，源極作為低壓差穩(wěn)壓器的輸出端，輸出所述低壓差穩(wěn)壓器的輸出電壓。本發(fā)明提供的低壓差穩(wěn)壓器減小了電壓、溫度、工藝等因素對輸出電壓的影響，提高了輸出電壓的精確度。
文檔編號G05F1/56GK102495654SQ20111038360
公開日2012年6月13日 申請日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者尹輝, 張忠, 王奇勇, 陳康 申請人:上海艾為電子技術(shù)有限公司