專(zhuān)利名稱(chēng)：一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及工業(yè)控制領(lǐng)域，具體涉及一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法和系統(tǒng)。
背景技術(shù)：
許多工業(yè)過(guò)程控制對(duì)象具有大慣性、大遲延等特點(diǎn)，屬于難控的對(duì)象之一。而串級(jí)控制是針對(duì)這類(lèi)被控對(duì)象提出來(lái)的一種有效的控制策略。為此，在工業(yè)控制領(lǐng)域中，采用串級(jí)控制的回路較多。但是，由于設(shè)備選型、工況較為極端以及外界大幅擾動(dòng)的情況下，串級(jí)控制回路往往都會(huì)面臨積分飽和的現(xiàn)象。串級(jí)控制回路發(fā)生積分飽和現(xiàn)象之后，控制系統(tǒng)的調(diào)節(jié)速度將進(jìn)一步降低，調(diào)節(jié)品質(zhì)將急劇下降。目前，特別是串級(jí)控制的外回路的積分飽和現(xiàn)象在現(xiàn)有的控制組態(tài)軟件的PID功能塊中均無(wú)法得到直接的解決。當(dāng)前串級(jí)控制回路中針對(duì)抗積分飽和存在以下問(wèn)題1)在整個(gè)串級(jí)回路設(shè)計(jì)和組態(tài)過(guò)程中，回路未能設(shè)計(jì)有抗積分飽和的功能。2)即使PID功能模塊有抗積分飽和功能， 這僅僅對(duì)內(nèi)回路起到抗積分飽和現(xiàn)象的發(fā)生，但是串級(jí)外回路依舊無(wú)法擺脫積分飽和的困擾。3)串級(jí)回路抗積分飽和通過(guò)回路切手動(dòng)來(lái)實(shí)施，即通過(guò)手動(dòng)跟蹤來(lái)環(huán)節(jié)積分飽和的作用。這種手段一方面未能徹底、科學(xué)地解決串級(jí)控制回路積分飽和的現(xiàn)象，同時(shí)回路手動(dòng)可能會(huì)導(dǎo)致其它流程中工藝控制切手動(dòng)，不利于整個(gè)生產(chǎn)過(guò)程的穩(wěn)定，影響工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，可以降低工業(yè)控制過(guò)程中的積分飽和現(xiàn)象，提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。為達(dá)到上述目的，采用的技術(shù)方案一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，包括步驟(1)根據(jù)輸入量判斷積分飽和的方向，以及輸出邏輯判斷量；(2)延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；(3)根據(jù)另一部分延遲輸出的所述邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量， 以及將所述導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。本發(fā)明根據(jù)工業(yè)過(guò)程中的輸入量(如執(zhí)行機(jī)構(gòu)的指令或者反饋量)，判定工業(yè)過(guò)程控制是否發(fā)生積分飽和現(xiàn)象，輸出相應(yīng)的邏輯判斷量；延遲邏輯判斷量，并將一部分延遲輸出的邏輯判斷量引入工業(yè)過(guò)程串級(jí)控制系統(tǒng)的跟蹤條件引腳；根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量，并獲取串級(jí)控制系統(tǒng)的導(dǎo)前量，將選擇的跟蹤量和獲取的導(dǎo)前量引入串級(jí)控制系統(tǒng)的跟蹤量引腳，從而可以有效的實(shí)現(xiàn)工業(yè)過(guò)程中的抗積分飽和現(xiàn)象，可以提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。本發(fā)明的目的在于提出一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，可以降低工
5象，提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。為達(dá)到上述目的，采用的技術(shù)方案一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，包括積分飽和判斷邏輯回路，用于根據(jù)輸入量判斷積分飽和的方向，以及輸出邏輯判
斷量；防運(yùn)算時(shí)序錯(cuò)誤回路，用于延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；跟蹤置位邏輯回路，用于根據(jù)另一部分延遲輸出的所述邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量，以及將所述導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。本發(fā)明根據(jù)工業(yè)過(guò)程中的輸入量(如執(zhí)行機(jī)構(gòu)的指令或者反饋量)，判定工業(yè)過(guò)程控制是否發(fā)生積分飽和現(xiàn)象，輸出相應(yīng)的邏輯判斷量；延遲邏輯判斷量，并將一部分延遲輸出的邏輯判斷量引入工業(yè)過(guò)程串級(jí)控制系統(tǒng)的跟蹤條件引腳；根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量，并獲取串級(jí)控制系統(tǒng)的導(dǎo)前量，將選擇的跟蹤量和獲取的導(dǎo)前量引入串級(jí)控制系統(tǒng)的跟蹤量引腳，從而可以有效的實(shí)現(xiàn)工業(yè)過(guò)程中的抗積分飽和現(xiàn)象，可以提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。


圖1是工業(yè)過(guò)程串級(jí)控制系統(tǒng)的方框示意圖；圖2是本發(fā)明方法的一個(gè)實(shí)施例流程圖；圖3是本發(fā)明系統(tǒng)的一個(gè)結(jié)構(gòu)示意圖；圖4是本發(fā)明的一個(gè)優(yōu)選實(shí)施例示意圖；圖5是本發(fā)明的另一個(gè)優(yōu)選實(shí)施例示意圖。
具體實(shí)施例方式為便于理解本發(fā)明，下面將結(jié)合附圖進(jìn)行闡述。首先介紹工業(yè)過(guò)程串級(jí)控制系統(tǒng)，請(qǐng)參考圖1，串級(jí)控制系統(tǒng)包括外回路PID(P roportional-Integral-Differential,比例積分微分控制規(guī)律)、內(nèi)回路PID、執(zhí)行器、導(dǎo)前區(qū)、惰性區(qū)和測(cè)量裝置，其中，外回路PID包括TR(Tracking,跟蹤)引腳和TS (Tracking Switch，跟蹤條件)引腳，內(nèi)回路PID包括跟蹤量引腳TR和跟蹤條件引腳TS。接著介紹本發(fā)明的具體思想，請(qǐng)參考圖2，一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，包括步驟201、積分飽和判斷，以及輸出邏輯判斷量；根據(jù)輸入量判斷抗積分飽和的方向，以及輸出邏輯判斷量。202、延遲輸出邏輯判斷量；203、將部分延遲輸出的邏輯判斷量引入的跟蹤條件引腳；將延遲輸出的邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳。204、根據(jù)另一部分的延遲輸出選擇跟蹤量；根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量。205、獲取導(dǎo)前量；
6
206、將導(dǎo)前量和選擇的跟蹤量弓I入跟蹤量弓I腳。將導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。本發(fā)明根據(jù)工業(yè)過(guò)程中的輸入量(如執(zhí)行機(jī)構(gòu)的指令或者反饋量)，判定工業(yè)過(guò)程控制是否發(fā)生積分飽和現(xiàn)象，輸出相應(yīng)的邏輯判斷量；延遲邏輯判斷量，并將一部分延遲輸出的邏輯判斷量引入工業(yè)過(guò)程串級(jí)控制系統(tǒng)的跟蹤條件引腳；根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量，并獲取串級(jí)控制系統(tǒng)的導(dǎo)前量，將選擇的跟蹤量和獲取的導(dǎo)前量引入串級(jí)控制系統(tǒng)的跟蹤量引腳，從而可以有效的實(shí)現(xiàn)工業(yè)過(guò)程中的抗積分飽和現(xiàn)象，可以提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。其中，步驟201具體為接收輸入量，以及根據(jù)輸入量、預(yù)設(shè)的上限值和預(yù)設(shè)的下限值進(jìn)行積分飽和方向的判斷，當(dāng)輸入量大于預(yù)設(shè)的上限值時(shí)，判斷積分飽和的方向?yàn)橄蛏希⑤敵龅谝慌袛嗔浚?當(dāng)輸入量小于等于預(yù)設(shè)的上限值時(shí)，輸出第二判斷量；當(dāng)輸入量小于預(yù)設(shè)的下限值時(shí)，判斷積分飽和的方向?yàn)橄蛳?，并輸出第三判斷量；?dāng)輸入量大于等于預(yù)設(shè)的下限值時(shí)，輸出第四判斷量；根據(jù)第一邏輯判斷量或者第二邏輯判斷量輸出第一脈沖輸出量；根據(jù)第三邏輯判斷量或者第四邏輯判斷量輸出第二脈沖輸出量；根據(jù)第一脈沖輸出量和第二脈沖輸出量進(jìn)行或運(yùn)算，輸出邏輯判斷量。作為一種具體實(shí)施方式
，步驟202至206可以為延遲輸出一部分邏輯判斷量，當(dāng)該部分邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)該部分邏輯判斷量為低電平時(shí)，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的外回路PID的跟蹤條件引腳；延遲輸出另一部分邏輯判斷量，當(dāng)該另一部分邏輯判斷量為高電平時(shí)，立即輸出高電平，當(dāng)該另一部分邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的跟蹤條件引腳；以及延遲輸出第二脈沖輸出量，當(dāng)?shù)诙}沖輸出量為高電平時(shí)，立即輸出高電平； 當(dāng)?shù)诙}沖輸出量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后，輸出低電平；獲取導(dǎo)前量，以及將導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID跟蹤量引腳；產(chǎn)生第一常數(shù)和第二常數(shù)；其中，第一常數(shù)小于預(yù)設(shè)的上限值，第二常數(shù)大于預(yù)設(shè)的下限值；根據(jù)延遲輸出的第二脈沖輸出量選擇第一常數(shù)或者第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇第二常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇第一常數(shù)；以及將選擇第一常數(shù)或者第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路PID跟蹤量引腳。作為另一具體實(shí)施方式
，步驟202至206還可以為延遲輸出一部分邏輯判斷量，當(dāng)該部分邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)該部分邏輯判斷量為低電平時(shí)，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的外回路PID的跟蹤條件引腳；延遲輸出另一部分邏輯判斷量，當(dāng)該另一部分邏輯判斷量為高電平時(shí)，立即輸出高電平，當(dāng)該另一部分邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的跟蹤條件引腳；
7
以及延遲輸出第一脈沖輸出量，當(dāng)?shù)谝幻}沖輸出量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后，輸出高電平；當(dāng)?shù)谝幻}沖輸出量為低電平時(shí)，立即輸出低電平；獲取導(dǎo)前量，以及將導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID跟蹤量引腳；產(chǎn)生第一常數(shù)和第二常數(shù)；其中，第一常數(shù)小于預(yù)設(shè)的上限值，第二常數(shù)大于預(yù)設(shè)的下限值；根據(jù)延遲輸出的第一脈沖輸出量選擇第一常數(shù)或者第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇第一常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇第二常數(shù)；以及將選擇第一常數(shù)或者第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路PID跟蹤量引腳。下面介紹本發(fā)明系統(tǒng)，請(qǐng)參考圖3，一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)， 包括積分飽和判斷邏輯回路Tl，用于根據(jù)輸入量判斷積分飽和的方向，以及輸出邏輯判斷量；防運(yùn)算時(shí)序錯(cuò)誤回路T2，用于延遲輸出邏輯判斷量，以及將延遲輸出的邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；跟蹤置位邏輯回路T3，用于根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量，以及將導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。本發(fā)明根據(jù)工業(yè)過(guò)程中的輸入量(如執(zhí)行機(jī)構(gòu)的指令或者反饋量)，判定工業(yè)過(guò)程控制是否發(fā)生積分飽和現(xiàn)象，輸出相應(yīng)的邏輯判斷量；延遲邏輯判斷量，并將一部分延遲輸出的邏輯判斷量引入工業(yè)過(guò)程串級(jí)控制系統(tǒng)的跟蹤條件引腳；根據(jù)另一部分延遲輸出的邏輯判斷量選擇預(yù)設(shè)的跟蹤量，并獲取串級(jí)控制系統(tǒng)的導(dǎo)前量，將選擇的跟蹤量和獲取的導(dǎo)前量引入串級(jí)控制系統(tǒng)的跟蹤量引腳，從而可以有效的實(shí)現(xiàn)工業(yè)過(guò)程中的抗積分飽和現(xiàn)象，可以提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。作為一種優(yōu)選實(shí)施方式，請(qǐng)參考圖4，一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，積分飽和判斷邏輯回路Tl包括上下限報(bào)警模塊Tll接收輸入量，以及根據(jù)輸入量、預(yù)設(shè)的上限值(設(shè)為99. 9)和預(yù)設(shè)的下限值(設(shè)為0. 01)進(jìn)行積分飽和方向的判斷，當(dāng)輸入量大于99. 9時(shí)，判斷積分飽和的方向?yàn)橄蛏?，并輸出高電平?”;當(dāng)輸入量小于等于99. 9時(shí)，輸出低電平“0”;當(dāng)輸入量小于0.01時(shí)，判斷積分飽和的方向?yàn)橄蛳?，并輸出高電平?”;當(dāng)輸入量大于等于0.01時(shí)， 輸出低電平“0”；第一脈沖發(fā)生模塊T12引入積分飽和方向向上時(shí)的上下限報(bào)警模塊Tll的輸出， 當(dāng)上下限報(bào)警模塊Tl 1輸出高電平“ 1 ”時(shí)，便產(chǎn)生一定寬度的邏輯高電平“ 1 ”，一般脈沖可以取為2-3S ；如果上下限報(bào)警模塊Tll輸出低電平“0”，則產(chǎn)生邏輯低電平“0” ；第二脈沖發(fā)生模塊T13引入積分飽和方向向下時(shí)的上下限報(bào)警模塊Tll的輸出， 當(dāng)上下限報(bào)警模塊Tl 1輸出高電平“ 1 ”時(shí)，便產(chǎn)生一定寬度的邏輯高電平“ 1 ”，一般脈沖可以取為2-3S ；如果上下限報(bào)警模塊Tll輸出低電平“0”，則產(chǎn)生邏輯低電平“0”；邏輯運(yùn)算模塊T14根據(jù)第一脈沖輸出量和第二脈沖輸出量進(jìn)行或運(yùn)算，輸出邏輯判斷量，只要第一脈沖發(fā)生模塊T12和第二脈沖發(fā)生模塊T13的其中一個(gè)輸出為邏輯高電平“ 1 ”，邏輯運(yùn)算模塊T14即輸出邏輯高電平“ 1” ；當(dāng)?shù)谝幻}沖發(fā)生模塊T12和第二脈沖發(fā)生模塊T13都輸出邏輯低電平“0”時(shí)，邏輯運(yùn)算模塊T14即輸出邏輯低電平“0”；
8
防運(yùn)算時(shí)序錯(cuò)誤回路T2包括第一上升沿延時(shí)模塊T21延遲輸出邏輯運(yùn)算模塊 T14的輸出量，當(dāng)邏輯運(yùn)算模塊T14的輸出量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平“1”;當(dāng)邏輯運(yùn)算模塊T14的輸出量為低電平“0”時(shí)，立即輸出低電平“0”;以及將延遲輸出的高電平“1”或者低電平“0”送入串級(jí)控制系統(tǒng)的外回路PID的TS引腳(跟蹤條件引腳)；第一下降沿延時(shí)模塊T22延遲輸出邏輯運(yùn)算模塊T14的輸出量，當(dāng)邏輯運(yùn)算模塊 T14的輸出量為高電平“1”時(shí)，第一下降沿延時(shí)模塊T22立即輸出高電平“1”；當(dāng)邏輯運(yùn)算模塊T14的輸出量為低電平“0”時(shí)，第一下降沿延時(shí)模塊T22延遲預(yù)定的一段時(shí)間后輸出低電平“0”；以及第一下降沿延時(shí)模塊T22將延遲輸出的高電平“1”或者低電平“0”送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的TS引腳；第二下降沿延時(shí)模塊T23延遲輸出第二脈沖發(fā)生模塊T13的輸出量，當(dāng)?shù)诙}沖輸出量為高電平“1”時(shí)，立即輸出高電平“1”；當(dāng)?shù)诙}沖輸出量為低電平“0”時(shí)，延遲預(yù)定的一段時(shí)間后，輸出低電平“0”；跟蹤置位邏輯回路T3包括導(dǎo)前量引入模塊T31獲取導(dǎo)前量，以及將導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID的TR引腳；第一常數(shù)產(chǎn)生模塊T32產(chǎn)生第一常數(shù)(設(shè)為98)；第二常數(shù)產(chǎn)生模塊T33產(chǎn)生第二常數(shù)(設(shè)為1)；第一常數(shù)選擇模塊T34根據(jù)第二下降沿延時(shí)模塊T23的輸出量選擇98或者1，當(dāng)該輸出量為高電平“1”時(shí)，選擇1 ；當(dāng)該輸出量為低電平“0”時(shí)，選擇98 ；以及將選擇98或者1送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的TR引腳。作為另一種優(yōu)選實(shí)施方式，請(qǐng)參考圖5，一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，積分飽和判斷邏輯回路Tl包括上下限報(bào)警模塊Tll接收輸入量，以及根據(jù)輸入量、預(yù)設(shè)的上限值(設(shè)為99. 9)和預(yù)設(shè)的下限值(設(shè)為0. 01)進(jìn)行積分飽和方向的判斷，當(dāng)輸入量大于99. 9時(shí)，判斷積分飽和的方向?yàn)橄蛏?，并輸出高電平?”;當(dāng)輸入量小于等于99. 9時(shí)，輸出低電平“0”;當(dāng)輸入量小于0.01時(shí)，判斷積分飽和的方向?yàn)橄蛳?，并輸出高電平?”;當(dāng)輸入量大于等于0.01時(shí)， 輸出低電平“0”；第一脈沖發(fā)生模塊T12引入積分飽和方向向上時(shí)的上下限報(bào)警模塊Tll的輸出， 當(dāng)上下限報(bào)警模塊Tl 1輸出高電平“ 1 ”時(shí)，便產(chǎn)生一定寬度的邏輯高電平“ 1 ”，一般脈沖長(zhǎng)度可以取為2-3S;如果上下限報(bào)警模塊Tll輸出低電平“0”，則產(chǎn)生邏輯低電平“0”；第二脈沖發(fā)生模塊T13引入積分飽和方向向下時(shí)的上下限報(bào)警模塊Tll的輸出， 當(dāng)上下限報(bào)警模塊Tl 1輸出高電平“ 1 ”時(shí)，便產(chǎn)生一定寬度的邏輯高電平“ 1 ”，一般脈沖可以取為2-3S ；如果上下限報(bào)警模塊Tll輸出低電平“0”，則產(chǎn)生邏輯低電平“0”；邏輯運(yùn)算模塊T14根據(jù)第一脈沖輸出量和第二脈沖輸出量進(jìn)行或運(yùn)算，輸出邏輯判斷量，只要第一脈沖發(fā)生模塊T12和第二脈沖發(fā)生模塊T13的其中一個(gè)輸出為邏輯高電平“ 1 ”，邏輯運(yùn)算模塊T14即輸出邏輯高電平“ 1” ；當(dāng)?shù)谝幻}沖發(fā)生模塊T12和第二脈沖發(fā)生模塊T13都輸出邏輯低電平“0”時(shí)，邏輯運(yùn)算模塊T14即輸出邏輯低電平“0”；防運(yùn)算時(shí)序錯(cuò)誤回路T2包括第一上升沿延時(shí)模塊T21延遲輸出邏輯運(yùn)算模塊 T14的輸出量，當(dāng)邏輯運(yùn)算模塊T14的輸出量為高電平時(shí)，延遲1秒后輸出高電平“1”;當(dāng)邏
9輯運(yùn)算模塊T14的輸出量為低電平“0”時(shí)，立即輸出低電平“0”；以及將延遲輸出的高電平 “1”或者低電平“0”送入串級(jí)控制系統(tǒng)的外回路PID的TS引腳；第一下降沿延時(shí)模塊T22延遲輸出邏輯運(yùn)算模塊T14的輸出量，當(dāng)邏輯運(yùn)算模塊 T14的輸出量為高電平“1”時(shí)，第一下降沿延時(shí)模塊T22立即輸出高電平“1”；當(dāng)邏輯運(yùn)算模塊T14的輸出量為低電平“0”時(shí)，第一下降沿延時(shí)模塊T22延遲1秒后輸出低電平“0”; 以及第一下降沿延時(shí)模塊T22將延遲輸出的高電平“1”或者低電平“0”送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的TS引腳；第二上升沿延時(shí)模塊TM延遲輸出第一脈沖發(fā)生模塊T12的輸出量，當(dāng)?shù)谝幻}沖發(fā)生模塊T12的輸出量為高電平“1”時(shí)，延遲1秒后，第二上升沿延時(shí)模塊TM輸出高電平 “1”；當(dāng)?shù)谝幻}沖發(fā)生模塊T12的輸出量為低電平“0”時(shí)，第二上升沿延時(shí)模塊TM立即輸出低電平“0”；跟蹤置位邏輯回路T3包括導(dǎo)前量引入模塊T31獲取導(dǎo)前量，以及將導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID的TR引腳；第一常數(shù)產(chǎn)生模塊T32產(chǎn)生第一常數(shù)98 ；第二常數(shù)產(chǎn)生模塊T33產(chǎn)生第二常數(shù)1 ；第二常數(shù)選擇模塊T35根據(jù)第二上升沿延時(shí)模塊T24的輸出量選擇98或者1，當(dāng)該輸出量為高電平“1”時(shí)，選擇98數(shù)；當(dāng)該輸出量為低電平“0”時(shí)，選擇1 ；以及將選擇的 98或者1送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的TR引腳。以上所述的本發(fā)明實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，包括步驟(1)根據(jù)輸入量判斷積分飽和的方向，以及輸出邏輯判斷量；(2)延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；(3)根據(jù)另一部分延遲輸出的所述邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量，以及將所述導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。
2.根據(jù)權(quán)利要求1所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，所述步驟⑴具體為接收輸入量，以及根據(jù)輸入量、預(yù)設(shè)的上限值和預(yù)設(shè)的下限值進(jìn)行積分飽和方向的判斷，當(dāng)輸入量大于所述預(yù)設(shè)的上限值時(shí)，判斷積分飽和的方向?yàn)橄蛏希⑤敵龅谝慌袛嗔浚?當(dāng)輸入量小于等于所述預(yù)設(shè)的上限值時(shí)，輸出第二判斷量；當(dāng)輸入量小于所述預(yù)設(shè)的下限值時(shí)，判斷積分飽和的方向?yàn)橄蛳?，并輸出第三判斷量；?dāng)輸入量大于等于所述預(yù)設(shè)的下限值時(shí)，輸出第四判斷量；根據(jù)所述第一邏輯判斷量或者第二邏輯判斷量輸出第一脈沖輸出量； 根據(jù)所述第三邏輯判斷量或者第四邏輯判斷量輸出第二脈沖輸出量； 根據(jù)所述第一脈沖輸出量和第二脈沖輸出量進(jìn)行或運(yùn)算，輸出邏輯判斷量。
3.根據(jù)權(quán)利要求2所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，所述邏輯判斷量包括高電平信號(hào)或者低電平信號(hào)；所述步驟( 具體為延遲輸出一部分邏輯判斷量，當(dāng)該部分邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)該部分邏輯判斷量為低電平時(shí)，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的外回路PID的跟蹤條件引腳；延遲輸出另一部分邏輯判斷量，當(dāng)該另一部分邏輯判斷量為高電平時(shí)，立即輸出高電平，當(dāng)該另一部分邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的跟蹤條件引腳；以及延遲輸出所述第二脈沖輸出量，當(dāng)所述第二脈沖輸出量為高電平時(shí)，立即輸出高電平；當(dāng)所述第二脈沖輸出量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后，輸出低電平。
4.根據(jù)權(quán)利要求2所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，所述邏輯判斷量包括高電平信號(hào)或者低電平信號(hào)；所述步驟( 具體為延遲輸出一部分邏輯判斷量，當(dāng)該部分邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)該部分邏輯判斷量為低電平時(shí)，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的外回路PID的跟蹤條件引腳；延遲輸出另一部分邏輯判斷量，當(dāng)該另一部分邏輯判斷量為高電平時(shí)，立即輸出高電平，當(dāng)該另一部分邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的跟蹤條件引腳；以及延遲輸出所述第一脈沖輸出量，當(dāng)所述第一脈沖輸出量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后，輸出高電平；當(dāng)所述第一脈沖輸出量為低電平時(shí)，立即輸出低電平。
5.根據(jù)權(quán)利要求3所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，所述步驟⑶具體為獲取導(dǎo)前量，以及將所述導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID跟蹤量引腳；產(chǎn)生第一常數(shù)和第二常數(shù)；其中，所述第一常數(shù)小于所述預(yù)設(shè)的上限值，所述第二常數(shù)大于所述預(yù)設(shè)的下限值；根據(jù)延遲輸出的所述第二脈沖輸出量選擇所述第一常數(shù)或者所述第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇所述第二常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇所述第一常數(shù)；以及將選擇所述第一常數(shù)或者所述第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路PID跟蹤量引腳。
6.根據(jù)權(quán)利要求4所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，其特征是，所述步驟⑶具體為獲取導(dǎo)前量，以及將所述導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID跟蹤量引腳；產(chǎn)生第一常數(shù)和第二常數(shù)；其中，所述第一常數(shù)小于所述預(yù)設(shè)的上限值，所述第二常數(shù)大于所述預(yù)設(shè)的下限值；根據(jù)延遲輸出的所述第一脈沖輸出量選擇所述第一常數(shù)或者所述第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇所述第一常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇所述第二常數(shù)；以及將選擇所述第一常數(shù)或者所述第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路PID跟蹤量引腳。
7.—種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是，包括積分飽和判斷邏輯回路，用于根據(jù)輸入量判斷積分飽和的方向，以及輸出邏輯判斷量；防運(yùn)算時(shí)序錯(cuò)誤回路，用于延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；跟蹤置位邏輯回路，用于根據(jù)另一部分延遲輸出的所述邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量，以及將所述導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。
8.根據(jù)權(quán)利要求7所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是，所述積分飽和判斷邏輯回路包括上下限報(bào)警模塊，用于接收輸入量，以及根據(jù)輸入量、預(yù)設(shè)的上限值和預(yù)設(shè)的下限值進(jìn)行積分飽和方向的判斷，當(dāng)輸入量大于預(yù)設(shè)的上限值時(shí)，判斷積分飽和的方向?yàn)橄蛏希⑤敵龅谝慌袛嗔?；?dāng)輸入量小于等于預(yù)設(shè)的上限值時(shí)，輸出第二判斷量；當(dāng)輸入量小于預(yù)設(shè)的下限值時(shí)，判斷積分飽和的方向?yàn)橄蛳?，并輸出第三判斷量；?dāng)輸入量大于等于預(yù)設(shè)的下限值時(shí)，輸出第四判斷量；第一脈沖發(fā)生模塊，用于根據(jù)所述第一邏輯判斷量或者第二邏輯判斷量輸出第一脈沖輸出量；第二脈沖發(fā)生模塊，用于根據(jù)所述第三邏輯判斷量或者第四邏輯判斷量輸出第二脈沖輸出量；邏輯運(yùn)算模塊，用于根據(jù)所述第一脈沖輸出量和第二脈沖輸出量進(jìn)行或運(yùn)算，輸出邏輯判斷量。
9.根據(jù)權(quán)利要求8所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是，所述邏輯運(yùn)算模塊輸出的邏輯判斷量包括高電平信號(hào)或者低電平信號(hào)；所述防運(yùn)算時(shí)序錯(cuò)誤回路包括第一上升沿延時(shí)模塊，用于延遲輸出邏輯判斷量，當(dāng)邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)邏輯判斷量為低電平時(shí)，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的外回路PID的跟蹤條件引腳；第一下降沿延時(shí)模塊，用于延遲輸出邏輯判斷量，當(dāng)邏輯判斷量為高電平時(shí)，立即輸出高電平；當(dāng)邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級(jí)控制系統(tǒng)的內(nèi)回路PID的跟蹤條件引腳；第二下降沿延時(shí)模塊，用于延遲輸出所述第二脈沖輸出量，當(dāng)所述第二脈沖輸出量為高電平時(shí)，立即輸出高電平；當(dāng)所述第二脈沖輸出量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后， 輸出低電平。
10.根據(jù)權(quán)利要求8所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是， 所述邏輯運(yùn)算模塊輸出的邏輯判斷量包括高電平信號(hào)或者低電平信號(hào)；所述防運(yùn)算時(shí)序錯(cuò)誤回路包括第一上升沿延時(shí)模塊，用于延遲輸出邏輯判斷量，當(dāng)邏輯判斷量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出高電平；當(dāng)邏輯判斷量為低電平時(shí)，立即輸出低電平；第一下降沿延時(shí)模塊，用于延遲輸出邏輯判斷量，當(dāng)邏輯判斷量為高電平時(shí)，立即輸出高電平，當(dāng)邏輯判斷量為低電平時(shí)，延遲預(yù)定的一段時(shí)間后輸出低電平；第二上升沿延時(shí)模塊，用于延遲輸出所述第一脈沖輸出量，當(dāng)所述第一脈沖輸出量為高電平時(shí)，延遲預(yù)定的一段時(shí)間后，輸出高電平；當(dāng)所述第一脈沖輸出量為低電平時(shí)，立即輸出低電平。
11.根據(jù)權(quán)利要求9所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是，所述跟蹤置位邏輯回路包括導(dǎo)前量引入模塊，用于獲取導(dǎo)前量，以及將所述導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID 跟蹤量引腳；第一常數(shù)產(chǎn)生模塊，用于產(chǎn)生第一常數(shù)，所述第一常數(shù)小于所述預(yù)設(shè)的上限值； 第二常數(shù)產(chǎn)生模塊，用于產(chǎn)生第二常數(shù)，所述第二常數(shù)大于所述預(yù)設(shè)的下限值； 第一常數(shù)選擇模塊，用于根據(jù)所述第二下降沿延時(shí)模塊的輸出量選擇所述第一常數(shù)或者所述第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇所述第二常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇所述第一常數(shù)；以及將選擇所述第一常數(shù)或者所述第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路 PID跟蹤量引腳。
12.根據(jù)權(quán)利要求10所述的串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，其特征是，所述跟蹤置位邏輯回路包括導(dǎo)前量引入模塊，用于獲取導(dǎo)前量，以及將所述導(dǎo)前量引入串級(jí)控制系統(tǒng)的外回路PID 跟蹤量引腳；第一常數(shù)產(chǎn)生模塊，用于產(chǎn)生第一常數(shù)，所述第一常數(shù)小于所述預(yù)設(shè)的上限值； 第二常數(shù)產(chǎn)生模塊，用于產(chǎn)生第二常數(shù)，所述第二常數(shù)大于所述預(yù)設(shè)的下限值； 第二常數(shù)選擇模塊，用于根據(jù)所述第二上升沿延時(shí)模塊的輸出量選擇所述第一常數(shù)或者所述第二常數(shù)，當(dāng)該輸出量為高電平時(shí)，選擇所述第一常數(shù)；當(dāng)該輸出量為低電平時(shí)，選擇所述第二常數(shù)；以及將選擇所述第一常數(shù)或者所述第二常數(shù)送入串級(jí)控制系統(tǒng)的內(nèi)回路 PID跟蹤量引腳。
全文摘要
本發(fā)明提出一種串級(jí)控制系統(tǒng)的抗積分飽和的控制方法，包括步驟根據(jù)輸入量判斷抗積分飽和的方向，以及輸出邏輯判斷量；延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級(jí)控制系統(tǒng)的跟蹤條件引腳；根據(jù)另一部分延遲輸出的所述邏輯判斷量選擇預(yù)設(shè)的跟蹤量；獲取導(dǎo)前量，以及將所述導(dǎo)前量和選擇的跟蹤量送入串級(jí)控制系統(tǒng)的跟蹤量引腳。本發(fā)明還提出一種串級(jí)控制系統(tǒng)的抗積分飽和的控制系統(tǒng)，可以降低工業(yè)控制過(guò)程中的積分飽和現(xiàn)象，提高工業(yè)過(guò)程控制的調(diào)節(jié)品質(zhì)。
文檔編號(hào)G05B19/04GK102426431SQ201110386509
公開(kāi)日2012年4月25日 申請(qǐng)日期2011年11月28日 優(yōu)先權(quán)日2011年11月28日
發(fā)明者萬(wàn)文軍, 李軍 申請(qǐng)人:廣東電網(wǎng)公司電力科學(xué)研究院