專利名稱：純mos結構高精度電壓基準源的制作方法
技術領域：
純MOS結構高精度電壓基準源
技術領域：
本實用新型屬于模擬集成基準源電路技術領域，具體涉及一種純MOS結構的高性能電壓基準源。
背景技術：
利用CMOS工藝中的寄生三極管來實現(xiàn)帶隙基準，存在面積過大，功耗較高等問題。從而更多工程師將研究利用純CMOS工藝技術來實現(xiàn)電壓或電流基準作為主要方向，并取得了一些成果[1，2，3]。目前利用純CMOS器件實現(xiàn)電壓基準主要有三種一種是利用MOS器件亞閾值指數(shù)特性[1]；一種是基于MOS器件的閾值電壓[2]；另一種是基于MOS器件柵源電壓差的基準。第一種要求某些MOS器件工作在亞閾值區(qū)，對工藝和電路結構設計要求高，工藝角偏差也比較大；第二種需要在同一硅片上實現(xiàn)增強型和耗盡型MOS器件，對工藝同樣有特殊要求，隨工藝角偏差很大；第三種利用MOS器件的柵源電壓差來實現(xiàn)基準，對工藝沒有特殊要求，但是需要穩(wěn)定的外圍偏置電路同時工藝角偏差仍然很大。第二種雖然需要相應工藝支持，但是利用耗盡型MOS器件來產(chǎn)生電壓基準會減少相應的啟動電路，同時電路簡單，并可實現(xiàn)較低電源電壓的電源基準。綜上所述，相對于傳統(tǒng)帶隙基準，純MOS結構的基準最大的缺陷在于其所依賴的工藝參數(shù)波動較大，因此對輸出電壓絕對值難以準確控制，需要相應的調節(jié)模塊來進行電壓值和溫度特性調節(jié)。[1].E. Vittoz and J. Fellrath, "CMOS analog integrated circuits based on weakinversion operation," IEEE Journal of Solid-State Circuits,vol. SC-12,no. 3, pp. 224-231, Jun. 1977[2]. H. -J. Song and C. -K. Kim, "A temperature-stabilized SOI voltage referencebased on threshold voltage difference between enhancement and depletionNMOSFETs,，，IEEE Journal of Sol id-State Circuits, vol. 28, no. 6, pp. 671-667，Jun. 1993.[3]. K. N. Leung and P. K. Mok, "A CMOS Voltage Reference Based on Weighted Δ VGS for CMOS Low-Dropout Linear Regulators, ” IEEE Journal of Solid-StateCircuits, vol. 38, no. 1, January 2003.

實用新型內容本實用新型的目的在于提供了一種無需利用寄生三極管，就可以得到高電源噪聲抑制比，快速恢復，并可多路選擇的純MOS結構高精度電壓基準源。為了解決上述技術問題，本實用新型采用如下技術方案一種純MOS結構高精度電壓基準源，包括電流產(chǎn)生電路、自偏置電路和BGR啟動電路；所述BGR啟動電路，用于啟動所述所述電流產(chǎn)生電路或自偏置電路；所述電流產(chǎn)生電路，用于產(chǎn)生偏置電流；所述自偏置電路連接所述電流產(chǎn)生電路，用于產(chǎn)生基準電壓。所述自偏置電路由15個MOS管、電阻Rl和電阻R2組成；PMOS管M16、M3、M4的源極和電阻R2的一端連接直流電源VDD，電阻R2的另一端連接PMOS管M7的源極；PMOS管 M16的漏極和NMOS管Ml的漏極連接所述電流產(chǎn)生電路；NMOS管Ml的漏極、NMOS管M2的柵極、NMOS管M13的柵極、NMOS管Mll的柵極、NMOS管M14的柵極、NMOS管M12的柵極共接作為第一基準電壓輸出端；NMOS管Ml的源極連接NMOS管M2的漏極，NMOS管M2的源極接公共地端VSS ；PMOS管M3的漏極連接PMOS管M5的源極，PMOS管M5的漏極、NMOS管M8的漏極、NMOS管M8的柵極共接，NMOS管M8的源極與公共地端VSS之間設置一電阻Rl ；PMOS 管M4的漏極連接PMOS管M6的源極；PMOS管M6的漏極、NMOS管M9的漏極和NMOS管Mll 的漏極共接；NMOS管M9的源極、NMOS管Mll源極和NMOS管M13的漏極共接；NMOS管M13 的源極接公共地端VSS ；PMOS管M7的漏極、NMOS管MlO的漏極和NMOS管M12的漏極共接； NMOS管MlO的源極、NMOS管M12源極和NMOS管M14的漏極共接；NMOS管M14的源極接公共地端VSS ；PMOS管M16的柵極、PMOS管M3的柵極、PMOS管M4的柵極、PMOS管M6的漏極共接；PMOS管M5的柵極、PMOS管M6的柵極、PMOS管M7的柵極、PMOS管M7的漏極共接；匪OS 管Ml的柵極、NMOS管M8的柵極、NMOS管M9的柵極、NMOS管MlO的柵極共接作為第二基準電壓輸出端。所述電流產(chǎn)生電路為一個電壓控制電流源。所述電壓控制電流源為一個MOS管M15。所述MOS管M15為耗盡型NMOS管M15或耗盡型PMOS管M15。所述NMOS管M15的漏極連接所述PMOS管M16的漏極，所述NMOS管M15的源極連接所述NMOS管Ml的漏極，所述NMOS管M15的柵極連接所述NMOS管M15的源極、NMOS管 Ml的源極或公共地端VSS。所述BGR啟動電路由一個匪OS管Mstart構成；所述匪OS管Mstart的漏極連接直流電源VDD，NMOS管Mstart的源極連接NMOS管M15的漏極或NMOS管M2的柵極，NMOS 管Mstart的柵極連接所述PMOS管M16的柵極。所述MOS管Ml5的柵極電壓彡OV0所述PMOS管M16工作在線性區(qū)或飽和區(qū)。與現(xiàn)有技術相比，本實用新型具有以下優(yōu)點本實用新型一種純MOS結構高精度電壓基準源，不包括三極管，只包括匪OS管、PMOS管和電阻，電路簡單，容易實現(xiàn)，無需利用 CMOS工藝中的寄生三極管，也無需帶隙基準源要求的高增益運放，因而功耗低，占用面積小，并有兩種基準選擇。

圖1為本實用新型一種純MOS結構高精度電壓基準源的電路結構圖；圖2為本實用新型一種純MOS結構高精度電壓基準源的應用電路；圖3為本實用新型的電壓偏置及電壓基準應用電路。
具體實施方式本實用新型提出的電壓基準源整體電路如圖1所示，它由電流產(chǎn)生電路1、自偏置
5電路2和BGR啟動電路3構成；其中電流產(chǎn)生電路1由耗盡型MOS管Ml5構成；自偏置電路2由MOS管Ml M14，M16和電阻R1，R2構成，其中Mil和M12是自偏置電路2的啟動器件；PMOS管M16、M3、M4的源極和電阻R2的一端連接直流電源VDD，電阻 R2的另一端連接PMOS管M7的源極；PMOS管M16的漏極連接所述NMOS管M15的漏極；NMOS 管M15的柵極、NMOS管M15的源極、NMOS管Ml的漏極、NMOS管M2的柵極、NMOS管M13的柵極、NMOS管Mll的柵極、NMOS管M14的柵極、NMOS管M12的柵極共接作為第一基準電壓輸出端vbjiinl ；NMOS管Ml的源極連接NMOS管M2的漏極，NMOS管M2的源極接公共地端VSS ； PMOS管M3的漏極連接PMOS管M5的源極，PMOS管M5的漏極、匪OS管M8的漏極、匪OS管 M8的柵極共接，NMOS管M8的源極與公共地端VSS之間設置一電阻Rl ；PMOS管M4的漏極連接PMOS管M6的源極；PMOS管M6的漏極、NMOS管M9的漏極和NMOS管Mll的漏極共接； NMOS管M9的源極、NMOS管Mll源極和NMOS管M13的漏極共接；NMOS管M13的源極接公共地端；PMOS管M7的漏極、NMOS管MlO的漏極和NMOS管M12的漏極共接；NMOS管MlO的源極、NMOS管M12源極和NMOS管M14的漏極共接；NMOS管M14的源極接公共地端VSS ；BGR啟動電路3由一個匪OS管Mstart構成；NMOS管Mstart的漏極連接直流電源 VDD, NMOS管Mstart的源極連接NMOS管M15的漏極，NMOS管Mstart的柵極、PMOS管M16 的柵極、PMOS管M3的柵極、PMOS管M4的柵極、PMOS管M6的漏極共接；PMOS管M5的柵極、 PMOS管M6的柵極、PMOS管M7的柵極、PMOS管M7的漏極共接；NMOS管Ml的柵極、NMOS管 M8的柵極、NMOS管M9的柵極、NMOS管MlO的柵極共接作為第二基準電壓輸出端vbjimh。當VDD電壓從OV升高過程中，vb_mnl和vb_mnh近似0V，而vb_mph與vb_mpl跟隨VDD變化，當電源電壓VDD升高到某個值后，啟動管Mstart開始工作，驅使耗盡型NMOS 管M15工作，并產(chǎn)生電流，電流在NMOS管M2的柵極進行電荷堆積，使得vbjiml電壓升高； 當vb_mnl電壓升高到某個值后，促使NMOS管M2，M13，M14，M11，M12開啟，M12，M14的開啟將vb_mpl電壓拉低，使PMOS管M7導通，進而使支路R2，PMOS管M7，NMOS管Ml2，NMOS管 M14產(chǎn)生電流通路；由于匪OS管Mll與匪OS管M13已經(jīng)開啟將vb_mph電壓拉低，使PMOS 管M4、PM0S管M6導通，進而使PMOS管M4、PM0S管M6、NM0S管Mil、匪OS管Ml3產(chǎn)生電流通路；由于vb_mpl與vb_mph電壓的降低，使得PMOS管M3與PMOS管M5導通使vb_mnh電壓升高，并使匪OS管M8導通，進而使PMOS管M3、PM0S管M5、NM0S管M8、電阻Rl產(chǎn)生電流通路；vbjimh電壓的升高，使得NMOS管M1，匪OS管M2產(chǎn)生電流支路，從而使得vb_mnl電壓下降；當vbjiml下降到某個值后，NMOS管Mil，NMOS管M12關斷，電路各點電壓趨于穩(wěn)定， 此時BGR啟動電路Mstart關斷，整個電路完成啟動過程；電路有四路電流11、12、13、14沿各支路從直流電源VDD流向公共地端VSS。電阻Rl對M2管的漏極電壓進行調節(jié)，使基準電壓vbjiml的溫度和電壓絕對值特性得到進一步優(yōu)化。而且，對vbjimh基準電壓，利用不同溫度特性的R1，可以得到更加優(yōu)化的基準電壓。其它的偏置電壓vb_mph，vb_mpl可以作為其他電路的偏置電壓。自偏置電路2這種新型的偏壓結構，僅僅需要兩個器件Ml 1，M12來進行自啟動；更多的多路反饋環(huán)路，產(chǎn)生穩(wěn)定的偏置電流和偏置電壓。通過電流產(chǎn)生電路1中的器件M15產(chǎn)生帶有溫度系數(shù)的電流，這種電流流向NMOS 器件，利用自身參數(shù)隨溫度變化的特性，從而產(chǎn)生不隨溫度變化的電壓。[0029]在不考慮溝道調制與襯底偏置特性的影響下，可以得到
權利要求1.一種純MOS結構高精度電壓基準源，其特征在于包括電流產(chǎn)生電路(1)、自偏置電路⑵和BGR啟動電路(3)；所述BGR啟動電路(3)，用于啟動所述電流產(chǎn)生電路⑴或自偏置電路(2)；所述電流產(chǎn)生電路(1)，用于產(chǎn)生偏置電流；所述自偏置電路( 連接所述電流產(chǎn)生電路(1)，用于產(chǎn)生基準電壓。
2.如權利要求1所述的一種純MOS結構高精度電壓基準源，其特征在于所述自偏置電路O)由15個MOS管、電阻Rl和電阻R2組成；PMOS管M16、M3、M4的源極和電阻R2的一端連接直流電源VDD，電阻R2的另一端連接PMOS管M7的源極；PMOS管 M16的漏極和NMOS管Ml的漏極連接所述電流產(chǎn)生電路(1) ；NMOS管Ml的漏極、NMOS管M2 的柵極、NMOS管M13的柵極、NMOS管Mll的柵極、NMOS管M14的柵極、NMOS管M12的柵極共接作為第一基準電壓輸出端(vbjiml) ；NMOS管Ml的源極連接NMOS管M2的漏極，NMOS 管M2的源極接公共地端VSS;PMOS管M3的漏極連接PMOS管M5的源極，PMOS管M5的漏極、NMOS管M8的漏極、NMOS 管M8的柵極共接，NMOS管M8的源極與公共地端VSS之間設置一電阻Rl ；PMOS管M4的漏極連接PMOS管M6的源極；PMOS管M6的漏極、NMOS管M9的漏極和匪OS 管Mll的漏極共接；NMOS管M9的源極、NMOS管Mll源極和NMOS管M13的漏極共接；NMOS 管M13的源極接公共地端VSS ；PMOS管M7的漏極、匪OS管MlO的漏極和匪OS管M12的漏極共接；匪OS管MlO的源極、 NMOS管M12源極和NMOS管M14的漏極共接；NMOS管M14的源極接公共地端VSS ；PMOS管M16的柵極、PMOS管M3的柵極、PMOS管M4的柵極、PMOS管M6的漏極共接； PMOS管M5的柵極、PMOS管M6的柵極、PMOS管M7的柵極、PMOS管M7的漏極共接； NMOS管Ml的柵極、NMOS管M8的柵極、NMOS管M9的柵極、NMOS管MlO的柵極共接作為第二基準電壓輸出端(vbjimh)。
3.如權利要求2所述的一種純MOS結構高精度電壓基準源，其特征在于所述電流產(chǎn)生電路⑴為一個電壓控制電流源。
4.如權利要求3所述的一種純MOS結構高精度電壓基準源，其特征在于所述電壓控制電流源為一個MOS管M15。
5.如權利要求4所述的一種純MOS結構高精度電壓基準源，其特征在于所述MOS管 M15為耗盡型NMOS管M15或耗盡型PMOS管M15。
6.如權利要求5所述的一種純MOS結構高精度電壓基準源，其特征在于所述NMOS管 M15的漏極連接所述PMOS管M16的漏極，所述NMOS管M15的源極連接所述NMOS管Ml的漏極，所述NMOS管M15的柵極連接所述匪OS管M15的源極、NMOS管Ml的源極或公共地端 VSS。
7.如權利要求6所述的一種純MOS結構高精度電壓基準源，其特征在于所述BGR啟動電路(3)由一個NMOS管Mstart構成；所述NMOS管Mstart的漏極連接直流電源VDD，NM0S 管Mstart的源極連接NMOS管M15的漏極或NMOS管M2的柵極，NMOS管Mstart的柵極連接所述PMOS管M16的柵極。
8.如權利要求5-7中任一項所述的一種純MOS結構高精度電壓基準源，其特征在于 所述MOS管Ml5的柵極電壓彡OV。
9.如權利要求2-7中任一項所述的一種純MOS結構高精度電壓基準源，其特征在于 所述PMOS管M16工作在線性區(qū)或飽和區(qū)。
專利摘要本實用新型公開了一種純MOS結構高精度電壓基準源，包括電流產(chǎn)生電路、自偏置電路和BGR啟動電路；所述BGR啟動電路，用于啟動所述自偏置電路；所述電流產(chǎn)生電路，用于產(chǎn)生偏置電流；所述自偏置電路連接所述電流產(chǎn)生電路，用于產(chǎn)生基準電壓。本實用新型一種純MOS結構高精度電壓基準源，不包括三極管，只包括NMOS管、PMOS管和電阻，電路簡單，容易實現(xiàn)，無需利用CMOS工藝中的寄生三極管，也無需帶隙基準源要求的高增益運放，因而功耗低，占用面積小，并有兩種基準選擇。
文檔編號G05F3/30GK201936217SQ20112002009
公開日2011年8月17日 申請日期2011年1月21日 優(yōu)先權日2011年1月21日
發(fā)明者張啟東 申請人:山東華芯半導體有限公司