專利名稱：一種無電阻的帶隙基準電壓源的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電源技術(shù)領(lǐng)域，具體涉及一種帶隙基準電壓源的設(shè)計。
背景技術(shù)：
在基準電壓源的設(shè)計過程中，通常采用基于硅的帶隙電壓產(chǎn)生固定電壓的技術(shù)來產(chǎn)生基準電壓，其原理在于，將一個正溫度系數(shù)的電壓和一個負溫度系數(shù)的電壓以一定的比例疊加，產(chǎn)生不隨環(huán)境溫度、電源電壓變化的電壓值。當溫度接近OK時，這個基準電壓接近硅的帶隙電壓，稱為“帶隙基準”電壓。正溫度系數(shù)的電壓通常來自于兩個雙結(jié)型晶體管的基極_發(fā)射極電壓之差Δ Vbe， 負溫度系數(shù)的電壓即是雙結(jié)型晶體管的基極-發(fā)射極電壓Vbe，這兩個電壓要以一定的比例疊加，才能抵消溫度系數(shù)，使得到的電壓具有比較好的溫度特性。基準電壓可表示為Vbef = VBE+KX AVbe公式(1)公式⑴中的系數(shù)K通常是兩個同類型電阻的比值。而標準的數(shù)字電路，并沒有提供相應(yīng)的電阻模型，這里可以用開關(guān)電容實現(xiàn)等效電阻的方法來解決，但是需要額外的電路來產(chǎn)生時鐘信號，增加了電路的復(fù)雜度，同時會引入噪聲；芯片內(nèi)部集成電容，又會增加芯片版圖的面積，增加成本。文獻"Buck A Ε, McDonald C L，Lewis H. et al. A CMOS bandgap reference without resistors. IEEE JOURNAL of Solid-State Circuits, 2002. 37(1) :81_83” 很好地解決了以上的問題，電路結(jié)構(gòu)中的MOS均工作于強反型或截止區(qū)，故不存在器件模型精確性的問題。但是電路正常工作所需的電源電壓太高，不適用于低壓應(yīng)用環(huán)境；電源抑制比并不高，溫度特性也不是很好；為了抑制MOS管的溝道長度調(diào)制效應(yīng)，不得不增加器件的溝道長度，從而增力口了芯片的面積。文獻"Tetsuya Hiros, et al. Temperature-compensated CMOS current reference circuit for ultralow-power subthreshold LSIs, IEICE Electronics Express,Vol. 5,No. 6,pp. 204-210,Mar. 2008”提出的無電阻的帶隙基準源電路，部分MOS管工作于亞閾值區(qū)，但是在這一區(qū)間并沒有精確的模型來描述MOS管的特性， 因而增加了設(shè)計的復(fù)雜度。

實用新型內(nèi)容本實用新型的目的是為 了解決現(xiàn)有的無電阻的帶隙基準源電路存在的問題，提出了一種無電阻帶隙基準電壓源。本實用新型技術(shù)方案為一種無電阻帶隙基準電壓源，包括啟動電路，自偏置電流源電路，和帶有PTAT失調(diào)的電壓跟隨器電路，其中，啟動電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。進一步的，自偏置電流源電路包括PMOS管MP1、MP2、MP3，匪OS管麗1、麗2、麗3、 MN4、MN6，三極管Q1、Q2、Q3，其中，PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接地，三極管的基極與集電極均接地，PMOS管MP3的柵漏短接，同時與MPl和MP2的柵極連接，PMOS管MP1、MP2、MP3的漏極分別與匪OS管MN1、MN3、麗4的漏極連接，MP3的漏極作為自偏置電流源電路的Vbias點，NMOS管麗1柵漏短接，并且與麗2和麗3的柵極連接，麗1的源極與麗2的漏極連接，NMOS管麗2的源極與三極管Ql的發(fā)射極連接，NMOS管麗3的漏極與MN4的柵極連接，同時連接MN6的柵極，NMOS管MN6的源極與三極管Q2的發(fā)射極連接， 同時連接帶有PTAT失調(diào)的電壓跟隨器的正向輸入端，NMOS管MN4的源極與三極管Q3的發(fā)射極連接，MN6的源極與漏極接地。進一步的，帶有PTAT失調(diào)的電壓跟隨器包括NMOS管Ml、M2，第一電流源、第二電流源、第三電流源和電流鏡，其中，NMOS管Ml與M2的柵極分別作為電壓跟隨器的正向與負向輸入端，漏極分別與第一電流源和第二電流源正端連接，源極串聯(lián)第三電流源后接地，第一電流源、第二電流源的負端分別接外部電源，正端通過電源鏡接地，所述第一電流源、第二電流源和第三電流源的電流大小之比為A+1 B+1 A+B。進一步的，帶有PTAT失調(diào)的電壓跟隨器包括10個PMOS管MPA1-MPA10，12個匪OS 管MNA1-MNA12，其中，所有的NMOS管的襯底均接地，MPA1-MPA6的源極和襯底均接外部電源，MPA1-MPA5的柵極相互連接，并連接自偏置電流源電路的Vbias點，MPAl的漏極與MNAl 的漏極連接，MNAl的源極和襯底接地，其柵漏短接，并且與MNA2、MNA4、MNA6、MNA8的柵極連接，MPA6的柵漏短接，并且連接MPA7和MPA8的柵極以及MNA2的漏極，MNA2的源極與MNA3 的漏極連接，MNA3的源極接地，其柵極與MNA5、MNA7、MNA9的柵極以及MNA6的漏極連接， MPA2的漏極與MPA9的源極以及MNAlO的柵極連接，MPA9的襯底與源連接，其柵極為電壓跟隨器的正向輸入端，漏極接外部電源，MPA3的漏極與MPAlO的源極以及MNAll的柵極連接， MPAlO的源極與襯底短接，其柵極為電壓跟隨器的負向輸入端，漏極接地，MNAlO與MNAll的源極相互連接，并且連接MNA4的漏極，MNA4的源極與MNA5的漏極連接，MNA5的源極接地， MNAlO與MNAll的漏極分別連接MPA4與MPA5的漏極，MPA7與MPA8的源極與襯底短接，并分別連接MPA4與MPA5的漏極，MPA7的漏極與MNA6的漏極連接，MNA6的源極與MNA7的漏極連接，MNA7的源極接地，MPA8的漏極與MNA8的漏極連接，MNA8的源極與MNA9的漏極連接并作為電壓跟隨器的輸出端，MNA9的源極接外部電源，并且連接MNA12的柵極，MNA12的源極與漏極均接地。本實用新型的有益效果是本實用新型提供的無電阻帶隙基準電壓源，由于電路結(jié)構(gòu)沒有使用電阻，因而可以和CMOS工藝相兼容，進而降低了設(shè)計的復(fù)雜度，減少了芯片的面積；此外本實用新型的基準電壓源通過所述的自偏置電流源電路和帶有PTAT失調(diào)的電壓跟隨器，使得基準電壓在具有較低的溫度系數(shù)的同時，提高了帶隙基準源的電源抑制比。

圖1為本實用新型的無電阻帶隙基準源的電路示意圖。圖2為本實用新型的帶有PTAT失調(diào)電壓的跟隨器的原理圖。圖3為本實用新型的帶有PTAT失調(diào)電壓的跟隨器的具體電路圖。圖4為本實用新型實施例的無電阻帶隙基準源溫度特性的仿真示意圖。圖5為本實用新型實施例的無電阻帶隙基準源電壓調(diào)整率的仿真示意圖。圖6為本實用新型實施例的無電阻帶隙基準源電源抑制比的仿真示意圖。
具體實施方式

以下結(jié)合附圖和具體的實施例對本實用新型作進一步的闡述。如圖1所示，無電阻帶隙基準電壓源，包括啟動電路，自偏置電流源電路，和帶有 PTAT失調(diào)的電壓跟隨器電路，其中，啟動電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。 這里，自偏置電流源電路如圖包括？] 05管1^1、]\^2、]\^3，NMOS管MN1、MN2、MN3、 MN4、MN6，三極管Q1、Q2、Q3，其中，PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接地，三極管的基極與集電極均接地，MP3的柵漏短接，同時與MPl和MP2的柵極連接，MPU MP2、MP3的漏極分別與麗1、麗3、MN4的漏極連接，MP3的漏極作為自偏置電流源電路的 Vbias點，麗1柵漏短接，并且與麗2和麗3的柵極連接，麗1的源極與麗2的漏極連接，麗2 的源極與Ql的發(fā)射極連接，麗3的漏極與MN4的柵極連接，同時連接MN6的柵極，MN6的源極與Q2的發(fā)射極連接，同時連接帶有PTAT失調(diào)的電壓跟隨器的正向輸入端，MN4的源極與 Q3的發(fā)射極連接，MN6的源極與漏極接地VSS。帶有PTAT失調(diào)電壓的跟隨器作為折疊式cascode差分運算放大器，運算放大器是以電壓跟隨器方式連接，故其輸出為Vbef = Vbe (Q) +Vos = Vbe (Q) +L X Vptat公式(2)公式⑵的中L是與溫度無關(guān)的常數(shù)，Vbe中的負溫度系數(shù)項Vbe(Q)和正溫度系數(shù)的Vptat以一定的比例疊加，溫度系數(shù)相互抵消，使得Vkef電壓值與溫度變化無關(guān)。啟動電路包括PMOS管MPS1，NMOS管MS、MSNl，其中，MPSl的源極與襯底均接外部電源VDD，其柵極與MSm的柵極連接，并且連接到自偏置電流源的A點，MPSl的漏極與麗Sl 的漏極相連接，同時連接到MS的柵極上，MS的漏極連接到自偏置電流源電路的Vbias點， MS和MSm的源極與襯底均接地電位VSS。這里帶有PTAT失調(diào)的電壓跟隨器實際上是一個折疊式cascode差分運算放大器， 其最為一般的設(shè)計方案如圖2所示，包括NMOS管M1、M2，電流源(A+1)I、(B+1)I、(A+B)I, 與電流鏡，其中，NMOS管Ml與M2的柵極分別為電壓跟隨器的正向與負向輸入端，它們的漏極分別與電源源(A+1)I和(B+1)I正端連接，源極串聯(lián)電流源(A+B)I后接地VSS，電流源 (A+1)I、(B+l) I的負端都接外部電源VDD，正端通過電源鏡接地VSS。這里(A+1)I、(B+l) I 和(A+B) I指的是這三個電流源的電流大小之比為A+1 B+1 A+B，其中，A、B為常數(shù)。電壓跟隨器的輸入對管工作于飽和區(qū)，則輸入管的柵源電壓Ves和偏置電流Id的關(guān)系為Vgs = Vm + J Γ 2Ι: ι τ、公式(3)
^MCox(WIL)公式(3)中，Vth為MOS管的閾值電壓，Cox為柵氧化層電容，μ為MOS管載流子的遷移率，W/L為MOS管的寬長比。由于兩個輸入管偏置在不同電流下，其中流過Ml的電流為Al，而流過Μ2的電流為 Bi，故輸入端引入的失調(diào)電壓Vre為
I 2Β I 2AI Vos = V1N_ - V1N+ =~ -么、式(4)
^Coji(JVfL) ^Coji(JVfL)[0032]公式(4)中A和B均為常數(shù)。為了使電壓源有比較好的線性度，要求輸入管Ml、 M2的跨導(dǎo)要相等。MOS管的跨導(dǎo)值為= ^Cox(WIL)Id，從而Ml和M2需要滿足以下公式B{W / L)M2 = A(W / 勾均公式⑶這樣，Ml和M2有相同的跨導(dǎo)值= j2AjuCox(W/r>MiI，公式⑶可以變換為V1N— - V1N+ = M芯公式(6)公式(6)中,M=2fIf 是與溫度無關(guān)的量。
\Cox A(WIL)mi \Cox(W I L)MiMOS管的載流子遷移率與溫度的關(guān)系為" =公式(7)公式(7)中，μ (T0)表示的是Ttl溫度時載流子遷移率，參數(shù)α取值范圍為-1.5 -2，一般取-1.5。為了保證輸入端的失調(diào)電壓Vqs SPTAT電壓，公式(6)中的電流I與溫度T需要滿足如下關(guān)系I - Τ2+α公式(8)由于折疊式cascode差分運算放大器的偏置電流由自偏置電流源電路提供，故要求自偏置電流源電路提供的電流也要滿足公式(8)的要求。圖3是帶有PTAT失調(diào)電壓跟隨器的一種實現(xiàn)方式。為了提高電源抑制比，該折疊式放大器采用cascode結(jié)構(gòu)。電路中的MPA9和MPAlO起到電平移位的作用。MPAl，MPA6， MNAl，MNA2和MNA3構(gòu)成偏置電路，為跟隨器提供偏置，MNA12等效為一個MOS電容，用來濾除噪聲并穩(wěn)定基準電壓。其中，]\^1、]\^2、]\^1、]\^2、]\^3、01和 Q2 組成了電流發(fā)生器，MP3、MN4、Q3 采樣 B 點的電壓，并通過負反饋使得A點和B點電壓保持相等。電路中MN6的接法形成一個MOS電容，用來穩(wěn)定環(huán)路。電路中Q1、Q2和Q3的發(fā)射極面積之比分別是N 1 1，麗1、麗2、麗3 和MN4具有相同的寬長比，MPl、MP2和MP3也具有相同的寬長比，麗10和麗11的寬長比滿足 A (WzI)mnio = B(WZL)mniio為了方便敘述，可設(shè)(WA)mni= (ff/L)M2 = (ff/L)m3 = (ff/L)m4 = (ff/L)N, (W/L)m =(W/L)MP2 = (WzI)mp3= (W/L)p。由于麗2的VeD> Vthn，故麗2工作于線性區(qū)。根據(jù)基爾
霍夫定律VGs OimD+VDS (麗2)+VEB(Qi) = VGS (MTO)+VEB(Q2)公式(9)由于麗1、麗2具有相同電流密度，故Ves_) = VGS(MN3)。Ql、Q2發(fā)射極面積之比為 N 1，偏置在相同的電流下，故VEB(Q2)-VEB(Q1) = VTlnN。Vt為熱電壓kT/q = ^mv@300K。從而可以得到VDS(MN2) = VEB(Q2)-VEB(Q1) = V1InN公式(10)麗2工作于線性區(qū)，流過電流為I，可得I = μ C0X(ff/L)N(VGS(MN2)-VTH-l/2VDS(MN2)) XVds(MN2)公式(11)而VGS(MN2) = VGS(MN1)+VDS(MN2)，則公式(11)可以記為[0051]
權(quán)利要求1.一種無電阻帶隙基準電壓源，其特征在于，包括啟動電路，自偏置電流源電路和帶有 PTAT失調(diào)的電壓跟隨器，其中，啟動電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。
2.根據(jù)權(quán)利要求1所述的無電阻帶隙基準電壓源，其特征在于，所述的自偏置電流源電路包括 PMOS 管 MP1、MP2、MP3，匪OS 管 MNl、MN2、MN3、MN4、MN6，三極管 Ql、Q2、Q3，其中， PMOS管的源極與襯底均接外部電源，NMOS管的襯底均接地，三極管的基極與集電極均接地，MP3的柵漏短接，同時與MPl和MP2的柵極連接，MP1、MP2、MP3的漏極分別與麗1、麗3、 MN4的漏極連接，MP3的漏極作為自偏置電流源電路的Vbias點，麗1柵漏短接，并且與麗2 和麗3的柵極連接，麗1的源極與麗2的漏極連接，麗2的源極與Ql的發(fā)射極連接，麗3的漏極與MN4的柵極連接，同時連接MN6的柵極，MN6的源極與Q2的發(fā)射極連接，同時連接帶有PTAT失調(diào)的電壓跟隨器的正向輸入端，MN4的源極與Q3的發(fā)射極連接，MN6的源極與漏極接地。
3.根據(jù)權(quán)利要求2所述的無電阻帶隙基準電壓源，其特征在于，所述的帶有PTAT失調(diào)的電壓跟隨器包括NMOS管Ml、M2，第一電流源、第二電流源、第三電流源和電流鏡，其中， NMOS管Ml與M2的柵極分別作為電壓跟隨器的正向與負向輸入端，漏極分別與第一電流源和第二電流源正端連接，源極串聯(lián)第三電流源后接地，第一電流源、第二電流源的負端分別接外部電源，正端通過電源鏡接地，所述第一電流源、第二電流源和第三電流源的電流大小之比為 A+1 B+1 A+B。
4.根據(jù)權(quán)利要求2所述的無電阻帶隙基準電壓源，其特征在于，所述的帶有PTAT失調(diào)的電壓跟隨器包括10個PMOS管MPA1-MPA10，12個NMOS管MNA1-MNA12，其中，所有的NMOS 管的襯底均接地，MPA1-MPA6的源極和襯底均接外部電源，MPA1-MPA5的柵極相互連接，并連接自偏置電流源電路的Vbias點，MPAl的漏極與MNAl的漏極連接，MNAl的源極和襯底接地，其柵漏短接，并且與MNA2、MNA4、MNA6、MNA8的柵極連接，MPA6的柵漏短接，并且連接 MPA7和MPA8的柵極以及MNA2的漏極，MNA2的源極與MNA3的漏極連接，MNA3的源極接地， 其柵極與MNA5、MNA7、MNA9的柵極以及MNA6的漏極連接，MPA2的漏極與MPA9的源極以及 MNAlO的柵極連接，MPA9的襯底與源連接，其柵極為電壓跟隨器的正向輸入端，漏極接外部電源，MPA3的漏極與MPAlO的源極以及MNAll的柵極連接，MPAlO的源極與襯底短接，其柵極為電壓跟隨器的負向輸入端，漏極接地，MNAlO與MNAll的源極相互連接，并且連接MNA4 的漏極，MNA4的源極與MNA5的漏極連接，MNA5的源極接地，MNAlO與MNAll的漏極分別連接MPA4與MPA5的漏極，MPA7與MPA8的源極與襯底短接，并分別連接MPA4與MPA5的漏極， MPA7的漏極與MNA6的漏極連接，MNA6的源極與MNA7的漏極連接，MNA7的源極接地，MPA8 的漏極與MNA8的漏極連接，MNA8的源極與MNA9的漏極連接并作為電壓跟隨器的輸出端， MNA9的源極接外部電源，并且連接MNA12的柵極，MNA12的源極與漏極均接地。
5.根據(jù)權(quán)利要求2至4所述的任一無電阻帶隙基準電壓源，其特征在于，所述的啟動電路包括PMOS管MPSl，NMOS管MS、MSN1，其中，MPSl的源極與襯底均接外部電源VDD，其柵極與MSm的柵極連接，并且連接到自偏置電流源的A點，MPSl的漏極與麗Sl的漏極相連接， 同時連接到MS的柵極上，MS的漏極連接到自偏置電流源電路的Vbias點，MS和MSm的源極與襯底均接地電位。
專利摘要本實用新型公開了一種無電阻帶隙基準電壓源。具體包括啟動電路，自偏置電流源電路，和帶有PTAT失調(diào)的電壓跟隨器，其中，啟動電路與自偏置電流源電路連接，帶有PTAT失調(diào)的電壓跟隨器與自偏置電流源電路相連。本實用新型提供的無電阻帶隙基準電壓源，由于電路結(jié)構(gòu)沒有使用電阻，因而可以和CMOS工藝相兼容，進而降低了設(shè)計的復(fù)雜度，減少了芯片的面積；此外本實用新型的基準電壓源通過所述的自偏置電流源電路和帶有PTAT失調(diào)的電壓跟隨器，使得基準電壓在具有較低的溫度系數(shù)的同時，提高了帶隙基準電壓源的電源抑制比。
文檔編號G05F1/56GK202041870SQ20112014805
公開日2011年11月16日 申請日期2011年5月11日 優(yōu)先權(quán)日2011年5月11日
發(fā)明者周澤坤, 封魯平, 張波, 徐祥柱, 明鑫, 鐘博, 馬穎乾 申請人:電子科技大學(xué)