專利名稱：寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于轉(zhuǎn)發(fā)式衛(wèi)星導(dǎo)航設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到導(dǎo)航信號(hào)產(chǎn)生時(shí)寬頻帶范圍的載頻預(yù)偏頻率信號(hào)產(chǎn)生器。
背景技術(shù)：
中國區(qū)域?qū)Ш蕉ㄎ幌到y(tǒng)(電容China A電阻Rea Positioning System,簡稱電容CAPS)是利用我國現(xiàn)有的通信衛(wèi)星資源，實(shí)現(xiàn)導(dǎo)航定位(P)、測(cè)速(V)、授時(shí)(T)功能的應(yīng)用
衛(wèi)星系統(tǒng)。在電容CAPS導(dǎo)航定位系統(tǒng)中，采用了 “虛擬衛(wèi)星原子鐘”技木，簡稱“虛擬鐘”技木?！疤摂M鐘”是指導(dǎo)航信號(hào)在衛(wèi)星上發(fā)射時(shí)間相對(duì)于地面導(dǎo)航上行站的發(fā)射時(shí)間有ー個(gè)時(shí) 延，這個(gè)時(shí)延隨著衛(wèi)星相對(duì)導(dǎo)航上行站的徑向距離變化而改變，利用地面上的原子鐘作為參考，將地面原子鐘的產(chǎn)生時(shí)間上行延遲到衛(wèi)星天線相位中心的發(fā)射時(shí)間，在無衛(wèi)星原子鐘的條件下實(shí)現(xiàn)類GPS系統(tǒng)的全部功能。為了精確地實(shí)現(xiàn)將地面原子鐘的產(chǎn)生時(shí)間上行延遲到衛(wèi)星天線相位中心的發(fā)射時(shí)間，需要在地面信號(hào)發(fā)射基帶部分對(duì)本地的載波頻率進(jìn)行預(yù)偏處理。由于時(shí)延的變化和轉(zhuǎn)發(fā)器時(shí)鐘源的不穩(wěn)定，使得載頻的預(yù)偏量需要跟隨實(shí)測(cè)的時(shí)延值進(jìn)行實(shí)時(shí)變化。本實(shí)用新型采用硬件可編程技術(shù)實(shí)現(xiàn)了載頻的實(shí)時(shí)調(diào)整。
發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡単、頻率調(diào)整分辨率高、且頻率可隨軟件實(shí)時(shí)進(jìn)行調(diào)整的寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器。解決上述技術(shù)問題所采用的技術(shù)方案是它包括用干與外部計(jì)算機(jī)進(jìn)行通信的由串ロ電路；對(duì)整機(jī)進(jìn)行控制的控制電路，該電路與串ロ電路相連；鎖相環(huán)電路，該電路的輸入端接控制電路；還包括頻率綜合電路，該電路的輸入端接控制電路和鎖相環(huán)電路。本實(shí)用新型的頻率綜合電路由由碼頻產(chǎn)生電路、載頻產(chǎn)生電路連接構(gòu)成。本實(shí)用新型的碼頻產(chǎn)生電路為集成電路U12的17腳接圖I中集成電路U7A的AlO腳、19和21腳分別接集成電路U3的12和11腳、22腳接圖I中U7A的B6腳、68和69腳分別接集成電路U9的6和7管腳、61腳通過電阻R35接電容C52的一端，電容C52的另一端接地，20腳通過電阻R34接22腳；68腳通過電阻R35接69腳；64腳通過電阻R32接3V電源正極并通過電阻R31接地、集成電路U12所有電源端接3V電源正極、地端接地、55腳接電容C40的一端、56腳接通過電阻R36接地、48腳和49腳分別接集成電路U14的I腳和3腳，電容C40和電容C50的另一端接3V電源正極。集成電路U14的2腳和5腳接地、4腳接電容C41 電容C43的一端以及通過電阻R37接地并通過電感線圈L13接電容C43和電容C44的另一端和電感線圈L14的一端，電容C42的另一端接電容C45的一端，電感線圈L14的另一端接電容C45、電容C46、電容C48的一端并通過電感線圈L15接電容C47 電容C49的一端，電容C49的另一端接集成電路U16的3腳以及通過電阻R38接地、通過電阻R39和電阻R40接3V電源正極、通過電阻R39接電容C50的一端，電容C41、電容C44、電容C46、電容C47、電容C50的另一端接地。集成電路U16的4腳電容C50的一端、5腳接電容C51的一端和3V電源正極、2腳接地、I腳通過電阻R41碼頻輸出，電容C51的另一端接地。集成電路U12是頻率綜合芯片型號(hào)為AD9854AQST，集成電路U14是耦合器型號(hào)為ETC4-1-2，集成電路U16是高速電壓比較芯片型號(hào)為LMV7219，集成電路U3是單片機(jī)型號(hào)為ATMWGA128L，集成電路U9是差分驅(qū)動(dòng)芯片型號(hào)為MC100EP。本實(shí)用新型的載頻產(chǎn)生電路與碼頻產(chǎn)生電路相同。系統(tǒng)接收外部的高精度時(shí)鐘信號(hào)源和虛擬鐘系統(tǒng)提供或人機(jī)接ロ界面輸入的載頻修正量；以該時(shí)鐘信號(hào)源作為基準(zhǔn)時(shí)鐘源，在可編程器件FPGA內(nèi)部進(jìn)行分頻或倍頻產(chǎn)生 系統(tǒng)所需的其它時(shí)鐘信號(hào)；同吋，F(xiàn)PGA根據(jù)虛擬鐘系統(tǒng)提供的載頻修正量實(shí)時(shí)調(diào)整輸出的頻率調(diào)整參數(shù)，使最終的載頻輸出滿足系統(tǒng)要求的中頻載波信號(hào)。本實(shí)用新型具有靈活配置頻率預(yù)偏量的功能，采用中頻信號(hào)產(chǎn)生器的導(dǎo)航基帶單元可作為基帶信號(hào)模擬源，也可作為文中提出的具有頻率預(yù)偏功能的導(dǎo)航信號(hào)發(fā)生器。本實(shí)用新型具有設(shè)計(jì)合理、電路結(jié)構(gòu)簡單、體積小、分辨率高，寬頻帶、低噪聲等優(yōu)點(diǎn)。可用于區(qū)域定位系統(tǒng)導(dǎo)航信號(hào)產(chǎn)生器的基帶部分。

圖I是本實(shí)用新型的電氣原理方框圖。圖2是串ロ與控制電路的電子線路原理圖圖3鎖相環(huán)電路的電子線路原理圖圖4是頻率綜合電路的電子線路原理圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)ー步詳細(xì)說明，但本實(shí)用新型不限于這些實(shí)施例。圖I是本實(shí)用新型的電氣原理方框圖。參見圖1，本實(shí)用新型由串ロ電路、控制電路、鎖相環(huán)電路、頻率綜合電路連接構(gòu)成。串ロ電路的輸出端接控制電路，控制電路輸出端接鎖相環(huán)電路和頻率綜合電路，鎖相環(huán)電路的輸出端接頻率綜合電路。串ロ電路與控制電路作為系統(tǒng)的控制核心，由串ロ接ロ電路、單片機(jī)+可編程邏輯電路FPGA組成，完成對(duì)各エ作器件的控制和初始化。鎖相環(huán)電路將輸出的碼時(shí)鐘和中頻載波時(shí)鐘鎖定在參考輸入的時(shí)鐘上。頻率綜合電路由兩塊頻率綜合芯片構(gòu)成，一片用于產(chǎn)生碼時(shí)鐘，另一片用于產(chǎn)生中頻載波時(shí)鐘。在圖2中，本實(shí)施例的串ロ電路由集成電路Ul、電容Cl、電容C2、電容C3、電容C6、電容C7連接構(gòu)成，集成電路Ul是串ロ電平轉(zhuǎn)換芯片型號(hào)為MAX3232。集成電路Ul的16腳接電容Cl和電容C2的以及3V電源正極、2腳接電容C2的另一端、6腳接電容C3的一端、15腳接電容C3的另一端和地、I腳和3腳接電容C6的兩端、4腳和5腳接電容C7的兩端、11腳和12腳接控制電路。串ロ電路用干與外部計(jì)算機(jī)進(jìn)行串ロ通信。本實(shí)施例的控制電路由集成電路U2 集成電路U4、集成電路U7A、集成電路U7B、電容Cl 電容CIO、電阻Rl 電阻R10、插座Jl 插座J3、跳線開關(guān)SI連接構(gòu)成，其中集成電路U2 U4，電容Cl 電容C10、電阻Rl 電阻R6、插座J1、插座J2連接成單片機(jī)系統(tǒng)，集成電路U7、集成電路U9、插座J3 插座J6、跳線開關(guān)SI、電阻R7 電阻RlO連接成可編程邏輯電路FPGA系統(tǒng)，集成電路U2是看門狗芯片型號(hào)為TPS3305、集成電路U3是單片機(jī)型號(hào)為ATMWGA128L、集成電路U4的型號(hào)為CFPS-73、集成電路U7A的型號(hào)為XC2V250、集成電路U7B的型號(hào)為XC18V04。集成電路U3的27腳和28腳分別接集成電路Ul的12和11腳、24腳接集成電路U4的輸出端、20腳接集成電路U2的5腳并通過電阻R2接3V電源正極、62腳通過電阻Rl接3V電源正極、54腳接插座J2的9腳并通過電阻R5接3V電源正極、55腳接插座J2的3腳并通過電阻R3接3V電源正極、56腳接插座J2的5腳并通過電阻R4接3V電源正極、57腳接插座J2的I腳并通過電阻R6接3V電源正極、電源端接3V電源正極、地端接地，集成電路U3的54 57腳接插座J2，用于調(diào)試時(shí)接外接計(jì)算機(jī)。集成電路U2的8腳接電容C4的一端以及3V電源正極、地端接地、7腳接插座Jl的I腳，用于手動(dòng)復(fù)位，電容C4的另ー端接地，集成電路U3的35 42腳分別接集成電路U7A的L6、L5、L3、L2、LI、J13、J10、J2腳，用于兩個(gè)集成電路之間的數(shù)據(jù)通信。 集成電路U7A的BI、N12、Nil、M13、LlO腳分別接集成電路U7B的10、15、13、43、40腳，其間接電阻R8、電阻R9、電阻RlO作為上拉電阻，集成電路U7A的外圍電容Cll和電容C1、B12、A13腳分別接集成電路U7B的31、3、7、5腳，其間接排阻電阻R7作為上拉電阻，并接插座J6用于調(diào)試時(shí)接外接計(jì)算機(jī)。在圖3中，本實(shí)施例的鎖相環(huán)電路由集成電路U5、集成電路U6、集成電路U8 集成電路U11，電阻Rll 電阻R30、電容Cll 電容C39，電感線圈LI 電感線圈L12連接構(gòu)成的，集成電路U5是電壓放大器件型號(hào)為0P184S，集成電路U6是鎖相環(huán)芯片型號(hào)為ADF4001，集成電路U8是低噪聲壓控振蕩器型號(hào)為MAX2620，集成電路U9和集成電路UlO是差分驅(qū)動(dòng)芯片型號(hào)為MC100EP，集成電路Ull是分頻器型號(hào)為MC12093D。集成電路U6的13腳接集成電路U7A的電容C6腳、6腳接電容C13的一端、5腳接電容C14的一端、集成電路U7A的B7腳、11腳接集成電路U3的11、12腳接集成電路U3的12腳、8腳接接集成電路Ull的4腳、2腳接電容C16的一端以及通過電阻R14接電容C18的一端并通過電阻R13接電容C17的一端和集成電路U5的同相輸入3腳、I腳通過電阻R15接地、電源端接3V電源正極、地端接地，電容Cl I、電容C12為電源濾波電容。集成電路U5的反相輸入端2腳通過電阻R12接輸出端并通過電阻Rll接地、7腳接電容C15的一端并通過線圈LI接12V電源正極、輸出端6腳通過并通過線圈L2和電阻R17接電容C22的一端和ニ極管Dl的負(fù)極，集成電路U5的輸出端6腳通過線圈L2集成電路U3的61腳，集成電路U5的4腳、電容C16、電容C17、電容C18的另一端接地。電容C22的另一端接電容C20、電容C21、電容C23的一端并通過線圈L4接地，電容C20、電容C21的另一端、ニ極管Dl的正極、電容C25的一端接地，電容C23的另一端接集成電路U8的2腳和電容C24的一端。集成電路U8的5腳接電容C24和電容C25的另ー端、I腳接4腳和電容C19的一端并通過線圈L6接5V電源正極、7腳接5V電源正極、電源端接5V電源正極、地端接地，電容C27、電容C30為電源濾波電容，集成電路U5的5腳接電容C31的一端并通過線圈L8接電容C29的一端和5V電源正極、8腳接電容C32的一端并通過線圈L7接電容C28的一端和5V電源正極，電容C28、電容C29的另一端接地，電容C31的另一端接線圈L5的4腳，電容C32的另一端接線圈L9的5腳。線圈L5的5腳接地、I腳接電阻R20的一端和集成電路U9的2腳、3腳接電阻R29的另一端和集成電路U9的3腳、2腳接電容C26的一端和集成電路U9的4腳，集成電路U9的電源端8腳接電容C34的一端和電容C26的另一端并通過線圈LlO接3V電源正極、5腳接地、7腳接頻率綜合電路并通過電阻R19接地、6腳接頻率綜合電路并通過電阻R18接地。線圈L9的4腳接地、I腳接電阻R21的一端和集成電路UlO的2腳、3腳接電阻R21的另一端和集成電路UlO的3腳、2腳接電容C33的一端和集成電路UlO的4腳，集成電路UlO的電源端8腳接電容C35的一端和電容C33的另一端并通過線圈LI I接3V電源正極、5腳接地、7腳接電容C37的一端和頻率綜合電路并通過電阻R23接地、6腳接電容C36的一端和頻率綜合電路并通過電阻R22接地，電容C35的另一端接地。集成電路Ull的8腳 接電容C37的一端、I腳接電容C36的另一端、8腳接電容C37的另一端、7腳接2腳和電容C38的一端并通過線圈L12接3V電源正極、5腳接地、4腳接電阻R26的一端并通過電阻R28接地，電阻R26的另一端接集成電路U6的8腳通過電阻R24接3V電源正極并通過電阻R29接地，電阻R26的另一端通過電阻R27接電容C39的一端并通過電阻R30接地、電阻R26的另一端通過電阻R27和電阻R25接3V電源正極，電容C39的另一端接地，組成差分輸出。集成電路U6的2腳輸出經(jīng)集成電路U5將信號(hào)放大后由6腳輸出，經(jīng)電阻R16、電阻R31分壓后輸出到集成電路U3的61腳，同時(shí)經(jīng)集成電路U8的諧振電路后接到接集成電路U8的2腳，接集成電路U8輸出為兩路差分，作為兩路單端信號(hào)分別經(jīng)L5、L9耦合后接到差分驅(qū)動(dòng)芯片集成電路U9、集成電路UlO的輸入2和3腳，經(jīng)分頻后送給接集成電路U6的8腳作為鎖相環(huán)鑒相輸入；集成電路U9、集成電路UlO的輸出分別作為圖4中頻率綜合電路U12、U13的輸入68、69腳，同時(shí)集成電路UlO的輸出作為分頻器Ull的輸入，接腳I和8。在圖4中，本實(shí)施例的頻率綜合電路由碼頻產(chǎn)生電路、載頻產(chǎn)生電路連接構(gòu)成。本實(shí)施例的碼頻產(chǎn)生電路由集成電路U12、集成電路U14、集成電路U16、電阻R31 電阻R41、電容C40 電容C52連接構(gòu)成，集成電路U12是頻率綜合芯片型號(hào)為AD9854AQST，集成電路U14是耦合器型號(hào)為ETC4-1-2，集成電路U16是高速電壓比較芯片型號(hào)為LMV7219。集成電路U12的17腳接圖I中集成電路U7A的AlO腳、19和21腳分別接圖I中集成電路U3的12和11腳、22腳接圖I中U7A的B6腳、68和69腳分別接圖2中集成電路U9的6和7管腳、61腳通過電阻R35接電容C52的一端，電容C52的另一端接地，20腳通過電阻R34接22腳；68腳通過電阻R35接69腳；64腳通過電阻R32接3V電源正極并通過電阻R31接地、集成電路U12所有電源端接3V電源正極、地端接地、55腳接電容C40的一端、56腳接通過電阻R36接地、48腳和49腳分別接集成電路U14的I腳和3腳，電容C40和電容C50的另一端接3V電源正極。集成電路U14的2腳和5腳接地、4腳接電容C41 電容C43的一端以及通過電阻R37接地并通過電感線圈L13接電容C43和電容C44的另一端和電感線圈L14的一端，電容C42的另一端接電容C45的一端，電感線圈L14的另一端接電容C45、電容C46、電容C48的一端并通過電感線圈L15接電容C47 電容C49的一端，電容C49的另一端接集成電路U16的3腳以及通過電阻R38接地、通過電阻R39和電阻R40接3V電源正極、通過電阻R39接電容C50的一端，電容C41、電容C44、電容C46、電容C47、電容C50的另一端接地。集成電路U16的4腳電容C50的一端、5腳接電容C51的一端和3V電源正極、2腳接地、I腳通過電阻R41作為最終的碼頻輸出，電容C51的另一端接地。碼頻產(chǎn)生電路用于輸出碼頻率信號(hào)。本實(shí)施例的載頻產(chǎn)生電路由集成電路U13、集成電路U15、集成電路U17，電阻R42 電阻R52、電容C53 電容C65連接構(gòu)成，所用的元器件、元器件的連接關(guān)系與碼頻輸出電路完全相同，這里不再一一贅述。載頻產(chǎn)生電路用于輸出載頻率信號(hào)。本實(shí)用新型的工作原理如下單片機(jī)集成電路U3通過串ロ電平轉(zhuǎn)換芯片集成電路Ul和外接計(jì)算機(jī)連接，接收計(jì)算機(jī)的頻率控制信號(hào)，按計(jì)算機(jī)要求對(duì)集成電路U12、集成電路U13進(jìn)行控制，使輸出的碼頻和中頻載波頻率在很寬的范圍內(nèi)進(jìn)行變化；集成電路U6控制集成電路Ul2、集成電路U13輸出的時(shí)鐘信號(hào)和外接的參考時(shí)鐘保持同步；集成電路U6輸出用于控制低噪聲集成電路U8，以產(chǎn)生低噪聲的時(shí)鐘源，降低系統(tǒng)整個(gè)輸出時(shí)鐘的相位噪聲；由于集成電路U6只能 進(jìn)行同頻鎖相，電路加入集成電路UlI進(jìn)行分頻，分頻結(jié)果送給集成電路U6構(gòu)成環(huán)路，完成對(duì)輸出時(shí)鐘的相位鎖定。
權(quán)利要求1.一種寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器，其特征在于它包括 用干與外部計(jì)算機(jī)進(jìn)行通信的由串ロ電路； 對(duì)整機(jī)進(jìn)行控制的控制電路，該電路與串ロ電路相連； 鎖相環(huán)電路，該電路的輸入端接控制電路； 頻率綜合電路，該電路的輸入端接控制電路和鎖相環(huán)電路。
2.按照權(quán)利要求I所述的寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器，其特征在于 所述的頻率綜合電路由碼頻產(chǎn)生電路、載頻產(chǎn)生電路連接構(gòu)成。
3.按照權(quán)利要求I所述的寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器，其特征在于所述的碼頻產(chǎn)生電路為集成電路U12的17腳接集成電路U7A的AlO腳、19和21腳分別接集成電路U3的12和11腳、22腳接U7A的B6腳、68和69腳分別接集成電路U9的6和7管腳、61腳通過電阻R35接電容C52的一端，電容C52的另一端接地，20腳通過電阻R34接22腳；68腳通過電阻R35接69腳；64腳通過電阻R32接3V電源正極并通過電阻R31接地、集成電路U12所有電源端接3V電源正極、地端接地、55腳接電容C40的一端、56腳接通過電阻R36接地、48腳和49腳分別接集成電路U14的I腳和3腳，電容C40和電容C50的另一端接3V電源正極；集成電路U14的2腳和5腳接地、4腳接電容C41、電容C42、電容C43的一端以及通過電阻R37接地并通過電感線圈L13接電容C43和電容C44的另一端和電感線圈L14的一端，電容C42的另一端接電容C45的一端，電感線圈L14的另一端接電容C45、電容C46、電容C48的一端并通過電感線圈L15接電容C47、電容C48、電容C49的一端，電容C49的另一端接集成電路U16的3腳以及通過電阻R38接地、通過電阻R39和電阻R40接3V電源正極、通過電阻R39接電容C50的一端，電容C41、電容C44、電容C46、電容C47、電容C50的另一端接地；集成電路U16的4腳電容C50的一端、5腳接電容C51的一端和3V電源正極、2腳接地、I腳通過電阻R41碼頻輸出，電容C51的另一端接地； 集成電路U12是頻率綜合芯片型號(hào)為AD9854AQST，集成電路U14是耦合器型號(hào)為ETC4-1-2，集成電路U16是高速電壓比較芯片型號(hào)為LMV7219，集成電路U3是單片機(jī)型號(hào)為ATMWGA128L，集成電路U9是差分驅(qū)動(dòng)芯片型號(hào)為MC100EP。
4.按照權(quán)利要求2所述的寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器，其特征在于所述的載頻產(chǎn)生電路與碼頻產(chǎn)生電路相同。
專利摘要一種寬頻范圍載頻預(yù)偏的中頻時(shí)鐘產(chǎn)生器，包括用于與外部計(jì)算機(jī)進(jìn)行通信的由串口電路；對(duì)整機(jī)進(jìn)行控制的控制電路，該電路與串口電路相連；鎖相環(huán)電路，該電路的輸入端接控制電路；還包括頻率綜合電路，該電路的輸入端接控制電路和鎖相環(huán)電路。本實(shí)用新型采用頻率綜合電路，根據(jù)虛擬鐘系統(tǒng)提供的載頻修正量實(shí)時(shí)調(diào)整輸出的頻率調(diào)整參數(shù)，使最終的載頻輸出滿足系統(tǒng)要求的中頻載波信號(hào)。本實(shí)用新型具有設(shè)計(jì)合理、電路結(jié)構(gòu)簡單、體積小、分辨率高，寬頻帶、低噪聲等優(yōu)點(diǎn)?？捎糜趨^(qū)域定位系統(tǒng)導(dǎo)航信號(hào)產(chǎn)生器的基帶部分。
文檔編號(hào)G05B19/042GK202522876SQ20112056102
公開日2012年11月7日 申請(qǐng)日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者劉楓, 王瑾, 荊文芳 申請(qǐng)人:中國科學(xué)院國家授時(shí)中心