專利名稱：低溫度系數(shù)帶隙電壓基準電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計領(lǐng)域，特別涉及具有溫度補償?shù)牡蜏囟认禂?shù)帶隙電壓基準源電路。
背景技術(shù)：
半導體的導帶底與價帶頂之差為帶隙(Bandgap),帶隙電壓基準(Bandgapvoltage reference)是利用一個與溫度成正比的電壓與二極管壓降之和，二者溫度系數(shù)相互抵消，實現(xiàn)與溫度無關(guān)的電壓基準。因為該基準電壓與硅的帶隙電壓差不多，因而稱為帶隙基準。帶隙電壓基準電路在模擬集成電路中得到廣泛的應用，其主要作用是為系統(tǒng)其它單元提供穩(wěn)定的基準電壓或電流，尤其在精密電路系統(tǒng)設(shè)計中，對帶隙基準電路溫度系數(shù)要求更為苛刻。傳統(tǒng)的帶隙電壓基準電路是基于兩個晶體三極管基極-發(fā)射極電壓差A Vbe產(chǎn)生正溫度系數(shù)電壓與晶體三極管基極與發(fā)射極兩端電壓Vbe負溫度系數(shù)線性疊加的原理。然而，由于負溫度電壓的非線性特性制約了其傳統(tǒng)帶隙基準電路在高精度溫度系數(shù)中的應用。因此采用高階溫度補償技術(shù)實現(xiàn)低溫度系數(shù)的帶隙基準電路在高性能數(shù)模混合集成電路中有著廣泛的應用。高階溫度補償一般是利用額外高階補償電路產(chǎn)生非線性正溫度系數(shù)電壓與一階基準電壓疊加以實現(xiàn)低溫度系數(shù)的基準電路。在公開號為C N1987713A(申請?zhí)?00510120849. 3)的專利文獻所述方案中，利用金屬-氧化物-半導體(Metal-Oxide-Semiconductor,簡稱“M0S”)管漏極電流與柵極電壓成平方率關(guān)系，產(chǎn)生二階補償電流并輸出至基準電壓合成支路轉(zhuǎn)換成二階補償電壓，從而補償一階基準電壓的溫度系數(shù)，產(chǎn)生較低溫度系數(shù)的基準電壓。該發(fā)明所公布的方案，雖然能夠?qū)崿F(xiàn)二階基準電壓的補償，但是由于MOS管的閾值電壓隨溫度升高而降低，因此在高溫區(qū)與低溫區(qū)使用同樣的A V產(chǎn)生電路并不能夠達到理想的補償效果。同時，由于PNP基極電流抵消電路在實際實現(xiàn)中有較大的差異，因此，該方案基準電壓初始精度受到溫度補償電路的嚴重影響，同時補償精度也會降低。公開號CN 102171818A(申請?zhí)?01110040925. 5)的專利文獻所述方案，其在系統(tǒng)的角度，將Vref進行采樣，然后通過對電阻的調(diào)節(jié)來校正基準電壓隨溫度的變化量，以此在整個溫度范圍內(nèi)獲得幾乎與溫度變化無關(guān)的帶隙基準電壓。然而，基準電壓與溫度的無關(guān)性直接取決于電路的復雜度，即采樣電路數(shù)量的多少，因此，在有限的復雜度條件下，獲得極低的溫度系數(shù)較為困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低溫度系數(shù)帶隙電壓基準電路，能夠極大地降低輸出基準電壓溫度系數(shù)，具有較高的補償穩(wěn)定性，且對基準電壓初始精度影響較小。為解決上述技術(shù)問題，本發(fā)明的實施方式公開了一種低溫度系數(shù)帶隙電壓基準電路，包括第一電流源、第二電流源、電阻R2、電阻R3和非線性溫度感應單元；第一電流源輸出的電流與絕對溫度成正比；第二電流源輸出的電流與絕對溫度成反比；
第一電流源的一端與電源連接，另一端與輸出端口連接；第二電流源與第一電流源并聯(lián)在一起；電阻R2的一端與非線性溫度感應單元的反相輸入端連接，另一端接地；電阻R3的一端與輸出端口連接，另一端與非線性溫度感應單元的反相輸入端連接;非線性溫度感應單元的同相輸入端與晶體三極管基極-發(fā)射極兩端電壓連接，輸出端與輸出端口連接。本發(fā)明實施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于基于傳統(tǒng)電流模帶隙基準電路結(jié)構(gòu)，引入感應溫度補償電路對輸出基準電壓的溫度系數(shù)進行反饋校正，通過非線性溫度系數(shù)補償方式，能夠極大地降低輸出基準電壓溫度系數(shù)，具有較高的補償穩(wěn)定性，且對基準電壓初始精度影響較小。進一步地，非線性溫度感應單元，通過對晶體三極管BE結(jié)電壓進行溫度檢測，然后產(chǎn)生一非線性電流，與基準電路中的兩種溫度系數(shù)相反的電路進行疊加，從而產(chǎn)生與溫度幾乎無關(guān)的零溫度系數(shù)基準電壓。進一步地，在基準電路中，同時存在兩種溫度系數(shù)相反的電流，若其大小相等，則可以產(chǎn)生零溫度系數(shù)基準電流。進一步地，基準電路使用CMOS工藝實現(xiàn)，能夠更加有效地降低成本。


圖I是本發(fā)明第一實施方式中一種低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖；圖2是本發(fā)明第二實施方式中一種低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖；圖3是本發(fā)明第三實施方式中一種低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖；圖4是本發(fā)明第四實施方式中一種低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖；圖5是本發(fā)明第四實施方式中一種非線性溫度系數(shù)補償原理示意圖；圖6是本發(fā)明第五實施方式中一種低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖；圖7是本發(fā)明第五實施方式中一種低溫度系數(shù)帶隙電壓基準電路輸出的基準電壓溫度曲線。
具體實施例方式在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術(shù)細節(jié)。但是，本領(lǐng)域的普通技術(shù)人員可以理解，即使沒有這些技術(shù)細節(jié)和基于以下各實施方式的種種變化和修改，也可以實現(xiàn)本申請各權(quán)利要求所要求保護的技術(shù)方案。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明的實施方式作進一步地詳細描述。本發(fā)明第一實施方式涉及一種低溫度系數(shù)帶隙電壓基準電路。圖I是該低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖。
半導體的導帶底與價帶頂之差為帶隙(Bandgap),帶隙電壓基準(Bandgapvoltage reference)是利用一個與溫度成正比的電壓與二極管壓降之和，二者溫度系數(shù)相互抵消，實現(xiàn)與溫度無關(guān)的電壓基準。因為其基準電壓與硅的帶隙電壓差不多，因而稱為帶隙基準。
具體地說，如圖I所示，該低溫度系數(shù)帶隙電壓基準電路包括第一電流源Iptat、第二電流源IIPTAT、電阻R2、電阻R3和非線性溫度感應單元TCC。第一電流源Iptat輸出的電流與絕對溫度成正比。第二電流源Iiptat輸出的電流與絕對溫度成反比。第一電流源Iptat的一端與電源VDD連接，另一端與輸出端口 Vref連接。第二電流源Iiptat與第一電流源Iptat并聯(lián)在一起。電阻R2的一端與非線性溫度感應單元TCC的反相輸入端連接，另一端接地。電阻R3的一端與輸出端口 Vref連接，另一端與非線性溫度感應單元TCC的反相輸入端連接。非線性溫度感應單元TCC的同相輸入端與晶體三極管基極-發(fā)射極兩端電壓Vbe⑴連接，輸出端與輸出端口 Vref連接。非線性溫度感應單元TCC通過對晶體三極管BE結(jié)電壓(基極-發(fā)射極兩端電壓)進行溫度檢測，然后產(chǎn)生一非線性電流I1^該電流與線性電流Iptat和非線性電流Iiptat進行疊加，從而產(chǎn)生與溫度幾乎無關(guān)的零溫度系數(shù)基準電壓。基于傳統(tǒng)電流模帶隙基準電路結(jié)構(gòu)，引入溫度補償電路對輸出基準電壓的溫度系數(shù)進行反饋校正，通過非線性溫度系數(shù)補償方式，能夠極大地降低輸出基準電壓溫度系數(shù)，具有較高的補償穩(wěn)定性，且對基準電壓初始精度影響較小。本發(fā)明第二實施方式涉及一種低溫度系數(shù)帶隙電壓基準電路。圖2是該低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖。第二實施方式在第一實施方式的基礎(chǔ)上進行了改進，主要改進之處在于非線性溫度感應單元TCC中包括第三電流源Is，P型金屬氧化物半導體PMOS管PMA和PM B，N型金屬氧化物半導體NMOS管NMA、NM B和NMl。P 型金屬氧化物半導體(P-Mental-Oxide-Semicond uctor,簡稱 “PM0S”)，同樣地，N 型金屬氧化物半導體(N-Mental-Oxide-Semiconductor,簡稱 “NM0S”)。具體地說，如圖2所示，第三電流源Is的一端與電源VDD連接，另一端與PMA的源極連接。PMA的柵極與電阻R2和R3的連接點連接，PMA的漏極與NMA的漏極連接。PMB的源極與PMA的源極連接，PMB的柵極與晶體三極管基極-發(fā)射極兩端電壓Vbe(T)連接，PM B的漏極與匪B的漏極連接。NMA的源極接地，NMA的柵極與NMA的漏極連接。NMB的源極接地，NMB的柵極與NMB的漏極連接。匪I的源極接地，匪I的柵極與NMA的柵極連接，匪I的漏極與輸出端口 Vref連接。非線性溫度感應單元TCC，通過對晶體三極管BE結(jié)電壓進行溫度檢測，然后產(chǎn)生一非線性電流，與基準電路中的兩種溫度系數(shù)相反的電路進行疊加，從而產(chǎn)生與溫度幾乎無關(guān)的零溫度系數(shù)基準電壓。
本發(fā)明第三實施方式涉及一種低溫度系數(shù)帶隙電壓基準電路。圖3是該低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖。第三實施方式在第一實施方式的基礎(chǔ)上進行了改進，主要改進之處在于第一電流源Ipta t和第二電流源Iiptat中包括晶體三極管QO和Ql，電阻R0、Rl和R4, PMOS 管 PM1、PM2 和 PM3，運算放大器 OPI。具體地說，如圖3所示，該電路結(jié)構(gòu)有四部分構(gòu)成帶隙基準基準核心電路101，電壓疊加輸出之路102，非線性溫度系數(shù)補償電路103，基準源啟動電路104。PMl的源極與電源VDD連接，PMl的柵極與PM2的柵極連接，PMl的漏極與OPl的反相輸入端連接。PM2的源極與電源VDD連接，PM2的漏極與OPl的同相輸入端連接。PM3的源極與電源VDD連接，PM3的柵極與PMl的柵極連接，PM3的漏極與輸出端口 Vref連接。OPl的輸出端與PMl的柵極連接。RO的一端與PM2的漏極連接，另一端與QO的發(fā)射極連接。Rl的一端與PMl的漏極連接，另一端接地。R4的一端與PM2的漏極連接，另一端接地。這里R4和Rl大小相等。QO的基極接地，集電極接地。Ql的基極接地，集電極接地，發(fā)射極與PMl的漏極連接。在基準電路中，同時存在兩種溫度系數(shù)相反的電流，若其大小相等，則可以產(chǎn)生零溫度系數(shù)基準電流。此外，可以理解，這只是本發(fā)明的一種優(yōu)選實施方式，在本發(fā)明的其它某些實施方式中，第一電流源Iptat和第二電流源Iiptat也可以有其他的實現(xiàn)方式。還包括啟動電路，該啟動電路的一端與電源VDD連接，另一端與PM I的漏極連接。啟動電路，是為了使基準電路在電路上電后能正常工作。啟動電路是現(xiàn)有技術(shù)，而且啟動形式多樣，這里不再詳細闡述。帶隙基準核心電路101電路由三極管Q0、Ql ；電阻R0、Rl和R4 ;運算放大器OPl以及PMOS電流鏡PMl和PM2構(gòu)成。其中，Ql和QO的發(fā)射結(jié)面積之比為I : N，其中，N為
正整數(shù)。利用運算放大器0 Pl的虛短特性使得節(jié)點A、B電位相等，在電阻RO上產(chǎn)生一個AVbe壓降，這里AVbe是指晶體三極管Ql和QO的基極-發(fā)射極電壓差。從而基準核心電路中產(chǎn)生一個與絕對溫度成正比的PTAT(Proportion To Absolute Temperature)電流，同時，由于三極管B-E結(jié)具有負溫度系數(shù)特性，因此在Rl和R4中產(chǎn)生負溫度系數(shù)的IPTAT (Inverse Proportion To Absolute Temperature)電流。因此在 PMl 和 PM2 支路中同時存在兩種溫度系數(shù)相反的電流，若其大小相等，則可以產(chǎn)生零溫度系數(shù)基準電流。基準電路電壓疊加輸出支路102由PMOS管PM3，電阻R2和R3組成，該支路將溫度系數(shù)相反的兩種電流在電阻上進行疊加轉(zhuǎn)化為基準電壓，產(chǎn)生基準電壓。非線性溫度系數(shù)補償電路103由一非線性溫度感應單元TCC組成，該單元通過對晶體三極管BE結(jié)電壓進行溫度檢測，然后產(chǎn)生一非線性電流，該電流與基準電壓疊加輸出支路中的線性PTAT電流，非線性IPTAT電流進行疊加，從而產(chǎn)生與溫度幾乎無關(guān)的另溫度系數(shù)基準電壓。
基準源啟動電路104是為了能夠使基準電路在電路上電后正常工作而加入的。由于啟動形式多樣，因此在這里不再詳細給出其具體實現(xiàn)方式。下面詳細介紹該低溫度系數(shù)帶隙電壓基準電路的實現(xiàn)原理。如圖3所示，Ql和QO發(fā)射結(jié)面積之比為I : N，一階補償基準電壓表達式為VrefQ =(VEBl +^--V1XnN) = K(VEm + mFr In#)( 1 )
mKu其中，Vt = KT/q為熱電壓，K為波爾茲曼常數(shù)，T為絕對溫度，q為電子電荷量。m為電阻比R3/R1?？紤]到Vbe的非線性Kb(^)=Kx(^)~(Kjo ~Vm)— -VT(y-d)[n—
T0 T0 (2)式中VGO為OK下硅材料的帶隙電壓，典型值為I. 205V,常溫TO = 300K, Y、a分
別為與晶體三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系數(shù)。由此可以看出，晶體三極管E-B結(jié)電壓具有較強的溫度非線性特性，利用傳統(tǒng)的線性正溫度電壓來補償Vbe的溫度特性，其補償后基準電壓中仍然包含有殘余非線性溫度系數(shù)，在高溫和低溫區(qū)域內(nèi)，表現(xiàn)出基準電壓隨溫度變化而變化較大的特點，若線性項與Vbe的線性項完全抵消，則線性補償后基準電壓的殘余溫度系數(shù)項可以表示為 VNL =((^- y)VT In —
r。(3)當三極管集電極電流為PTAT特性時a = 1，當三極管集電極電流為零溫度特性時a = O0 一般CMOS工藝中Y大于1，因此VnJ逭著溫度的升高呈現(xiàn)出非線性負溫度特性。本發(fā)明第四實施方式涉及一種低溫度系數(shù)帶隙電壓基準電路。圖4是該低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖。第四實施方式在第二和第三實施方式的基礎(chǔ)上進行了改進，主要改進之處在于第三電流源是一 PMOS管PM4。具體地說，如圖4所示，PM4的源極與電源VDD連接，PM4的柵極與PMl的柵極連接，PM4的漏極與PMA的源極連接。此外，可以理解，在本發(fā)明的其它某些實施方式中，電流源也可以不是PMOS管，而是其它形式的電流源。非線性溫度系數(shù)補償電路103，正是基于對Vbe電壓溫度特性的檢測，從而產(chǎn)生一非線性補償電流，從而抵消基準電壓中VNL。該非線性溫度系數(shù)補償電路103電路由PMOS管PMA，PMB, PM4和NMOS管NMB，NMA, NM I組成。具體原理如下在低溫范圍TO溫度下，基準電路電壓疊加輸出支路102中通過R2和R3的分壓，使PM的柵極電位與Vbe(TO)相等，此時，PM4中電流為I，則PMA、PM B中的電流分別為1/2，此時Im為ml/2，當T < TO范圍內(nèi)，PM B的柵極電壓將大于PMA的柵極電壓，同時由于Vbe的非線性負溫度系數(shù)特性，隨著溫度的減小，PM B柵極電壓將明顯大于PMA柵極電壓，當T = Tmin,PM4中的電流將全部流入NMA支路中，即Ia = Hil ;相反在高溫區(qū)域，隨著溫度不斷增大，PM B的柵極電壓將小于于PMA的柵極電壓，在T = Tmax時，PM4中電流全部流入匪B支路中，此時= O。由于Vbe的非線性特性，當溫度由低溫向高溫變化過程中，中的電流也呈現(xiàn)一個非線性減小過程，即從ml最終減小到零。值得注意的是，Inl是一個隨溫度變化相對于PM3中的電流Io僅為一個較小量。同時，若將PMA和PMB的柵極互換位置，則可以得到隨溫度升高逐漸減小的非線性補償電流?；诒疚乃岢龅牡蜏囟认禂?shù)帶隙基準電路輸出之路102，基準輸出電壓由AVBE產(chǎn)生的PTAT電流，Vbe產(chǎn)生的IPTAT電流以及非線性電流Im在支路電阻上共同疊加產(chǎn)生。因此，基于本文發(fā)明的低溫度系數(shù)電壓基準非線性溫度補償電路原理，通過對上述三種的電流疊加的控制以及對溫度特性的選擇，能夠通過多種補償策略，有效降低基準電壓的溫度系數(shù)來實現(xiàn)低溫度系數(shù)基準電壓。 基于本文提出的非線性溫度系數(shù)補償電路103，可以通過兩種非線性補償電流疊加方式進行非線性溫度系數(shù)補償。如圖5A)所示，當產(chǎn)生的非線性補償電流是隨溫度升高而增大的非線性電流，該電流能夠在電阻上轉(zhuǎn)換為隨溫度升高而逐漸增大的非線性正溫度電壓Va，則可以調(diào)節(jié)線性正溫度電流，即PTAT電流大小不完全抵消Vbe中的線性溫度系數(shù)，而是使PTAT電壓大于Vbe的線性溫度項，線性補償后的基準電壓vrefO在高溫區(qū)域表現(xiàn)出較強的正溫度特性，通過輸出之路將VrefO與Va相減，VrefO的非線性溫度系數(shù)被非線性電壓Va相抵消，從而得到一溫度系數(shù)較小的基準輸出電壓Vref。另外，通過對補償電路的控制，也可以產(chǎn)生與A)中溫度特性相反的非線性補償電壓，如圖5B)所示，此時需要VrefO中的PTAT電壓要小于Vbe線性溫度項，此時VrefO在高溫表現(xiàn)出較強的非線性負溫度特性，將VrefO減去非線性負溫度補償電壓，此時VrefO中的非線性負溫度系數(shù)被Va電壓所抵消，因此極大地改善了輸出基準電壓Vref的溫度系數(shù)特性。本發(fā)明第五實施方式涉及一種低溫度系數(shù)帶隙電壓基準電路。圖6是該低溫度系數(shù)帶隙電壓基準電路的結(jié)構(gòu)示意圖。圖7是一種優(yōu)選的非線性溫度補償電壓基準電路實施例輸出基準電壓溫度曲線。第五實施方式在第四實施方式的基礎(chǔ)上進行了改進，具體地說，如圖6所示運算放大器0 Pl 中包括PM0S 管 PM5、PM6 和 PM7，NMOS 管 NM2、NM3、NM4 和 NM5。PM5的源極與電源VDD連接，PM5的柵極與PM6的柵極連接，PM5的漏極與PM I的柵極連接。PM6的源極與電源VDD連接，PM6的柵極與PM6的漏極連接，PM6的漏極與NM5的
漏極連接。PM7的源極與電源VDD連接，PM7的柵極與PM I的柵極連接，PM7的漏極與匪3的
漏極連接。匪2的源極接地，匪2的柵極與匪3的柵極連接，匪2的漏極與NM4的源極連接。匪3的源極接地，匪3的柵極與匪3的漏極連接。NM4的柵極與PMl的漏極連接，NM4的漏極與PMl的柵極連接。匪5的源極與匪2的漏極連接，匪5的柵極與PM2的漏極連接。此外，可以理解，在本發(fā)明的其它某些實施方式中，0 Pl也可以有其它的實現(xiàn)方式，并不拘泥于這一種形式。該基準電路使用CMOS工藝實現(xiàn)?；鶞孰娐肥褂肅MOS工藝實現(xiàn)，能夠更加有效地降低成本。
此外，可以理解，在本發(fā)明的其它某些實施方式中，基準電路也可以使用其它的工藝來實現(xiàn)。 需要說明的是，本發(fā)明各實施方式中提到的各單元都是邏輯單元，在物理上，一個邏輯單元可以是一個物理單元，也可以是一個物理單元的一部分，還可以以多個物理單元的組合實現(xiàn)，這些邏輯單元本身的物理實現(xiàn)方式并不是最重要的，這些邏輯單元所實現(xiàn)的功能的組合是才解決本發(fā)明所提出的技術(shù)問題的關(guān)鍵。此外，為了突出本發(fā)明的創(chuàng)新部分，本發(fā)明上述各設(shè)備實施方式并沒有將與解決本發(fā)明所提出的技術(shù)問題關(guān)系不太密切的單元引入，這并不表明上述設(shè)備實施方式并不存在其它的單元。雖然通過參照本發(fā)明的某些優(yōu)選實施方式，已經(jīng)對本發(fā)明進行了圖示和描述，但本領(lǐng)域的普通技術(shù)人員應該明白，可以在形式上和細節(jié)上對其作各種改變，而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種低溫度系數(shù)帶隙電壓基準電路，其特征在于，包括第一電流源、第二電流源、電阻R2、電阻R3和非線性溫度感應單元； 第一電流源輸出的電流與絕對溫度成正比；第二電流源輸出的電流與絕對溫度成反比； 第一電流源的一端與電源連接，另一端與輸出端口連接； 第二電流源與第一電流源并聯(lián)在一起； 電阻R2的一端與非線性溫度感應單元的反相輸入端連接，另一端接地； 電阻R3的一端與輸出端口連接，另一端與非線性溫度感應單元的反相輸入端連接；非線性溫度感應單元的同相輸入端與晶體三極管基極-發(fā)射極兩端電壓連接，輸出端與輸出端口連接。
2.根據(jù)權(quán)利要求I所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，所述非線性溫度感應單元中包括第三電流源，P型金屬氧化物半導體PMOS管PMA和PMB，N型金屬氧化物半導體NMOS管NMA、NMB和NMl ; 第三電流源的一端與電源連接，另一端與PMA的源極連接； PMA的柵極與電阻R2和R3的連接點連接，PMA的漏極與NMA的漏極連接； PMB的源極與PMA的源極連接，PMB的柵極與晶體三極管基極-發(fā)射極兩端電壓連接，PMB的漏極與NMB的漏極連接； NMA的源極接地，NMA的柵極與NMA的漏極連接； NMB的源極接地，NMB的柵極與NMB的漏極連接； 匪I的源極接地，匪I的柵極與NMA的柵極連接，匪I的漏極與輸出端口連接。
3.根據(jù)權(quán)利要求I所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，所述第一電流源和第二電流源中包括晶體三極管QO和Q1，電阻R0、Rl和R4，PMOS管PM1、PM2和PM3，運算放大器OPl ； PMl的源極與電源連接，PMl的柵極與PM2的柵極連接，PMl的漏極與OPl的反相輸入端連接； PM2的源極與電源連接，PM2的漏極與OPl的同相輸入端連接； PM3的源極與電源連接，PM3的柵極與PMl的柵極連接，PM3的漏極與輸出端口連接； OPl的輸出端與PM I的柵極連接； RO的一端與PM2的漏極連接，另一端與QO的發(fā)射極連接； Rl的一端與PM I的漏極連接，另一端接地； R4的一端與PM2的漏極連接，另一端接地； QO的基極接地，集電極接地； Ql的基極接地，集電極接地，發(fā)射極與PMl的漏極連接。
4.根據(jù)權(quán)利要求2所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，所述第三電流源是一 PMOS管PM4 ； PM4的源極與電源連接，PM4的柵極與PM I的柵極連接，PM4的漏極與PMA的源極連接。
5.根據(jù)權(quán)利要求2所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，還包括啟動電路，該啟動電路的一端與電源連接，另一端與PMl的漏極連接。
6.根據(jù)權(quán)利要求5所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，所述運算放大器 OPl 中包括PM0S 管 PM5、PM6 和 PM7，NMOS 管 NM2、NM3、NM4 和 NM5 ； PM5的源極與電源連接，PM5的柵極與PM6的柵極連接，PM5的漏極與PMl的柵極連接； PM6的源極與電源連接，PM6的柵極與PM6的漏極連接，PM6的漏極與匪5的漏極連接； PM7的源極與電源連接，PM7的柵極與PMl的柵極連接，PM7的漏極與匪3的漏極連接； 匪2的源極接地，匪2的柵極與匪3的柵極連接，匪2的漏極與NM4的源極連接； 匪3的源極接地，匪3的柵極與匪3的漏極連接； NM4的柵極與PMl的漏極連接，NM4的漏極與PMl的柵極連接； 匪5的源極與匪2的漏極連接，匪5的柵極與PM2的漏極連接。
7.根據(jù)權(quán)利要求6所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，Ql和QO的發(fā)射結(jié)面積之比為I : N，其中，N為正整數(shù)。
8.根據(jù)權(quán)利要求I至7中任一項所述的低溫度系數(shù)帶隙電壓基準電路，其特征在于，該基準電路使用CMOS工藝實現(xiàn)。
全文摘要
本發(fā)明涉及集成電路設(shè)計領(lǐng)域，公開了一種低溫度系數(shù)帶隙電壓基準電路。本發(fā)明中，基于傳統(tǒng)電流模帶隙基準電路結(jié)構(gòu)，引入溫度補償電路對輸出基準電壓的溫度系數(shù)進行反饋校正，通過非線性溫度系數(shù)補償方式，能夠極大地降低輸出基準電壓溫度系數(shù)，具有較高的補償穩(wěn)定性，對基準電壓初始精度影響較小。非線性溫度感應單元，通過對晶體三極管BE結(jié)電壓進行溫度檢測，然后產(chǎn)生一非線性電流，與基準電路中的兩種溫度系數(shù)相反的電路進行疊加，從而產(chǎn)生與溫度幾乎無關(guān)的零溫度系數(shù)基準電壓。
文檔編號G05F1/567GK102622032SQ20121011325
公開日2012年8月1日 申請日期2012年4月17日 優(yōu)先權(quán)日2012年4月17日
發(fā)明者佘龍, 王永壽, 蕭經(jīng)華, 郎君 申請人:鉅泉光電科技(上海)股份有限公司