專利名稱：一種欠壓鎖定電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及集成電路設(shè)計(jì)技術(shù)，具體涉及一種欠壓鎖定電路。
背景技術(shù)：
電源管理類芯片的目地是為應(yīng)用系統(tǒng)提供穩(wěn)定可靠的電源供應(yīng)，任何的供電不穩(wěn)定的現(xiàn)象都可能對(duì)應(yīng)用系統(tǒng)造成嚴(yán)重影響。尤其在電源管理芯片的啟動(dòng)過(guò)程中，最容易出現(xiàn)供電不穩(wěn)定的現(xiàn)象，原因在于，電源管理芯片啟動(dòng)過(guò)程中，外部電源通過(guò)芯片輸入端對(duì)芯片輸入端的電容進(jìn)行充電，使芯片電源穩(wěn)定上升，當(dāng)升至其開啟電壓時(shí)芯片開始工作，電源芯片的內(nèi)部電路或者負(fù)載從充電電容抽取電流，可能將芯片的電源電壓拉至開啟電壓以下，導(dǎo)致芯片出現(xiàn)誤動(dòng)作現(xiàn)象。為了保證電源芯片順利啟動(dòng)并穩(wěn)定工作，需要欠壓鎖定電路檢測(cè)芯片的供電電源，在電源足以驅(qū)動(dòng)芯片穩(wěn)定工作之前鎖定芯片的內(nèi)部控制信號(hào)，使其 不動(dòng)作?，F(xiàn)有的欠壓鎖定電路一般將采樣的芯片電源電壓與基準(zhǔn)電壓通過(guò)比較器進(jìn)行比較來(lái)判斷是否欠壓，此方法的缺點(diǎn)是需要實(shí)現(xiàn)基準(zhǔn)電路和比較器電路，電路結(jié)構(gòu)復(fù)雜，功耗較大。為了簡(jiǎn)化電路，人們提出了多種結(jié)構(gòu)但大多采用了雙極型晶體管，與CMOS工藝的兼容性不佳。

發(fā)明內(nèi)容
本發(fā)明提供一種欠壓鎖定電路，具有電路結(jié)構(gòu)簡(jiǎn)單、功耗較低、易于集成的特點(diǎn)。本發(fā)明的技術(shù)方案為一種欠壓鎖定電路，其電路結(jié)構(gòu)圖如圖I所示，包括第一電阻R1、第二電阻R2和第一 NMOS管Ml、第二 NMOS管M2、第三NMOS管M3以及反相器INVl。第一電阻Rl和第二電阻R2串聯(lián)后的一端接芯片內(nèi)部電源電壓VDD，另一端接第一 NMOS管Ml的漏極第一電阻Rl和第二電阻R2的串聯(lián)點(diǎn)A接第一 NMOS管Ml的柵極；第一 NMOS管Ml的源極接第二 NMOS管M2和第三NMOS管M3的漏極；第二 NMOS管M2的柵極接第一 NMOS管Ml的漏極并接反相器INVl的輸入端；第三NMOS管M3的柵極接反相器INVl的輸出端，反相器INVl的輸出端作為所述欠壓鎖定電路的輸出端；第二 NMOS管M2和第三NMOS管M3的源極接芯片地VSS。本發(fā)明的有益效果本發(fā)明所述的一種欠壓鎖定電路具有結(jié)構(gòu)簡(jiǎn)單、功耗較小，節(jié)約芯片面積以及CMOS兼容性好等優(yōu)點(diǎn)。與現(xiàn)有技術(shù)相比，所述欠壓鎖定電路克服了傳統(tǒng)欠壓鎖定電路中結(jié)構(gòu)復(fù)雜、功耗較大，芯片版圖面積較大以及與CMOS兼容性差等問(wèn)題。首先，所述欠壓鎖定電路利用反相器自身的翻轉(zhuǎn)閾值電壓作為參考，不需要基準(zhǔn)電路和比較器電路，電路結(jié)構(gòu)簡(jiǎn)單，采用的器件數(shù)目大大減少，有效地減小了電路的功耗和芯片版圖面積；其次，由于所述欠壓鎖定電路中沒(méi)有采用雙極性晶體管，使該電路與CMOS工藝完全兼容；另外，為防止芯片反復(fù)開啟與關(guān)斷，所述欠壓鎖定電路具有滯回特性。


圖I是本發(fā)明提供的欠壓鎖定電路結(jié)構(gòu)示意圖。圖2是本發(fā)明提供的欠壓鎖定電路中CMOS反相器結(jié)構(gòu)圖。圖3是本發(fā)明提供的述欠壓鎖定電路的工作過(guò)程示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步的說(shuō)明。
針對(duì)現(xiàn)有的欠壓鎖定電路所存在的結(jié)構(gòu)復(fù)雜、面積較大以及與CMOS兼容性差等問(wèn)題，本發(fā)明提出了一種欠壓鎖定電路，具體電路結(jié)構(gòu)如圖I所示，包括第一電阻R1、第二電阻R2和第一 NMOS管Ml、第二 NMOS管M2、第三NMOS管M3以及反相器INV1。第一電阻Rl和第二電阻R2串聯(lián)后的一端接芯片內(nèi)部電源電壓VDD，另一端接第一 NMOS管Ml的漏極第一電阻Rl和第二電阻R2的串聯(lián)點(diǎn)A接第一 NMOS管Ml的柵極；第一 NMOS管Ml的源極接第二 NMOS管M2和第三NMOS管M3的漏極；第二 NMOS管M2的柵極接第一 NMOS管Ml的漏極并接反相器INVl的輸入端；第三NMOS管M3的柵極接反相器INVl的輸出端，反相器INVl的輸出端作為所述欠壓鎖定電路的輸出端；第二 NMOS管M2和第三NMOS管M3的源極接芯片地VSS。上述技術(shù)方案中，所述反相器INVl為CMOS反相器，如圖2所示，由一個(gè)PMOS管MP和一個(gè)NMOS管MN構(gòu)成，PMOS管MP和NMOS管MN共柵、共漏連接，相互連接的柵極作為CMOS反相器的輸入端，相互連接的漏極作為CMOS反相器的輸出端；PM0S管MP的源極接芯片內(nèi)部電源電壓VDD，NMOS管麗的源極接芯片地VSS。所述第一電阻Rl和第二 R2組成分壓和限流電路；NM0S管Ml、M2和反相器INVl組成檢測(cè)電路，NMOS管M3實(shí)現(xiàn)滯回特性。下面分別針對(duì)芯片內(nèi)部電源電壓VDD上升過(guò)程與下降過(guò)程(如圖3所示)，對(duì)所述欠壓鎖定電路的工作原理進(jìn)行闡述。I、芯片內(nèi)部電源電壓VDD上升過(guò)程首先，設(shè)反相器INVl的輸入電壓由低升高過(guò)程中使反相器INVl翻轉(zhuǎn)的電壓值為Vs,且設(shè)反相器INVl中NMOS管麗和PMOS管MP的溝道長(zhǎng)度相等，則Vs = Vdd -Π。- +ν麗(I)
1+是(2)
i MpWpLnK } 其中，Vdd芯片內(nèi)部電源電壓，Vthn和Vthp分別為NMOS管麗和PMOS管MP的閾值電壓，％和Up分別為電子和空穴的遷移率，WN，Ln和％，Lp分別為反相器INVl中NMOS管麗和PMOS管MP的溝道寬度和長(zhǎng)度?？梢悦黠@地看出，通過(guò)調(diào)節(jié)\、Ln和WP、Lp可以調(diào)節(jié)反相器翻轉(zhuǎn)的電壓值Vs。(I)當(dāng)VDD電壓比較低時(shí)，第一 NMOS管Ml和第二 NMOS管M2均沒(méi)有導(dǎo)通，節(jié)點(diǎn)A和B的電位相等，即Va=Vb=VDD,反相器INVl輸出信號(hào)VOUT為低電平，將系統(tǒng)鎖定。(2)隨著VDD電壓升高，Vb跟隨VDD上升A、當(dāng)Vb升至略高于Vthn時(shí)，第二 NMOS管M2進(jìn)入線性工作區(qū)，易知此時(shí)第一 NMOS管Ml與第二 NMOS管M2上的電流Idi = Id2=Ici非常小，則有Vgsj_VTHN-Va-Vc-Vthn-Vb+10R2-VC-Vthn ^ ItlR2-Vc (3)Vdsi=Vb-Vc ^ Vthn-Vc (4)此時(shí)由于Itl非常小，IciR2小于VTHN，所以第一 NMOS管Ml工作在飽和區(qū)。B、當(dāng)Vdd繼續(xù)上升，Vb同時(shí)跟隨VDD上升，使得流過(guò)第一電阻R1、第二電阻R2、第一 NMOS管Ml和第二 NMOS管M2上的電流Itl逐漸增大，第二 NMOS管M2逐漸進(jìn)入飽和區(qū)，Vb電壓會(huì)由于I。不斷增大而降低，當(dāng)Vb小于反相器INVl的翻轉(zhuǎn)電壓Vs時(shí)，反相器INVl輸出高電平，解除系統(tǒng)鎖定。反相器INVl開始翻轉(zhuǎn)時(shí)對(duì)應(yīng)的電源電壓VDD的值即是所述欠壓鎖定電路的上升閾值電壓Vthup,因?yàn)榇藭r(shí)有Vb=Vs,以及第二 NMOS管M2的飽和電流為
I, , IDsan =IMnCox f{VB — V麗)(5)從而，
IVthup — ^Dsaa (及ι + Λ,) — Fs + — /JnCox ^ (J,s - Vrm) (R1 + H2)(6)其中，uN為電子遷移率，Cra為單位面積柵氧化物電容，W2和L2分別為第二 NMOS管M2的溝道寬度和長(zhǎng)度,Vthn為NMOS管的閾值電壓。由于Vs是關(guān)于Vthup的一兀一次函數(shù),公式(6)是關(guān)于Vthup的一元二次方程，解得Vthup如下Vmup =\VTHP\ + VTHN+ 2\Vmp\^ + k) Ll+{-^--I(7)
''^CoxW2 {2AIhCoxW2(R1+R2))K)公式(J)可以看出，通過(guò)調(diào)節(jié)以下參數(shù)可以實(shí)現(xiàn)對(duì)上升閾值電壓Vthup的設(shè)置I)通過(guò)調(diào)節(jié)反相器INVl的尺寸調(diào)節(jié)系數(shù)k，Vthup隨著k增大而增大；2)通過(guò)調(diào)節(jié)第二 NMOS管M2的尺寸W2和L2可以調(diào)節(jié)VTHUP，且Vthup隨著W2/L2增大而減小；3)通過(guò)調(diào)節(jié)第一電阻Rl和第二電阻R2同樣可以調(diào)節(jié)VTHUP，且Vthup隨著R1+R2增大而減小，但由于該電阻起到限流作用，通過(guò)調(diào)節(jié)此參數(shù)來(lái)改變Vthup時(shí)需要考慮靜態(tài)功耗問(wèn)題。C、當(dāng)VOUT由低電平升為高電平后，第三NMOS管M3導(dǎo)通，并且工作在線性區(qū)；隨著VDD繼續(xù)升高，Va電壓升高，使得第一 NMOS管Ml進(jìn)入線性工作區(qū)，而第二 NMOS管M2進(jìn)入亞閾值工作區(qū)。2、芯片內(nèi)部電源電壓VDD下降過(guò)程設(shè)所述欠壓鎖定電路的下降閾值電壓為VTH_。當(dāng)VDD下降到接近V··時(shí)，第一NMOS管Ml和第二 NMOS管M2均工作在飽和區(qū)，第三NMOS管M3工作在線性區(qū)，則此時(shí)有如下關(guān)系式=~ MvQv T1 (6 - VTHN) = mr^m η Β(8)
2L1R1 +R2Im = ~Mn^ox 'jHL - Km)(9)
IJVIm — Mn^ox [ \_^i} thdown ~ ^thn )務(wù) c - K.2]HO)
權(quán)利要求
1.一種欠壓鎖定電路，包括第一電阻(R1)、第二電阻(R2)和第一 NMOS管(Ml)、第二NMOS管(M2)、第三NMOS管(M3)以及反相器(INVl);第一電阻(Rl)和第二電阻(R2)串聯(lián)后的一端接芯片內(nèi)部電源電壓(VDD)，另一端接第一 NMOS管(Ml)的漏極第一電阻(Rl)和第二電阻(R2)的串聯(lián)點(diǎn)(A)接第一 NMOS管(Ml)的柵極；第一 NMOS管(Ml)的源極接第二NMOS管(M2)和第三NMOS管(M3)的漏極；第二 NMOS管(M2)的柵極接第一 NMOS管(Ml)的漏極并接反相器(INVl)的輸入端；第三NMOS管(M3)的柵極接反相器(INVl)的輸出端，反相器(INVl)的輸出端作為所述欠壓鎖定電路的輸出端；第二 NMOS管(M2)和第三NMOS管(M3)的源極接芯片地(VSS)。
2.根據(jù)權(quán)利要求I所述的欠壓鎖定電路，其特征在于，所述反相器(INVl)為CMOS反相器，由一個(gè)PMOS管(MP)和一個(gè)NMOS管(MN)構(gòu)成，PMOS管(MP)和NMOS管(MN)共柵、共漏連接，相互連接的柵極作為CMOS反相器的輸入端，相互連接的漏極作為CMOS反相器的輸出端；PM0S管(MP)的源極接芯片內(nèi)部電源電壓(VDD)，NMOS管(MN)的源極接芯片地(VSS)。
全文摘要
一種欠壓鎖定電路，屬于電子技術(shù)領(lǐng)域。包括第一電阻(R1)、第二電阻(R2)和第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)以及反相器(INV1)；R1和R2串聯(lián)后的一端接芯片內(nèi)部電源電壓，另一端接M1的漏極，R1和R2的串聯(lián)點(diǎn)接M1的柵極；M1的源極接M2和M3的漏極；M2的柵極接M1的漏極并接INV1的輸入端；M3的柵極接INV1的輸出端，INV1的輸出端作為所述欠壓鎖定電路的輸出端；M2和M3的源極接芯片地。本發(fā)明具有結(jié)構(gòu)簡(jiǎn)單、功耗較小，節(jié)約芯片面積以及CMOS兼容性好等優(yōu)點(diǎn)，同時(shí)具有滯回特性。
文檔編號(hào)G05F1/56GK102830743SQ20121034253
公開日2012年12月19日 申請(qǐng)日期2012年9月17日 優(yōu)先權(quán)日2012年9月17日
發(fā)明者周澤坤, 劉德尚, 代高強(qiáng), 石躍, 明鑫, 王卓, 張波 申請(qǐng)人:電子科技大學(xué)