一種參考電壓的驅(qū)動(dòng)電路的制作方法
【專利摘要】本發(fā)明公開了一種參考電壓的驅(qū)動(dòng)電路，能夠?qū)崿F(xiàn)較好的PSRR，提高參考電壓的建立速度，降低電路的功耗。本發(fā)明實(shí)施例提供的參考電壓的驅(qū)動(dòng)電路包括閉環(huán)負(fù)反饋環(huán)路和開環(huán)支路，開環(huán)支路中包括NMOS管（M31）和NMOS管（M32）；NMOS管（M31）的漏極連接至電源VDD，NMOS管（M31）的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第一偏置電壓，NMOS管（M31）的源極輸出參考電壓Vrp；NMOS管（M32）的漏極與NMOS管（M31）的源極相連接，NMOS管（M32）的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第二偏置電壓，NMOS管（M32）的源極通過隔離電器件接地，NMOS管（M32）的源極輸出參考電壓Vrn。
【專利說明】—種參考電壓的驅(qū)動(dòng)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路開發(fā)【技術(shù)領(lǐng)域】，特別涉及一種參考電壓的驅(qū)動(dòng)電路。
【背景技術(shù)】
[0002]ADC (Analog-to-Digital Converter,模數(shù)轉(zhuǎn)換)技術(shù)實(shí)現(xiàn)將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。從本質(zhì)來講，ADC的功能是基于輸入模擬信號(hào)和輸入?yún)⒖茧妷旱谋容^結(jié)果來輸出數(shù)字編碼。參考電壓的誤差和噪聲都將轉(zhuǎn)換為輸出編碼的誤差，參考電壓的性能直接影響ADC的性能和精度。對(duì)于一個(gè)12-bit精度的ADC設(shè)備，電源電壓1.8V，若參考電壓范圍為電源電壓大小，貝1J輸入?yún)⒖茧妷旱恼`差和噪聲必須控制在±0.4mV以內(nèi)。
[0003]在實(shí)際場(chǎng)景中，有許多因素會(huì)影響參考電壓的性能。如，在流水線結(jié)構(gòu)ADC的級(jí)電路中，開關(guān)電容(switched-capacitor)電路從參考電壓驅(qū)動(dòng)電路上抽取電流來實(shí)現(xiàn)對(duì)電容的充放電。一方面，開關(guān)電容電路需要有穩(wěn)定的參考電壓以確保其輸出精度，另一方面，開關(guān)的高速切換又會(huì)對(duì)參考電壓電路引入較大的瞬態(tài)負(fù)載，造成參考電壓的抖動(dòng)。在高速ADC中，參考電壓的抖動(dòng)必須在較短的時(shí)間周期內(nèi)實(shí)現(xiàn)穩(wěn)定。因此，需要為高速ADC提供穩(wěn)定參考電壓的實(shí)現(xiàn)方案。
[0004]現(xiàn)有的參考電壓驅(qū)動(dòng)電路的實(shí)現(xiàn)方案主要分為兩類:高阻抗實(shí)現(xiàn)技術(shù)和低阻抗實(shí)現(xiàn)技術(shù)。高阻抗實(shí)現(xiàn)技術(shù)通常采用較大的片上或片外電容，利用大電容吸收電荷的變化來維持電壓的穩(wěn)定。低阻抗實(shí)現(xiàn)技術(shù)依賴于高速電壓緩沖(buffer)來提供較大的瞬態(tài)電流。低阻抗實(shí)現(xiàn)技術(shù)為目前高速ADC下更為常用的參考電壓驅(qū)動(dòng)實(shí)現(xiàn)方案。參見圖1，顯示了現(xiàn)有低阻抗實(shí)現(xiàn)技術(shù)下用于ADC的參考電壓驅(qū)動(dòng)電路，該電路由一個(gè)閉環(huán)負(fù)反饋環(huán)路I驅(qū)動(dòng)一個(gè)開環(huán)支路2實(shí)現(xiàn)，參考電壓Vrp和Vrn由開環(huán)驅(qū)動(dòng)支路2輸出，該開環(huán)驅(qū)動(dòng)支路2由閉環(huán)負(fù)反饋環(huán)路I驅(qū)動(dòng)。輸入電壓Vrpin、Vrnin和Vcmoin由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路10產(chǎn)生，經(jīng)過單位增益負(fù)反饋環(huán)路4和環(huán)路5提供精確的電壓值，再經(jīng)由開環(huán)支路2輸出并且提供較大的驅(qū)動(dòng)電流。參考電壓Vrp由PM0S(P-ChanneI Metal Oxide Semiconductor,P溝道金屬氧化物半導(dǎo)體)管Mll和M12產(chǎn)生，參考電壓Vrn由NMOS (N-Channel MentalOxide Semiconductor, N溝道金屬氧化物半導(dǎo)體)管M13和M14產(chǎn)生。
[0005]現(xiàn)有參考電壓驅(qū)動(dòng)方案至少存在如下缺陷:
[0006]現(xiàn)有的高阻抗實(shí)現(xiàn)技術(shù)需要設(shè)置大容量的片外電容。因此，芯片需要增加額外的芯片焊盤和封裝管腳，而且綁定線和片外電容的寄生電感會(huì)限制參考電壓的建立速度。
[0007]現(xiàn)有的低阻抗實(shí)現(xiàn)技術(shù)，驅(qū)動(dòng)支路一般由PMOS管和NMOS管實(shí)現(xiàn)。由于NMOS管載流子遷移率大于PMOS管載流子的遷移率，PMOS管Mll和M12的設(shè)計(jì)尺寸要大于NMOS管尺寸(比如:在SMIC13工藝中，電子的遷移率是空穴遷移率的3倍，故PMOS管Mll和M12的設(shè)計(jì)尺寸為NMOS管M13和M14尺寸的3倍)。大尺寸的PMOS管會(huì)帶來較大的寄生電容。一方面，PMOS管Mll的解耦電容6和Mll的寄生電容形成電源線到輸出端Vrp的耦合路徑，降低了 PSRR (Power Supply Rejection Ratio,電源抑制比),影響了電路性能；另一方面，與Vrp相連接的兩個(gè)PMOS管Mll和M12的寄生電容均成為輸出Vrp的電容負(fù)載，導(dǎo)致參考電壓Vrp的建立速度較慢，而為保證一定的參考電壓建立速度則必然會(huì)增加電路功耗。

【發(fā)明內(nèi)容】

[0008]本發(fā)明提供了一種參考電壓的驅(qū)動(dòng)電路，以解決現(xiàn)有方案采用片外電容方式需要增加額外的芯片焊盤和封裝管腳、引入寄生電感減低建立速度的問題，以及采用大尺寸PMOS管時(shí)電路的PSRR較低、保證參考電壓建立速度時(shí)會(huì)導(dǎo)致電路功耗過大的問題。
[0009]為達(dá)到上述目的，本發(fā)明實(shí)施例采用了如下技術(shù)方案:
[0010]本發(fā)明實(shí)施例提供的一種參考電壓的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路包括閉環(huán)負(fù)反饋環(huán)路和開環(huán)支路，所述開環(huán)支路中包括NMOS管M31和NMOS管M32 ；
[0011]NMOS管M31的漏極連接至電源VDD，NM0S管M31的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第一偏置電壓，NMOS管M31的源極輸出參考電壓Vrp ；
[0012]NMOS管M32的漏極與NMOS管M31的源極相連接，NMOS管M32的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第二偏置電壓，?OS管M32的源極通過隔離電器件接地，NMOS管M32的源極輸出參考電壓Vrn。
[0013]由上所述，本發(fā)明實(shí)施例在開環(huán)支路中由NMOS管形成的源極跟隨器實(shí)現(xiàn)，避免了開環(huán)支路中同時(shí)采用NMOS管和PMOS管時(shí)，需要大尺寸的PMOS管而造成的參考電壓建立速度較慢、電路功耗較大的問題，能夠快速建立參考電壓Vrp和Vrn，降低電路的功耗；并且，本方案中NMOS管采用源級(jí)跟隨器連接，且柵極解耦電容連接到地，減小了電源線到輸出端的耦合作用，能夠得到較好的PSRR，從而提高了電路性能。
[0014]并且，本方案的 參考電壓驅(qū)動(dòng)電路，電路結(jié)構(gòu)簡(jiǎn)單，不需要片外的大容量電容，既不需要增加額外的芯片焊盤和封裝管腳，又降低了電路功耗、優(yōu)化了電路性能。
【專利附圖】

【附圖說明】
[0015]圖1為現(xiàn)有低阻抗技術(shù)下的參考電壓驅(qū)動(dòng)方案的電路圖；
[0016]圖2為本發(fā)明實(shí)施例提供的一種參考電壓的驅(qū)動(dòng)電路的電路圖；
[0017]圖3為本發(fā)明實(shí)施例提供另一種參考電壓的驅(qū)動(dòng)電路的電路圖。
【具體實(shí)施方式】
[0018]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0019]本實(shí)施例的參考電壓的驅(qū)動(dòng)電路由一個(gè)閉環(huán)負(fù)反饋環(huán)路驅(qū)動(dòng)一個(gè)開環(huán)支路來實(shí)現(xiàn)。閉環(huán)負(fù)反饋環(huán)路提供準(zhǔn)確的初始參考電壓值，開環(huán)支路提供輸出驅(qū)動(dòng)電流，產(chǎn)生參考電壓。參見圖2，為本發(fā)明實(shí)施例提供的一種參考電壓的驅(qū)動(dòng)電路的電路圖，該驅(qū)動(dòng)電路包括閉環(huán)負(fù)反饋環(huán)路和開環(huán)支路，所述開環(huán)支路中包括NMOS管M31和NMOS管M32 ；
[0020]NMOS管M31的漏極連接至電源VDD，NM0S管M31的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第一偏置電壓，NMOS管M31的源極輸出參考電壓Vrp，NMOS管M31漏極連接至電源VDD的連接方式具有隔離作用，且NMOS管M31柵極通過解耦電容25實(shí)現(xiàn)到地解耦，這一結(jié)構(gòu)提高了電路的PSRR。
[0021]由上，本實(shí)施例中NMOS管M31漏極、源極和柵極的連接方式以及柵極通過解耦電容25實(shí)現(xiàn)到地解耦的結(jié)構(gòu)有很好的隔離作用，減小了電源線到輸出端的耦合作用，提高了電路的PSRR。
[0022]NMOS管M32的漏極與NMOS管M31的源極相連接，NMOS管M32的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第二偏置電壓，?OS管M32的源極通過隔離電器件接地，NMOS管M32的源極輸出參考電壓Vrn。
[0023]上述隔離電器件可以由一個(gè)NMOS管實(shí)現(xiàn)，也可以由電阻實(shí)現(xiàn)，該隔離電器件不建議采用PMOS管實(shí)現(xiàn)。
[0024]由上所述，本發(fā)明實(shí)施例在開環(huán)支路中由NMOS管形成的源極跟隨器實(shí)現(xiàn)，避免了開環(huán)支路中同時(shí)采用NMOS管和PMOS管時(shí)，需要大尺寸的PMOS管而造成的參考電壓建立速度較慢、電路功耗較大的問題，能夠快速建立參考電壓Vrp和Vrn，降低電路的功耗；并且，本方案減小了電源線到輸出端的耦合作用，能夠得到較好的PSRR，從而提高了電路性能。
[0025]并且，本方案的參考電壓的驅(qū)動(dòng)電路，電路結(jié)構(gòu)簡(jiǎn)單，不需要片外的大容量電容，既降低了電路功耗、優(yōu)化了電路性能，又提高了電路的通用型，便于實(shí)際使用。
[0026]參見圖3，為本發(fā)明實(shí)施例提供另一種參考電壓的驅(qū)動(dòng)電路的電路圖。在圖3的場(chǎng)景中，隔離電器件由NMOS管M33實(shí)現(xiàn)，即開環(huán)支路中僅包括NMOS管。NMOS管M33的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第三偏置電壓，所述NMOS管M33的源極接地。
[0027]所述閉環(huán)負(fù)反饋環(huán)路包括支路21，支路21中包括NMOS管M34、NMOS管M35和NMOS管M36,支路21被設(shè)置為支路21上的電流與開環(huán)支路上的電流的比例關(guān)系為1:K,其中，
[0028]NMOS管Μ34的漏極連接至電源VDD，NMOS管Μ34的柵極接入第一偏置電壓并與NMOS管M31的柵極相連接，NMOS管Μ34的源極與NMOS管Μ35的漏極相連接；
[0029]NMOS管Μ35的柵極 接入第二偏置電壓并與NMOS管Μ32的柵極相連接，NMOS管Μ35的源極與NMOS管Μ36的漏極相連接；
[0030]NMOS管Μ36的柵極接入第三偏置電壓并與NMOS管Μ33的柵極相連接，NMOS管Μ36的源極接地。
[0031]閉環(huán)負(fù)反饋環(huán)路中包括差分運(yùn)放器40和差分運(yùn)放器41，所述驅(qū)動(dòng)電路還包括偏置電流源，具體如下:
[0032]差分運(yùn)放器40的差分運(yùn)放正輸入端接入初始參考電壓Vrpin (Vrpin由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路30產(chǎn)生)，差分運(yùn)放器40的差分運(yùn)放負(fù)輸入端連接至NMOS管Μ34的源極，差分運(yùn)放器40的輸出端連接電荷泵24的一端，電荷泵24的另一端連接至NMOS管Μ34的柵極，向NMOS管Μ34和NMOS管Μ31的柵極提供所述第一偏置電壓；
[0033]差分運(yùn)放器41的差分運(yùn)放正輸入端接入初始參考電壓Vrnin (Vrnin由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路30產(chǎn)生)，差分運(yùn)放器41的差分運(yùn)放負(fù)輸入端連接至NMOS管Μ35的源極，差分運(yùn)放器41的輸出端連接至匪OS管Μ35的柵極，向NMOS管Μ35和NMOS管Μ32的柵極提供所述第二偏置電壓；
[0034]偏置電流源(Ibias)的輸出端連接至NMOS管Μ37的漏極，NMOS管Μ37的源極與NMOS管Μ38的漏極相連接，NMOS管Μ38的源極接地，偏置電流源的輸出端和NMOS管Μ38的柵極都連接至NMOS管Μ36的柵極，向NMOS管Μ36和匪OS管Μ33的柵極提供所述第三偏置電壓。
[0035]如圖3所示，ADC參考電壓Vrp和Vrn由開環(huán)支路20輸出，該開環(huán)支路20由閉環(huán)負(fù)反饋環(huán)路19驅(qū)動(dòng)。閉環(huán)負(fù)反饋環(huán)路19以1:K的寬長(zhǎng)比關(guān)系根據(jù)開環(huán)支路20復(fù)制出支路21作為閉環(huán)負(fù)反饋環(huán)路的第二級(jí)，這里的復(fù)制是指開環(huán)支路20和支路21中的器件種類和數(shù)量相同、結(jié)構(gòu)非常相似，且支路21的電流和開環(huán)支路20的電流的比例關(guān)系為1:Κ，例如，開環(huán)支路20和支路21中的器件都為NMOS管時(shí)，可以將支路21中的NMOS管的寬長(zhǎng)比和開環(huán)支路20的NMOS管的寬長(zhǎng)比的比例關(guān)系設(shè)置為1:Κ，從而可以確保支路21和開環(huán)支路20對(duì)應(yīng)節(jié)點(diǎn)電壓相等且電流大小關(guān)系為1:Κ。
[0036]輸入電壓Vrpin和Vrnin由由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路30產(chǎn)生，根據(jù)環(huán)路22和環(huán)路23的負(fù)反饋特性，使得NMOS管Μ34和NMOS管Μ35的源極電壓值分別等于Vrpin和Vrnin0
[0037]為了給開環(huán)支路20和支路21提供合理的直流工作點(diǎn)，在環(huán)路22中引入了電荷泵
24。電荷泵24包括電容Cl和電容C2，電容Cl的一端通過開關(guān)Kll與直流電壓Vbn2接通或斷開并通過開關(guān)K21與電容C2的一端接通或斷開，電容Cl的另一端通過開關(guān)K12與電源VDD接通或斷開并通過開關(guān)K22與電容C2的另一端接通或斷開；電容C2的一端還連接至差分運(yùn)放器40的輸出端，電容C2的另一端還連接至NMOS管M34的柵極。
[0038]clkl和clk2是電荷泵的兩相工作時(shí)鐘，Vbn2是直流電壓。clkl和clk2不相同，按照clkl控制開關(guān)Kll和K12的閉合和開啟，按照clk2控制開關(guān)K21和K22的閉合和開啟。該電荷泵使得電壓Vop (接入NMOS管M34的柵極的第一偏置電壓)比電壓Vopl增加了 Cl (VDD-Vbn2) / (C1+C2)，通過調(diào)整Vbn2可以調(diào)整第一偏置電壓的數(shù)值，從而保證了 NMOS管M34的柵極上的第一偏置電壓足夠大，以確保NMOS管M31和M34正常工作。
[0039]M32和M35柵電壓由差分運(yùn)放器41的輸出端的電壓Von提供，M33、M36和M38，以及M32，M35和M37構(gòu)成電流鏡，Ibias是輸入偏置電流，電流鏡為M33和M36提供柵電壓(即第三偏置電壓)。
[0040]可選的，還為NMOS管設(shè)置了解耦電容25、解耦電容26和解耦電容27分別為柵電壓實(shí)現(xiàn)穩(wěn)壓作用。其中，NMOS管M34的柵極還連接至電容25的一端，電容25的另一端接地，從而NMOS管M31柵極可以通過解耦電容25實(shí)現(xiàn)到地解耦，減小了電源線到輸出端的耦合作用，提高了電路的PSRR ；NM0S管M35的柵極還連接至電容26的一端，電容26的另一端接地；NM0S管M36的柵極還連接至電容27的一端，電容27的另一端接地。
[0041]可選的，差分運(yùn)放器40的差分運(yùn)放負(fù)輸入端通過電阻Rl連接至NMOS管M34的源極；差分運(yùn)放器41的差分運(yùn)放負(fù)輸入端通過電阻R2連接至NMOS管M35的源極。通過電阻Rl和電阻R2起到穩(wěn)定電壓和電流的作用。
[0042]由上所述，本實(shí)施例作為輸出端的開環(huán)支路20僅由NMOS源極跟隨器實(shí)現(xiàn)，電路實(shí)現(xiàn)簡(jiǎn)單，且可以為參考電壓Vrp和Vrn提供較大的驅(qū)動(dòng)電流，以實(shí)現(xiàn)較快的參考電壓建立。該開環(huán)支路20中的NMOS源極跟隨器有很好的隔離作用，避免了電壓抖動(dòng)對(duì)開環(huán)支路的影響，確保了開環(huán)支路的穩(wěn)定性；而且減小了電源線到輸出端的耦合作用，實(shí)現(xiàn)了較高的PSRR。由于開環(huán)支路采用NMOS管實(shí)現(xiàn)，為滿足相同輸出電壓建立速度的要求，相比于PMOS管驅(qū)動(dòng)支路，該方案僅需要較小的設(shè)計(jì)尺寸，從而減小了電流消耗，節(jié)約了功耗。
[0043]并且，本實(shí)施例中采用NMOS管M33作為隔離電器件，以及采用電流鏡為NMOS管M33提供柵電壓的方式，能夠提高輸出的參考電壓Vrp和Vrn的精度。
[0044]由上所述，本發(fā)明實(shí)施例在開環(huán)支路中由NMOS管形成的源極跟隨器實(shí)現(xiàn)，避免了開環(huán)支路中同時(shí)采用NMOS管和PMOS管時(shí)，需要大尺寸的PMOS管而造成的參考電壓建立速度較慢、電路功耗較大的問題，能夠快速建立參考電壓Vrp和Vrn，降低電路的功耗；并且，本方案中NMOS管采用源級(jí)跟隨器連接，且柵極解耦電容連接到地，減小了電源線到輸出端的耦合作用，能夠得到較好的PSRR，從而提高了電路性能。
[0045]并且，本方案的參考電壓驅(qū)動(dòng)電路，電路結(jié)構(gòu)簡(jiǎn)單，不需要片外的大容量電容，既不需要增加額外的芯片焊盤和封裝管腳，又降低了電路功耗、優(yōu)化了電路性能。
[0046]本發(fā)明實(shí)施例提供的又一種參考電壓的驅(qū)動(dòng)電路與圖3中所示驅(qū)動(dòng)電路的不同之處主要在于，隔離電器件采用電阻R33實(shí)現(xiàn)，則圖3中NMOS管M36的位置也采用電阻實(shí)現(xiàn)，而圖3中的偏置電流源Ibias、NMOS管M37和M38則可以去除，圖3中的其他部件保持不變。
[0047]具體的，電阻R33的一端連接至NMOS管M32的源極，所述電阻R33的另一端接地。
[0048]閉環(huán)負(fù)反饋環(huán)路包括支路21，支路21中包括NMOS管M34、NM0S管M35和電阻R36，通過對(duì)NMOS管的寬長(zhǎng)比的設(shè)置以及對(duì)電阻阻值的設(shè)置使支路21被設(shè)置為支路21上的電流與開環(huán)支路上的電流的比例關(guān)系為1:K，其中，
[0049]NMOS管Μ34的漏極連接至電源VDD，NMOS管Μ34的柵極接入第一偏置電壓并與NMOS管M31的柵極相連接，NMOS管Μ34的源極與NMOS管Μ35的漏極相連接；
[0050]NMOS管Μ35的柵極接入第二偏置電壓并與NMOS管Μ32的柵極相連接，NMOS管Μ35的源極與電阻R36的一端相連接；
[0051]電阻R36的另一端接地。
[0052]差分運(yùn)放器40的差分運(yùn)放正輸入端接入初始參考電壓Vrpin (Vrpin由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路30產(chǎn)生)，差分運(yùn)放器40的差分運(yùn)放負(fù)輸入端連接至NMOS管Μ34的源極，差分運(yùn)放器40的輸出端連接電荷泵24的一端，電荷泵24的另一端連接至NMOS管Μ34的柵極，向NMOS管Μ34和NMOS管Μ31的柵極提供所述第一偏置電壓；
[0053]差分運(yùn)放器41的差分運(yùn)放正輸入端接入初始參考電壓Vrnin (Vrnin由帶隙基準(zhǔn)和參考電壓產(chǎn)生電路30產(chǎn)生)，差分運(yùn)放器41的差分運(yùn)放負(fù)輸入端連接至NMOS管Μ35的源極，差分運(yùn)放器41的輸出端連接至NMOS管Μ35的柵極，向NMOS管Μ35和NMOS管Μ32的柵極提供所述第二偏置電壓。
[0054]由上所述，本發(fā)明實(shí)施例在開環(huán)支路中由NMOS管形成的源極跟隨器實(shí)現(xiàn)，避免了開環(huán)支路中同時(shí)采用NMOS管和PMOS管時(shí)，需要大尺寸的PMOS管而造成的參考電壓建立速度較慢、電路功耗較大的問題，能夠快速建立參考電壓Vrp和Vrn，降低電路的功耗；并且，本方案減小了電源線到輸出端的耦合作用，能夠得到較好的PSRR，從而提高了電路性能。
[0055]并且，本方案的參考電壓的驅(qū)動(dòng)電路，電路結(jié)構(gòu)簡(jiǎn)單，不需要片外的大容量電容，既降低了電路功耗、優(yōu)化了電路性能，又提高了電路的通用型，便于實(shí)際使用。
[0056]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種參考電壓的驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)電路包括閉環(huán)負(fù)反饋環(huán)路和開環(huán)支路，所述開環(huán)支路中包括N溝道金屬氧化物半導(dǎo)體NMOS管(M31)和NMOS管(M32)； NMOS管(M31)的漏極連接至電源VDD，NMOS管(M31)的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第一偏置電壓，NMOS管(M31)的源極輸出參考電壓Vrp ； NMOS管(M32)的漏極與NMOS管(M31)的源極相連接，NMOS管(M32)的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第二偏置電壓，NMOS管(M32)的源極通過隔離電器件接地，NMOS管(M32)的源極輸出參考電壓Vrn。
2.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于， 所述隔離電器件為NMOS管(M33)，所述NMOS管(M33)的漏極連接至NMOS管(M32)的源極，所述NMOS管(M33)的柵極接入閉環(huán)負(fù)反饋環(huán)路所提供的第三偏置電壓，所述NMOS管(M33)的源極接地。
3.根據(jù)權(quán)利要求2所述的驅(qū)動(dòng)電路，其特征在于，所述閉環(huán)負(fù)反饋環(huán)路包括支路(21)，支路(21)中包括NMOS管(M34)、NMOS管(M35 )和NMOS管(M36 )，支路(21)被設(shè)置為支路(21)上的電流與開環(huán)支路上的電流的比例關(guān)系為1:K，其中， NMOS管(Μ34)的漏極連接至電源VDD，NMOS管(Μ34)的柵極接入第一偏置電壓并與NMOS管(Μ31)的柵極相連接，NMOS管(Μ34)的源極與NMOS管(Μ35)的漏極相連接； NMOS管(Μ35)的柵極接入第二偏置電壓并與NMOS管(Μ32)的柵極相連接，NMOS管(Μ35)的源極與NMOS管(Μ36)的漏極相連接； NMOS管(Μ36)的柵極接入第三偏置電壓并與NMOS管(Μ33)的柵極相連接，NMOS管(Μ36)的源極接地。
4.根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)電路，其特征在于，所述閉環(huán)負(fù)反饋環(huán)路中包括差分運(yùn)放器(40 )和差分運(yùn)放器(41)，所述驅(qū)動(dòng)電路還包括偏置電流源， 差分運(yùn)放器(40)的差分運(yùn)放正輸入端接入初始參考電壓Vrpin，差分運(yùn)放器(40)的差分運(yùn)放負(fù)輸入端連接至NMOS管(Μ34)的源極，差分運(yùn)放器(40)的輸出端連接電荷泵(24)的一端，電荷泵(24)的另一端連接至NMOS管(Μ34)的柵極，向NMOS管(Μ34)和NMOS管(Μ31)的柵極提供所述第一偏置電壓； 差分運(yùn)放器(41)的差分運(yùn)放正輸入端接入初始參考電壓Vrnin，差分運(yùn)放器(41)的差分運(yùn)放負(fù)輸入端連接至NMOS管(Μ35)的源極，差分運(yùn)放器(41)的輸出端連接至NMOS管(Μ35)的柵極，向NMOS管(Μ35)和NMOS管(Μ32)的柵極提供所述第二偏置電壓； 偏置電流源的輸出端連接至NMOS管(Μ37)的漏極，NMOS管(Μ37)的源極與NMOS管(Μ38)的漏極相連接，NMOS管(Μ38)的源極接地， 偏置電流源的輸出端和NMOS管(Μ38)的柵極都連接至NMOS管(Μ36)的柵極，向NMOS管(Μ36)和NMOS管(Μ33)的柵極提供所述第三偏置電壓。
5.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于， 差分運(yùn)放器(40)的差分運(yùn)放負(fù)輸入端通過電阻(Rl)連接至NMOS管(Μ34)的源極； 差分運(yùn)放器(41)的差分運(yùn)放負(fù)輸入端通過電阻(R2)連接至NMOS管(Μ35)的源極。
6.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于， NMOS管(Μ34)的柵極還連接至電容(25)的一端，電容(25)的另一端接地； NMOS管(Μ35)的柵極還連接至電容(26)的一端，電容(26)的另一端接地；NMOS管(M36)的柵極還連接至電容(27)的一端，電容(27)的另一端接地。
7.根據(jù)權(quán)利要求4所述的驅(qū)動(dòng)電路，其特征在于，所述電荷泵(24)包括電容(Cl)和電容(C2)， 電容(Cl)的一端通過開關(guān)(Kll)與直流電壓Vbn2接通或斷開并通過開關(guān)(K21)與電容(C2)的一端接通或斷開，電容(Cl)的另一端通過開關(guān)(K12)與電源VDD接通或斷開并通過開關(guān)(K22)與電容(C2)的另一端接通或斷開； 電容(C2)的一端還連接至差分運(yùn)放器(40)的輸出端，電容(C2)的另一端還連接至NMOS管(M34)的柵極。
8.根據(jù)權(quán)利要求1所述的驅(qū)動(dòng)電路，其特征在于，所述隔離電器件為電阻(R33)，所述電阻(R33)的一端連接至NMOS管(M32)的源極，所述電阻(R33)的另一端接地。
9.根據(jù)權(quán)利要求8所述的驅(qū)動(dòng)電路，其特征在于，所述閉環(huán)負(fù)反饋環(huán)路包括支路(21)，支路(21)中包括NMOS管(M34)、NM0S管(M35)和電阻(R36)，支路(21)被設(shè)置為支路(21)上的電流與開環(huán)支路上的電流的比例關(guān)系為1:K，其中， NMOS管(Μ34)的漏極連接至電源VDD，NMOS管(Μ34)的柵極接入第一偏置電壓并與NMOS管(Μ31)的柵極相連接，NMOS管(Μ34)的源極與NMOS管(Μ35)的漏極相連接； NMOS管(Μ35)的柵極接入第二偏置電壓并與NMOS管(Μ32)的柵極相連接，NMOS管(Μ35)的源極與電阻(R36)的一端相連接； 電阻(R36)的另一端接地。
10.根據(jù)權(quán)利要求9所述`的驅(qū)動(dòng)電路，其特征在于，所述閉環(huán)負(fù)反饋環(huán)路中包括差分運(yùn)放器(40)和差分運(yùn)放器(41)， 差分運(yùn)放器(40)的差分運(yùn)放正輸入端接入初始參考電壓Vrpin，差分運(yùn)放器(40)的差分運(yùn)放負(fù)輸入端連接至NMOS管(M34)的源極，差分運(yùn)放器(40)的輸出端連接電荷泵(24)的一端，電荷泵(24)的另一端連接至NMOS管(M34)的柵極，向NMOS管(M34)和NMOS管(M31)的柵極提供所述第一偏置電壓； 差分運(yùn)放器(41)的差分運(yùn)放正輸入端接入初始參考電壓Vrnin，差分運(yùn)放器(41)的差分運(yùn)放負(fù)輸入端連接至NMOS管(M35)的源極，差分運(yùn)放器(41)的輸出端連接至NMOS管(M35)的柵極，向NMOS管(M35)和NMOS管(M32)的柵極提供所述第二偏置電壓。
【文檔編號(hào)】G05F1/56GK103677040SQ201210362016
【公開日】2014年3月26日 申請(qǐng)日期:2012年9月25日 優(yōu)先權(quán)日:2012年9月25日
【發(fā)明者】李福樂, 李瑋韜, 楊昌宜, 王志華 申請(qǐng)人:清華大學(xué)