專利名稱：異步多核可編程自動(dòng)化控制器的制作方法
異步多核可編程自動(dòng)化控制器技術(shù)領(lǐng)域
本發(fā)明屬于工業(yè)自動(dòng)化控制領(lǐng)域，具體涉及一種可編程自動(dòng)化控制器(PAC)，特別是一種異步多核可編程自動(dòng)化控制器。
背景技術(shù)：
隨著工業(yè)控制設(shè)備需求的增長(zhǎng)，目前的控制系統(tǒng)越來(lái)越難以滿足現(xiàn)代化的工業(yè)應(yīng)用所需要的更多功能要求，為了滿足現(xiàn)代工業(yè)控制系統(tǒng)應(yīng)用所提出的各項(xiàng)要求，人們提出了可編程自動(dòng)化控制器(PAC)，可編程自動(dòng)化控制器(PAC)正在逐漸取代可編程邏輯控制器(PLC)，成為工控系統(tǒng)理想選擇。然而，目前大部分PAC仍然采用PLC所使用的單一微處理器(MCU)的模式，使得控制系統(tǒng)的負(fù)荷很高，容易導(dǎo)致多任務(wù)系統(tǒng)下的實(shí)時(shí)性問(wèn)題出現(xiàn)， 因此，為了滿足性能需求，通過(guò)集成更多核心來(lái)提高性能是必然選擇，但是核心的結(jié)構(gòu)也必須考慮，因?yàn)槿绻诵慕Y(jié)構(gòu)過(guò)于復(fù)雜，隨著核心數(shù)量的增多，不僅不能提升性能，還會(huì)帶來(lái)線延遲增加和功耗變大等問(wèn)題，因而異構(gòu)多核是一個(gè)重要的方向，將結(jié)構(gòu)、功耗、功能、運(yùn)算性能各不相同的多個(gè)核心集成在芯片上，并通過(guò)任務(wù)分工和劃分將不同的任務(wù)分配給不同的核心，讓每一個(gè)核心處理自己擅長(zhǎng)的任務(wù)，這種異構(gòu)組織方式比同構(gòu)的多核處理器執(zhí)行任務(wù)更有效率，實(shí)現(xiàn)了資源的最佳化配置，而且降低了整體功耗。異構(gòu)多核的可編程自動(dòng)化控制器將會(huì)取代單核處理器，解決微處理器的發(fā)展瓶頸，是將來(lái)工控系統(tǒng)必然的發(fā)展趨勢(shì)， 在未來(lái)一段時(shí)間之內(nèi)，它將在處理器市場(chǎng)上占有很重要的統(tǒng)治地位，因此，研究一種用于工業(yè)控制系統(tǒng)的異構(gòu)多核可編程自動(dòng)化控制器是很有現(xiàn)實(shí)意義的，然而，目前常見(jiàn)的多核控制器是在一個(gè)集成芯片(IC)中集成多個(gè)運(yùn)算單元核心，而且在使用異構(gòu)多核的系統(tǒng)中，仍然采用OS進(jìn)行任務(wù)調(diào)度，使整個(gè)系統(tǒng)的穩(wěn)定性與安全性建立在OS上，同時(shí)單一硬件MCU也造成整個(gè)系統(tǒng)的冗余性缺失。發(fā)明內(nèi)容
針對(duì)上述可編程邏輯控制器存在的缺陷或不足，本發(fā)明的目的在于，提出一種異步多核可編程自動(dòng)化控制器，該自動(dòng)化控制器通過(guò)多核異步工作，有效解決了單核處理器時(shí)鐘頻率難以提高、微處理器功耗較大的問(wèn)題。并為解決控制系統(tǒng)的安全性、穩(wěn)定性、降低軟件開(kāi)發(fā)難度等問(wèn)題提供了一個(gè)良好的開(kāi)端。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下的技術(shù)解決方案
一種異步多核可編程自動(dòng)化控制器，包括模擬主板、I/O主板、運(yùn)動(dòng)控制主板、 diagnose模塊、同步調(diào)試器、自定義增強(qiáng)型SPI總線、具有供電通訊裝置及同步調(diào)試總線的底板；模擬主板、I/O主板和運(yùn)動(dòng)控制主板這三塊主板通過(guò)插針安裝在具有供電通訊裝置及同步調(diào)試總線的底板上；所述三個(gè)主板分別通過(guò)自定義增強(qiáng)型SPI總線相互連接；所述三個(gè)主板分別與diagnose模塊相連接,所述diagnose模塊是邏輯分析儀電平信號(hào)采集電路，用以實(shí)現(xiàn)三塊主板上的電平信號(hào)采集，所述diagnose模塊與PC機(jī)相連，用以實(shí)現(xiàn)對(duì)三塊主板電平信號(hào)的顯示；同步調(diào)試器與PC機(jī)、三塊主板分別相連，用以實(shí)現(xiàn)三塊主板的同步調(diào)試。
本發(fā)明還包括如下其他技術(shù)特征
所述控制器還包括有五塊子板(7)，所述五塊子板(7)安裝在其對(duì)應(yīng)的主板上，用以對(duì)三塊主板分別進(jìn)行功能擴(kuò)展；所述五塊子板包括DAC接口擴(kuò)展電路、ADC接口擴(kuò)展電路、I/O接口擴(kuò)展電路、步進(jìn)電機(jī)控制接口擴(kuò)展電路和編碼器接口擴(kuò)展電路，其中，DAC接口擴(kuò)展電路和ADC接口擴(kuò)展電路與模擬主板相連接；I/O接口擴(kuò)展電路與I/O主板相連接；步進(jìn)電機(jī)控制接口擴(kuò)展電路和編碼器接口擴(kuò)展電路與運(yùn)動(dòng)控制主板相連接。
所述自定義增強(qiáng)型SPI總線包括12條信號(hào)線，分別是數(shù)據(jù)線和時(shí)鐘線包括 SPI_SCK、SPI_MISO、SPI-MOSI ;片選信號(hào)線包括 NSSO、NSS1、NSS2、NSS3、SPI_NSS ;中斷信號(hào)線包括 ITO、ITU IT2、IT3。
所述同步調(diào)試器包括USB接口、STM32芯片和STM8SL05芯片。其中，USB接口、 STM32芯片和STM8SL05芯片依次相連接；由STM32芯片上的UARTl和STM8SL05芯片上的 5條GPIO線與GND線共同組成同步調(diào)試器接口 Debuggerl ;由STM32芯片上的UART2和 STM8SL05芯片上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debugger2 ;由STM32 芯片上的UART3和STM8SL05芯片上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debugger3 ;由STM8SL05芯片上的5條GPIO線、GND線與UART共同組成同步調(diào)試器接口 Debugger4 ;Debuggerl、Debugger〗、Debugger3分別與三塊主板上的下載調(diào)試接口 JIAG 相連；PC機(jī)通過(guò)USB接口連接同步調(diào)試器，PC機(jī)通過(guò)同步調(diào)試器上的同步調(diào)試器接口 Debuggerl、Debugger〗、Debugger3與三塊主板上的下載調(diào)試接口 JIAG分別相連。
本發(fā)明的異步多核可編程自動(dòng)化控制器的優(yōu)點(diǎn)如下
I、每塊主板都帶有不同工作頻率或者相同頻率的微控制器MCU，這是本發(fā)明多核結(jié)構(gòu)與異步工作的具體體現(xiàn)，除此之外，每塊主板上還都帶有各自獨(dú)立的用于支持分布式控制或?qū)崟r(shí)控制的現(xiàn)場(chǎng)總線、RS485接口、USB串口通信、下載調(diào)試接口 JTAG、用于異步通信的通用串行數(shù)據(jù)總線UART和SPI總線接口等相同的接口通信模塊以及各自自身的功能模塊。從而保證了每個(gè)主板自身獨(dú)立與異步的工作。比如在工作過(guò)程中只用到模擬主板，那就僅僅需要使用Diagnose模塊采集并分析模擬主板中的信號(hào)，于是通過(guò)軟件編程僅選擇模擬主板進(jìn)行工作即可滿足控制工作需要，無(wú)需三個(gè)主板全部投入工作，降低了功耗，提高了自動(dòng)化控制器的執(zhí)行效率和系統(tǒng)安全性。以上為異步多核的優(yōu)點(diǎn)。
2、三塊主板與同步調(diào)試器構(gòu)成了自組織重構(gòu)系統(tǒng)，使本發(fā)明的異步多核可編程自動(dòng)化控制器具有可重構(gòu)性和可編程性，大大提高了多核的通用性和運(yùn)算性能，使處理器既有了通用微處理器的通用性，又有單一多核芯片系統(tǒng)的高性能，兼具靈活性、高性能、高可靠性、低能耗等優(yōu)點(diǎn)。以上為自組織重構(gòu)系統(tǒng)的優(yōu)點(diǎn)。
3、自定義增強(qiáng)型SPI總線克服了現(xiàn)有SPI總線僅僅可以單向通訊的缺點(diǎn)，三塊主板之間通過(guò)增強(qiáng)型SPI總線構(gòu)成一個(gè)整體，實(shí)現(xiàn)彼此之間的相互通訊。在工作過(guò)程中，從機(jī)可以通過(guò)中斷信號(hào)線中斷主機(jī)的信號(hào)，將自身設(shè)置為主機(jī)，從而三塊主板之間可以互為主機(jī)或者從機(jī)，而且在任意時(shí)刻只有一塊主板作為主機(jī)，其他主板只能作為從機(jī)，通過(guò)中斷信號(hào)線實(shí)現(xiàn)了主機(jī)與從機(jī)相互中斷的響應(yīng)式通訊連接。
4、具有供電通訊裝置及同步調(diào)試總線的底板是本發(fā)明不可缺少的一部分，主要有供電裝置與同步調(diào)試總線組成。五塊子板按照各自對(duì)應(yīng)的擴(kuò)展接口通過(guò)插針安裝在三塊主板上，三塊主板通過(guò)插針安裝在具有供電通訊裝置及同步調(diào)試總線的底板上；需要時(shí)，同步調(diào)試器與三塊主板相連，不需要時(shí)，同步調(diào)試器獨(dú)立存在。通過(guò)底板上的供電裝置對(duì)三塊主板供電，實(shí)現(xiàn)三塊主板、五塊子板以及同步調(diào)試器之間的相互連接與通訊。


圖I為本發(fā)明的異步多核可編程自動(dòng)化控制器結(jié)構(gòu)示意圖。圖中各標(biāo)號(hào)1、模擬主板；2、1/0主板；3、運(yùn)動(dòng)控制主板；4、Diagnose模塊；5、同步調(diào)試器；6、自定義增強(qiáng)型SPI 總線；7、五塊子板。
圖2為模擬主板的結(jié)構(gòu)示意圖。圖中各標(biāo)號(hào)8、現(xiàn)場(chǎng)總線CAN ;9、RS485接口 ；10、 USB串口 ；11、下載調(diào)試接口 JTAG ;12、通用串行數(shù)據(jù)總線UART ;13、ADC模擬采集前端調(diào)理電路;14、D/A電路;15、模擬主板MCU ;16、A/D電路;17、DAC數(shù)字后端調(diào)理電路;18、24排端子；19、2803芯片；20、繼電器輸出電路；21、外擴(kuò)24插針；22、隔離數(shù)字輸入輸出電路；23、 自定義增強(qiáng)型SPI接線端子；24、組態(tài)時(shí)通訊端子。
圖3為I/O主板的結(jié)構(gòu)示意圖。圖中各標(biāo)號(hào)25、現(xiàn)場(chǎng)總線(CAN);26、RS485接口 ； 27、USB串口 ；28、下載調(diào)試接口 JTAG ;29、通用串行數(shù)據(jù)總線UART ;30、組態(tài)通訊端子接口 ； 31、外擴(kuò)24插針；32、I/O主板MCU;33、4245芯片；34、輸入光耦信號(hào)隔離電路；35、輸入端子；36、4245芯片；37、輸出光耦信號(hào)隔離電路；38、輸出端子；39、24端子排；40、自定義增強(qiáng)型SPI接線端子；41、電源端子。
圖4為運(yùn)動(dòng)控制王板的結(jié)構(gòu)不意圖。圖中各標(biāo)號(hào)42、現(xiàn)場(chǎng)總線(CAN) ;43、RS485 接口 ；44、USB串口 ；45、下載調(diào)試接口 JTAG ;46、通用串行數(shù)據(jù)總線UART ;47、組態(tài)通訊端子接口 ；48、外擴(kuò)24插針；49、運(yùn)動(dòng)控制主板MCU ;50、4245芯片；51、光耦信號(hào)隔離電路；52、單端轉(zhuǎn)差分；53、4245芯片；54、光耦信號(hào)隔離電路；55、24端子排；56、自定義增強(qiáng)型SPI接線端子。
圖5為三塊主板與五塊子板連接示意圖。圖中各標(biāo)號(hào)2、I/O主板；1、模擬主板； 6、自定義增強(qiáng)型SPI總線；3、運(yùn)動(dòng)控制主板；57、DAC接口擴(kuò)展電路；58、ADC接口擴(kuò)展電路； 59、I/O主板的接口擴(kuò)展電路；60、步進(jìn)電機(jī)控制接口擴(kuò)展電路；61、編碼器接口擴(kuò)展電路。
圖6為三塊主板之間通過(guò)自定義增強(qiáng)型SPI總線連接的示意圖。圖中各標(biāo)號(hào)為 6、增強(qiáng)型SPI總線、23、模擬主板I的增強(qiáng)型SPI接線端子；40、1/0主板2的增強(qiáng)型SPI接線端子；56、運(yùn)動(dòng)控制主板3的增強(qiáng)型SPI接線端子。
圖7為同步調(diào)試器結(jié)構(gòu)示意圖。圖中各標(biāo)號(hào)62、USB接口；63、STM32 ;64、 STM32L05。
以下結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明進(jìn)一步的解釋說(shuō)明。
具體實(shí)施方式
參見(jiàn)圖1，本發(fā)明為異步多核可編程自動(dòng)化控制器，包括模擬主板1、1/0主板2、運(yùn)動(dòng)控制主板3、Diagnose模塊4、同步調(diào)試器5、自定義增強(qiáng)型SPI總線6、五塊子板7以及具有供電通訊裝置及同步調(diào)試總線的底板8 ;
模擬主板I、I/O主板2和運(yùn)動(dòng)控制主板3通過(guò)插針安裝在具有供電通訊裝置及同步調(diào)試總線的底板(8)上，通過(guò)具有供電通訊裝置及同步調(diào)試總線的底板(8)上的供電裝置對(duì)三塊主板供電。
模擬主板I、I/O主板2和運(yùn)動(dòng)控制主板3通過(guò)自定義增強(qiáng)型SPI總線6相連接， 三塊主板之間同等級(jí)，通過(guò)自定義增強(qiáng)型SPI總線6實(shí)現(xiàn)主機(jī)與從機(jī)相互中斷的響應(yīng)式通訊連接，但在運(yùn)行過(guò)程中的任意時(shí)刻，只有一塊主板作為主機(jī)，其他主板作為從機(jī)。模擬主板I用于將采集到的數(shù)字信號(hào)通過(guò)DAC轉(zhuǎn)換為模擬電壓信號(hào)，并將輸出的O到2. 5V電壓通過(guò)后向通道電路轉(zhuǎn)換為正負(fù)10V，用于伺服電機(jī)模擬控制量。I/O主板2用于控制器各種開(kāi)關(guān)量的輸入輸出。運(yùn)動(dòng)控制主板3用于實(shí)現(xiàn)步進(jìn)電機(jī)的控制以及專用信號(hào)的輸入(原點(diǎn)信號(hào)，正向限位、負(fù)向限位等專有信號(hào)的輸入)。
所述模擬主板I、I/O主板2和運(yùn)動(dòng)控制主板3這三塊主板分別與diagnose模塊 4相連接diagnose模塊4是邏輯分析儀前期電平信號(hào)采集電路，用以對(duì)三塊主板上的電平信號(hào)采集。diagnose模塊4可以與PC機(jī)相連，將采集到的電平信號(hào)在PC機(jī)上顯示。
所述三塊主板與同步調(diào)試器5構(gòu)成自組織重構(gòu)系統(tǒng)，使得本發(fā)明的控制器具有可重構(gòu)性和可編程性，提高多核的通用性和運(yùn)算性能。自組織重構(gòu)系統(tǒng)是本發(fā)明的核心部件; Diagnose模塊4、自定義增強(qiáng)型SPI總線6和五塊子板7是輔助模塊，用于滿足連接、通訊、 接口擴(kuò)展以及電平信號(hào)的采集。
參見(jiàn)圖2，所述模擬主板I包括現(xiàn)場(chǎng)總線8、RS485接口 9、USB串口 10、下載調(diào)試接口 JTAG 11、通用串行數(shù)據(jù)總線UART 12、ADC模擬采集前端調(diào)理電路13、D/A電路14、模擬主板MCU 15、A/D電路16、DAC數(shù)字后端調(diào)理電路17、24排端子18、2803芯片19、繼電器輸出電路20、外擴(kuò)24插針21、隔離數(shù)字輸入輸出電路22、自定義增強(qiáng)型SPI接線端子23和組態(tài)時(shí)通訊端子24 (三個(gè)主板并到一起，整體工作時(shí)為組態(tài)，整體工作時(shí)通過(guò)組態(tài)通訊端子24進(jìn)行通訊；每一個(gè)單獨(dú)的主板工作時(shí)為獨(dú)立態(tài)，其獨(dú)立工作的時(shí)候通過(guò)獨(dú)立態(tài)通訊端子進(jìn)行通訊)；其中，所述現(xiàn)場(chǎng)總線8、RS485接口 9、USB串口 10、下載調(diào)試接口 JTAG 11、通用串行數(shù)據(jù)總線UART 12、D/A電路14、A/D電路16、2803芯片19、外擴(kuò)24插針21、隔離數(shù)字輸入輸出電路22、自定義增強(qiáng)型SPI接線端子23和組態(tài)時(shí)通訊端子24分別與模擬主板 MCU 15相連接；所述A/D電路16、DAC數(shù)字后端調(diào)理電路17、24排端子18、ADC模擬采集前端調(diào)理電路13和D/A電路14依次相連；所述2803芯片19與繼電器輸出電路20相連接。
參見(jiàn)圖3，所述I/O主板2包括現(xiàn)場(chǎng)總線25、RS485接口 26、USB串口 27、下載調(diào)試接口 JTAG28、通用串行數(shù)據(jù)總線UART29、組態(tài)通訊端子接口 30、外擴(kuò)24插針31、I/O主板 MCU 32,4245芯片33、輸入光耦信號(hào)隔離電路34、輸入端子35、4245芯片36、輸出光耦信號(hào)隔離電路37、輸出端子38、24端子排39、自定義增強(qiáng)型SPI接線端子40和電源端子41 ;其中，所述現(xiàn)場(chǎng)總線25、RS485接口 26、USB串口 27、下載調(diào)試接口 JTAG28、通用串行數(shù)據(jù)總線 UART29、組態(tài)通訊端子接口 30、外擴(kuò)24插針31、4245芯片33、4245芯片36、24端子排39、 自定義增強(qiáng)型SPI接線端子40、電源端子41分別與I/O主板MCU 32相連接；所述輸入端子35、輸入光耦信號(hào)隔離電路34和4245芯片33依次相連；所述4245芯片36、輸出光耦信號(hào)隔離電路37、輸出端子38依次相連。
參見(jiàn)圖4，所述運(yùn)動(dòng)控制主板3包括現(xiàn)場(chǎng)總線42、RS485接口 43、USB串口 44、下載調(diào)試接口 JTAG 45、通用串行數(shù)據(jù)總線UART 46、組態(tài)通訊端子接口 47、外擴(kuò)24插針48、 運(yùn)動(dòng)控制主板MCU 49,4245芯片50、光耦信號(hào)隔離電路51、單端轉(zhuǎn)差分52、4245芯片53、 光耦信號(hào)隔離電路54、24端子排55和自定義增強(qiáng)型SPI接線端子56 ;其中，所述現(xiàn)場(chǎng)總線42、RS485接口 43、USB串口 44、下載調(diào)試接口 JTAG 45、通用串行數(shù)據(jù)總線UART 46、組態(tài)通訊端子接口 47、外擴(kuò)24插針48、4245芯片50、4245芯片53、24端子排55和自定義增強(qiáng)型 SPI接線端子56分別與運(yùn)動(dòng)控制主板MCU 49相連接；所述4245芯片50、光耦信號(hào)隔離電路51和單端轉(zhuǎn)差分電路52依次相連；所述4245芯片53與光耦信號(hào)隔離電路54相連接； 單端轉(zhuǎn)差分電路52和光耦信號(hào)隔離電路54分別與24端子排55相連接。
參見(jiàn)圖5，所述五塊子板7包括DAC接口擴(kuò)展電路57、ADC接口擴(kuò)展電路58、I/O接口擴(kuò)展電路59、步進(jìn)電機(jī)控制接口擴(kuò)展電路60和編碼器接口擴(kuò)展電路61。五塊子板分別是三塊主板的接口擴(kuò)展電路，實(shí)現(xiàn)三塊主板的接口擴(kuò)展，用于連接和控制更多的外部設(shè)備。 其中，DAC接口擴(kuò)展電路57和ADC接口擴(kuò)展電路58通過(guò)插針安裝到模擬主板I上，作為模擬主板I的擴(kuò)展接口 ；1/0接口擴(kuò)展電路59通過(guò)插針安裝到I/O主板2上，作為I/O主板2 的擴(kuò)展接口 ；步進(jìn)電機(jī)控制接口擴(kuò)展電路60和編碼器接口擴(kuò)展電路61通過(guò)插針安裝到運(yùn)動(dòng)控制主板3上，作為運(yùn)動(dòng)控制主板3的擴(kuò)展接口。
參見(jiàn)圖6，所述自定義增強(qiáng)型SPI總線6包括12條信號(hào)線，分別是數(shù)據(jù)線和時(shí)鐘線 (包括 SPI_SCK、SPI_MIS0、SPI_M0SI)、片選信號(hào)線(包括 NSSO、NSS1、NSS2、NSS3、SPI_NSS) 和中斷信號(hào)線(包括IT0、IT1、IT2、IT3)，其中，數(shù)據(jù)線和時(shí)鐘線用于從機(jī)與主機(jī)之間的信號(hào)通訊，片選信號(hào)線用于主機(jī)通過(guò)該信號(hào)線選擇從機(jī)，中斷信號(hào)線用于從機(jī)發(fā)送中斷信號(hào)給主機(jī)，從而中斷主機(jī)的信號(hào)，并將自身設(shè)置為主機(jī)，其他為從機(jī)，實(shí)現(xiàn)主機(jī)與從機(jī)相互中斷的響應(yīng)式通訊連接，這也是與現(xiàn)有SPI總線的區(qū)別所在。自定義增強(qiáng)型SPI總線6比傳統(tǒng)的SPI總線多4條中斷信號(hào)線與4條片選信號(hào)線。
所述模擬主板I的自定義增強(qiáng)型SPI接線端子23、I/O主板2的自定義增強(qiáng)型SPI 接線端子40、運(yùn)動(dòng)控制主板3的自定義增強(qiáng)型SPI接線端子56通過(guò)自定義增強(qiáng)型SPI總線6的12條信號(hào)線相連接。自定義增強(qiáng)型SPI接線端子滿足自定義增強(qiáng)型SPI總線6的安裝要求。
參見(jiàn)圖7，所述同步調(diào)試器5主要包括USB接口 62、STM32芯片63和STM8SL05芯片64。其中，USB接口 62、STM32芯片63和STM8SL05芯片64依次相連接；由STM32芯片 63上的UARTl和STM8SL05芯片64上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debuggerl ；由STM32芯片63上的UART2和STM8SL05芯片64上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debugger2 ；由STM32芯片63上的UART3和STM8SL05芯片64上的 5條GPIO線與GND線共同組成同步調(diào)試器接口 Debugger3 ;由STM8SL05芯片64上的5條 GPIO線、GND線與UART共同組成同步調(diào)試器接口 Debugger4。
同步調(diào)試器接口 Debuggerl、Debugger〗、Debugger3分別與三塊主板上的下載調(diào)試接口 JIAG相連，PC機(jī)與同步調(diào)試器5的USB接口 62相連，并通過(guò)USB接口 78傳輸數(shù)據(jù)給STM32芯片63和STM8SL05芯片64。因此，PC機(jī)通過(guò)同步調(diào)試器5上的Debuggerl、 Debugger2、Debugger3與三塊主板上的下載調(diào)試接口 JIAG分別相連,實(shí)現(xiàn)三塊主板的同步調(diào)試。需要進(jìn)行下載調(diào)試時(shí)，同步調(diào)試器(5)與三塊主板相連接，不需要時(shí)，同步調(diào)試器(5) 可獨(dú)立存在。
同步調(diào)試器接口 Debugger4為多出的一個(gè)同步調(diào)試接口，用于主板的擴(kuò)展。
權(quán)利要求
1.一種異步多核可編程自動(dòng)化控制器，其特征在于，包括模擬主板(I)、I/o主板(2)、運(yùn)動(dòng)控制主板(3)、diagnoSe模塊(4)、同步調(diào)試器(5)、自定義增強(qiáng)型SPI總線(6)、具有供電通訊裝置及同步調(diào)試總線的底板(8);模擬主板I、I/O主板2和運(yùn)動(dòng)控制主板3這三塊主板通過(guò)插針安裝在具有供電通訊裝置及同步調(diào)試總線的底板(8)上；所述三個(gè)主板分別通過(guò)自定義增強(qiáng)型SPI總線(6)相互連接；所述三個(gè)主板分別與diagnose模塊(4)相連接，所述diagnose模塊(4)是邏輯分析儀電平信號(hào)采集電路，用以實(shí)現(xiàn)三塊主板上的電平信號(hào)采集，所述diagnose模塊(4)與PC機(jī)相連，用以實(shí)現(xiàn)對(duì)三塊主板電平信號(hào)的顯示；同步調(diào)試器(5)與PC機(jī)、三塊主板分別相連，用以實(shí)現(xiàn)三塊主板的同步調(diào)試。
2.如權(quán)利要求I所述的異步多核可編程自動(dòng)化控制器，其特征在于，還包括有五塊子板(7)，所述五塊子板(7)安裝在其對(duì)應(yīng)的主板上，用以對(duì)三塊主板分別進(jìn)行功能擴(kuò)展；所述五塊子板(7)包括DAC接口擴(kuò)展電路(57)、ADC接口擴(kuò)展電路(58)、I/O接口擴(kuò)展電路(59)、步進(jìn)電機(jī)控制接口擴(kuò)展電路(60)和編碼器接口擴(kuò)展電路(61)，其中，DAC接口擴(kuò)展電路(57 )和ADC接口擴(kuò)展電路(58 )與模擬主板(I)相連接；I/O接口擴(kuò)展電路(59 )與I/O主板(2 )相連接；步進(jìn)電機(jī)控制接口擴(kuò)展電路(60 )和編碼器接口擴(kuò)展電路(61)與運(yùn)動(dòng)控制主板(3)相連接。
3.如權(quán)利要求I所述的異步多核可編程自動(dòng)化控制器，其特征在于，所述自定義增強(qiáng)型SPI總線(6)包括12條信號(hào)線，分別是數(shù)據(jù)線和時(shí)鐘線包括SPI_SCK、SPI_MISO、SPI_MOSI ;片選信號(hào)線:包括 NSS0、NSS1、NSS2、NSS3、SPI_NSS ;中斷信號(hào)線包括 ΙΤ0、ΙΤ1、ΙΤ2、ΙΤ3。
4.如權(quán)利要求I所述的異步多核可編程自動(dòng)化控制器，其特征在于，所述同步調(diào)試器(5)包括 USB 接口(62)、STM32 芯片(63)和 STM8SL05 芯片(64)。其中，USB 接口(62)、STM32芯片(63)和STM8SL05芯片(64)依次相連接；由STM32芯片(63)上的UARTl和STM8SL05芯片(64)上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debuggerl ;由STM32芯片(63)上的UART2和STM8SL05芯片(64)上的5條GPIO線與GND線共同組成同步調(diào)試器接口 Debugger2 ;由 STM32 芯片(63)上的 UART3 和 STM8SL05 芯片(64)上的 5 條 GPIO 線與GND線共同組成同步調(diào)試器接口 Debugger3 ;由STM8SL05芯片(64)上的5條GPIO線、GND線與UART共同組成同步調(diào)試器接口 Debugger4 ;Debuggerl、Debugger2、Debugger3分別與三塊主板上的下載調(diào)試接口 JIAG相連；PC機(jī)通過(guò)USB接口(62)連接同步調(diào)試器(5)，PC機(jī)通過(guò)同步調(diào)試器(5)上的同步調(diào)試器接口 Debuggerl、Debugger2、Debugger3與三塊主板上的下載調(diào)試接口 JIAG分別相連。
全文摘要
本發(fā)明公開(kāi)了一種異步多核可編程自動(dòng)化控制器，包括模擬主板、I/O主板、運(yùn)動(dòng)控制主板、diagnose模塊、同步調(diào)試器、自定義增強(qiáng)型SPI總線以及具有供電通訊裝置及同步調(diào)試總線的底板；三塊主板通過(guò)插針安裝在具有供電通訊裝置及同步調(diào)試總線的底板上；三個(gè)主板分別通過(guò)自定義增強(qiáng)型SPI總線相連；三個(gè)主板分別與diagnose模塊相連接，diagnose模塊與PC機(jī)相連；五塊子板安裝在其對(duì)應(yīng)的主板上；同步調(diào)試器與PC機(jī)、三塊主板分別相連。該自動(dòng)化控制器通過(guò)多核異步工作，有效解決了單核處理器時(shí)鐘頻率難以提高、微處理器功耗較大的問(wèn)題，并為解決控制系統(tǒng)的安全性、穩(wěn)定性、降低軟件開(kāi)發(fā)難度等問(wèn)題提供了一個(gè)良好的開(kāi)端。
文檔編號(hào)G05B19/05GK102929194SQ201210438640
公開(kāi)日2013年2月13日 申請(qǐng)日期2012年11月6日 優(yōu)先權(quán)日2012年11月6日
發(fā)明者王國(guó)慶, 楊華新, 劉承桓, 葉洪, 瞿進(jìn), 楊博, 王超琨, 顏康, 崔松林, 馬新生 申請(qǐng)人:長(zhǎng)安大學(xué)