專利名稱：一種開關(guān)控制裝置及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開關(guān)控制領(lǐng)域，尤其涉及一種開關(guān)控制裝置及其實現(xiàn)方法。
背景技術(shù)：
目前配電終端中集成或分布的開關(guān)控制器均為繼電器控制輸出。繼電器本身主要為機械器件，機械動作的延時及反彈導(dǎo)致開關(guān)控制器控制時間長或不穩(wěn)定。為保證控制輸出的可靠性，一般都為多級控制電路，導(dǎo)致控制時間更長或更不穩(wěn)定。因此，需要一種操作時間短和操作穩(wěn)定的開關(guān)控制裝置。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)操作時間長和操作不穩(wěn)定的缺陷，提供一種操作時間短和操作穩(wěn)定的開關(guān)控制裝置及其實現(xiàn)方法。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是提供一種開關(guān)控制裝置，其包括CPU、分別與所述CPU通過總線連接的預(yù)置單元、控制單元以及分別與所述控制單元和所述CPU連接的檢測單元，其中
所述預(yù)置單元，用于根據(jù)所述CPU的預(yù)置控制信號控制所述開關(guān)的電平信號的輸出，并將所述電平信號隔離后發(fā)送至所述CPU ；
所述CPU，用于檢測所述電平信號是否發(fā)生變位，并在所述電平信號發(fā)生變位時輸出分閘控制信號或合閘控制信號；
所述控制單元，用于根據(jù)所述分閘控制信號或合閘控制信號控制所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號；
所述檢測單元，用于根據(jù)所述分閘操作信號或合閘操作信號檢測所述開關(guān)的分閘操作或合閘操作是否操作成功，并將操作結(jié)果發(fā)送至所述CPU。優(yōu)選地，所述開關(guān)控制裝置安裝于配電終端內(nèi)。優(yōu)選地，將所述電平信號隔離后發(fā)送至所述CPU具體為
將電平信號連接至第七光耦器件的輸入端進行隔離，所述第七光耦器件的輸出端將隔離后的電平信號連接至所述CPU。優(yōu)選地，所述總線包括CAN總線、RS232總線以及RS485總線。優(yōu)選地，所述預(yù)置單元包括第二光耦器件、第一 MOS管、第一二極管和控制電源，其中，所述第二光耦器件的輸入端連接所述預(yù)置控制信號，所述第二光耦器件的輸出端連接至所述第一 MOS管的柵極，所述第一 MOS管的源極分別與控制電源和所述第一二極管的陰極連接，所述第一 MOS管的漏極分別與所述第一二極管的陽極和所述電平信號連接。優(yōu)選地，所述控制單元包括第一光耦器件、第三光耦器件、第四光耦器件、第五光耦器件、第二 MOS管、第三MOS管、第二二極管和第三二極管，其中，所述第一光耦器件的輸入端和所述第五光耦器件的輸出端分別連接所述分閘控制信號，所述第三光耦器件的輸入端和所述第四光耦器件的輸出端分別連接所述合閘控制信號，所述第一光耦器件的輸出端連接所述第二 MOS管的柵極，所述第二 MOS管的源極分別與所述電平信號、所述第二二極管的陰極、所述第三MOS管的源極和所述第三二極管的陰極連接，所述第二 MOS管的漏極分別與所述第二二極管的陽極、所述分閘操作信號和所述第四光耦器件的輸入端連接，所述第三MOS管的漏極分別與所述第三二極管的陽極、所述合閘操作信號和所述第五光耦器件的輸入端連接。優(yōu)選地，所述檢測單元包括第一芯片、第二芯片以及第三芯片，其中，所述第一芯片的片選信號引腳連接所述電平信號，所述第二芯片的片選信號引腳連接所述分閘控制信號，所述第三芯片的片選信號引腳連接所述合閘控制信號。優(yōu)選地，所述裝置的兩側(cè)分別設(shè)有第一雙排接線端子和第二雙排接線端子，其中，所述第一雙排接線端子用于連接所述分閘操作信號或所述合閘操作信號，所述第二雙排接線端子用于連接所述總線和所述電平信號。優(yōu)選地，所述裝置的上部和下部分別設(shè)有定位孔，中間設(shè)有運行信號燈、合閘信號燈以及分閘信號燈。本發(fā)明還提供一種開關(guān)控制裝置的實現(xiàn)方法，所述開關(guān)控制裝置為上述的開關(guān)控制裝置，所述方法包括以下步驟
51.預(yù)置單元在預(yù)設(shè)時間內(nèi)等待CPU通過總線所發(fā)送的預(yù)置控制信號；
52.判斷預(yù)置單元在預(yù)設(shè)時間內(nèi)是否接收到所述預(yù)置控制信號，若是，則執(zhí)行步驟S3，若否，則返回步驟SI;
53.預(yù)置單元根據(jù)所述預(yù)置控制信號進行預(yù)置操作，輸出對應(yīng)的電平信號；
54.CPU通過判斷所述電平信號是否變位檢測所述預(yù)置操作是否成功，若變位，則預(yù)置操作成功，執(zhí)行步驟S5，若否，則預(yù)置操作失敗，報錯并返回步驟SI;
55.CPU輸出分閘控制信號或合閘控制信號到控制單元，控制單元對所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號；
56.檢測單元根據(jù)所述分閘控制信號或合閘控制信號檢測分閘操作或合閘操作是否操作成功，若是，則步驟結(jié)束，若否，則報錯并返回步驟SI，同時撤銷所述預(yù)置操作。實施本發(fā)明的技術(shù)方案，具有以下有益效果該技術(shù)方案不需要繼電器即可實現(xiàn)開關(guān)的預(yù)置功能、預(yù)置檢測功能、分閘和合閘操作功能以及分閘和合閘操作檢測功能，從而縮短了該開關(guān)的操作時間和增強了該開關(guān)的操作穩(wěn)定性，并減小了該開關(guān)控制裝置的體積和成本。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中
圖1是本發(fā)明開關(guān)控制裝置的結(jié)構(gòu)示意 圖2是本發(fā)明預(yù)置單元的電路 圖3是本發(fā)明電平信號隔離的電路 圖4是本發(fā)明控制單元的電路 圖5是本發(fā)明檢測單元的電路 圖6是本發(fā)明開關(guān)控制裝置的外觀示意 圖7是本發(fā)明開關(guān)控制裝置的實現(xiàn)方法的流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。應(yīng)當(dāng)說明的是，在本實施例中，所述開關(guān)控制裝置安裝于配電終端內(nèi)。請參閱圖1，圖1是本發(fā)明開關(guān)控制裝置的結(jié)構(gòu)示意圖，如圖1所示，該裝置包括CPU101、分別與所述CPUlOl通過總線連接的預(yù)置單元102、控制單元103以及分別與所述控制單元103和所述CPUlOl連接的檢測單元104，其中，所述總線包括CAN總線、RS232總線以及RS485總線，應(yīng)當(dāng)說明的是，采用總線的通信方式不僅通信速度快，而且增強了通信可靠性。值得一提的是，現(xiàn)有技術(shù)采用的繼電器內(nèi)含電氣元件及機械零件，自通電至操作結(jié)束的時間較長，一般個體為IOmS以上，甚至超過25mS，整個操作過程結(jié)束需要30到60mS的時間。而本方案通過光耦及MOS管進行控制及檢測的操作，MOS管及光耦的速度均可達(dá)到納秒級的速度，故本裝置可在ImS內(nèi)完成所有的操作，遠(yuǎn)遠(yuǎn)低于繼電器方式的控制輸出時間。下面具體介紹各個部分的作用
所述預(yù)置單元102，用于根據(jù)所述CPUlOl的預(yù)置控制信號控制所述開關(guān)的電平信號的輸出，并將所述電平信號隔離后發(fā)送至所述CPU。應(yīng)當(dāng)說明的是，在本實施例中，假定預(yù)置控制信號為YZ_CTLn，其中，n表示回路數(shù)，該回路數(shù)為自然數(shù)，也就是說，該預(yù)置單元102可實現(xiàn)多回路預(yù)置操作。請結(jié)合參閱圖2，圖2是本發(fā)明預(yù)置單元的電路圖，如圖2所示，所述預(yù)置單元102包括光耦器件IS02、M0S管Q15、二極管D9和控制電源PWR_FH，其中，所述光耦器件IS02的輸入端I連接第一回路的預(yù)置控制信號YZ_CTL1，所述光耦器件IS02的輸出端4連接至所述MOS管Q15的柵極，所述MOS管Q15的源極分別與控制電源PWR_FH和所述二極管D9的陰極連接，所述MOS管Q15的漏極分別與所述二極管D9的陽極和所述電平信號連接。在本實施例中，以第一路預(yù)置控制信號為例，假定該預(yù)置控制信號為YZ_CTL1，該預(yù)置控制信號YZ_CTL1連接到光耦器件IS02的輸入端I后，使其導(dǎo)通，將P溝道的MOS管Q15門極電平拉低，達(dá)到MOS管Q15的開啟電壓，從而使MOS管Q15導(dǎo)通，將控制開關(guān)的電平信號CHECKl輸出到下一級電路，到此為預(yù)置操作完畢。應(yīng)當(dāng)解釋的是，組成預(yù)置單元102的電路圖中所涉及的其他外圍器件，例如電阻、電容及第一電源VCC_CTL等，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)了解，在此不再贅述。需要說明的是，預(yù)置單元具體的電路構(gòu)成也可以采用其他的形式，采用常規(guī)的電氣元件，包括光耦、MOS管、電容、電阻等搭成滿足預(yù)置單元功能的各種電路形式均是本發(fā)明的預(yù)置單位可以存在的形式。請結(jié)合參閱圖3，圖3是本發(fā)明電平信號隔離的電路圖，如圖3所示，將所述電平信號隔離后發(fā)送至所述CPU具體為
將電平信號CHECKl連接至光耦器件IS07的輸入端I進行隔離，所述光耦器件IS07的輸出端4將隔離后的電平信號CHK_YZ1連接至所述CPU101，其中，所述光耦器件IS07的輸出端4還通過電阻R15連接至第二電源VCC。需要說明的是電平信號隔離電路也可以在滿足電平信號隔離的功能下，本領(lǐng)域技術(shù)人員應(yīng)該可以用現(xiàn)有電氣元件的功能構(gòu)建其他的電路形式。所述CPU101，用于檢測所述電平信號是否發(fā)生變位，并在所述電平信號發(fā)生變位時輸出分閘控制信號或合閘控制信號。也就是說，該電平信號發(fā)生變位時表示預(yù)置操作成功，該電平信號未發(fā)生變位表示預(yù)置操作失敗。所述控制單元103，用于根據(jù)所述分閘控制信號或合閘控制信號控制所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號。請結(jié)合參閱圖4，圖4是本發(fā)明控制單元的電路圖，如圖4所示，所述控制單元103包括光耦器件IS01、光耦器件IS03、光耦器件IS04、光耦器件IS05、MOS管Q16、MOS管Q17、二極管D8和二極管D10，其中，所述光耦器件ISOl的輸入端I和所述光耦器件IS05的輸出端4分別連接所述分閘控制信號KF，所述光耦器件IS03的輸入端I和所述光耦器件IS04的輸出端4分別連接所述合閘控制信號KH，所述光耦器件ISOl的輸出端4連接所述MOS管Q16的柵極，所述MOS管Q16的源極分別與所述電平信號、所述二極管D8的陰極、所述MOS管Q17的源極和所述二極管DlO的陰極連接，所述MOS管Q16的漏極分別與所述二極管D8的陽極、所述分閘操作信號PWR_F和所述光耦器件IS04的輸入端I連接，所述MOS管Q17的漏極分別與所述二極管DlO的陽極、所述合閘操作信號PWR_H和所述光耦器件IS05的輸入端I連接。在本實施例中，假定對于第一回路的分閘控制信號KFSl或合閘控制信號KHSl輸出對應(yīng)的第一回路的分閘操作信號PWR_F1或合閘操作信號PWR_H1，其中，第一回路的分閘控制信號KFSl通過R13連接至所述分閘控制信號KF，則同理，第一回路的合閘控制信號KHSl通過R12連接至所述合閘控制信號KH。應(yīng)當(dāng)解釋的是，組成控制單元103的電路圖中所涉及的其他外圍器件，例如電阻和電容等，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)了解，在此不再贅述。針對某一回路，來自于CPUlOl的分閘控制信號用KFSn表示，其中，n為回路數(shù)，例如，如圖4所示，分閘控制信號可以是第I路的分閘控制信號KFS1，使光耦器件ISOl和光耦器件IS04導(dǎo)通，光耦器件IS03和光耦器件IS05截止，將P溝道的MOS管Q16門極電平拉低，達(dá)到MOS管Q16開啟電壓，從而使MOS管Q16導(dǎo)通，該開關(guān)進行分閘操作，并輸出相應(yīng)的分閘操作信號。針對某一回路，來自于CPUlOl的合閘控制信號用KHSn表示，其中，n為回路數(shù)，例如，如圖4所示，合閘控制信號可以是第I路的合閘控制信號KHS1，使光耦器件IS03和光耦器件IS05導(dǎo)通，光耦器件ISOl和光耦器件IS04截止，將P溝道的MOS管Q17門極電平拉低，達(dá)到MOS管Q17開啟電壓，從而使MOS管Q17導(dǎo)通，該開關(guān)進行合閘操作，并輸出相應(yīng)的合閘操作信號。所以，在開關(guān)進行分閘操作的時候，禁止其進行合閘操作，合閘操作的時候，禁止分閘操作。需要說明的是，控制單元的具體實現(xiàn)電路對于本領(lǐng)域技術(shù)人員來說，可以根據(jù)控制單元要實現(xiàn)的功能，采用常規(guī)的電氣元件搭建不同的形式。本發(fā)明的控制單元不局限于圖4所示的一種電路構(gòu)成。所述檢測單元104，用于根據(jù)所述分閘操作信號或合閘操作信號檢測所述開關(guān)的分閘操作或合閘操作是否操作成功，并將操作結(jié)果發(fā)送至所述CPU101。請結(jié)合參閱圖5，圖5是本發(fā)明檢測單元的電路圖，如圖5所示，所述檢測單元104包括第一芯片、第二芯片以及第三芯片，其中，所述第一芯片的片選信號引腳OE連接所述電平信號0E_YZn，所述第二芯片的片選信號引腳OE連接所述分閘控制信號0E_KFn，所述第三芯片的片選信號引腳OE連接所述合閘控制信號0E_KHn，n均表示第幾回路。在本實施例中，第一芯片、第二芯片和第三芯片的型號均為SN74HC245NSR，其中，CHK_YZ1_8表示隔離后的第一回路至第八回路的電平信號、CHK_KFl-8表示第一回路至第八回路的分閘操作信號，CHK_KH1_8表不第一回路至第八回路的合閘操作信號,所輸出的CHK1-8表不該開關(guān)對應(yīng)的第一回路至第八回路的操作結(jié)果。應(yīng)當(dāng)解釋的是，組成檢測單元104的電路圖中所涉及的其他外圍器件，例如電阻和電容等，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)了解，在此不再贅述。需要說明的是，檢測單元的具體實現(xiàn)電路對于本領(lǐng)域技術(shù)人員來說，可以根據(jù)檢測單元要實現(xiàn)的功能，采用常規(guī)的電氣元件搭建不同的形式。本發(fā)明的檢測單元不局限于圖5所示的一種電路構(gòu)成。請結(jié)合參閱圖6，圖6是本發(fā)明開關(guān)控制裝置的外觀示意圖，如圖6所示，所述裝置的兩側(cè)分別設(shè)有第一雙排接線端子和第二雙排接線端子，上部和下部分別設(shè)有定位孔，中間設(shè)有運行信號燈、合閘信號燈以及分閘信號燈。其中，所述第一雙排接線端子用于連接所述分閘操作信號或所述合閘操作信號，所述第二雙排接線端子用于連接所述總線和所述電平信號。在本實施例中，左邊的為第一雙排接線端子，右邊的為第二雙排接線端子，第一雙排接線端子分別為8回路的分、合閘輸出，第二雙排接線端子為CAN、RS232、RS485、電平信號的接口。請結(jié)合參閱圖7，圖7是本發(fā)明開關(guān)控制裝置的實現(xiàn)方法的流程圖，如圖7所示，所述方法包括以下步驟
在步驟SI中，在預(yù)設(shè)時間內(nèi)等待通過總線所發(fā)送的操作指令。在步驟S2中，判斷在預(yù)設(shè)時間內(nèi)是否接收到所述操作指令，若是，則執(zhí)行步驟S3，若否，則返回步驟SI。在步驟S3中，對所述操作指令進行預(yù)置操作，并檢測所述預(yù)置操作。在步驟S4中，判斷所述預(yù)置操作是否檢測成功，若是，則執(zhí)行步驟S5，若否，則報錯并返回步驟SI。在步驟S5中，對所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號。在步驟S6中，檢測所述分閘控制信號或合閘控制信號是否操作成功，若是，則步驟結(jié)束，若否，則報錯并返回步驟SI，同時撤銷所述預(yù)置操作。應(yīng)當(dāng)說明的是，若用戶后續(xù)還需要對開關(guān)進行合閘操作或分閘操作，則直接返回步驟Si，并同時撤銷之前的預(yù)置操作。下面闡述下上述方案的工作原理，以對該開關(guān)進行分閘操作為例，首先，第一步，由CPU產(chǎn)生一個預(yù)置分閘控制信號通過總線發(fā)送給預(yù)置單元；第二步，如果預(yù)置單元在預(yù)設(shè)時間內(nèi)接收到包括上述預(yù)置分閘控制信號的操作命令；第三步，預(yù)置單元進行預(yù)置操作，根據(jù)預(yù)置分閘控制信號輸出一個電平信號，這個電平信號經(jīng)隔離輸入到CPU中；第四步，CPU根據(jù)電平信號是否發(fā)生變位判斷是否預(yù)置成功，如果電平信號發(fā)生變位表示預(yù)置成功，則發(fā)出控制分閘信號；第五步，控制單元根據(jù)控制分閘信號進行分閘操作，并輸出分閘操作信號；第六步，檢測單元根據(jù)該分閘操作信號檢測分閘操作是否成功。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述各實施例方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，相應(yīng)的程序可以存儲于一計算機可讀取存儲介質(zhì)中，所述的存儲介質(zhì)，如R0M/RAM、磁盤或光盤等。
相較于現(xiàn)有技術(shù)，該技術(shù)方案不需要繼電器即可實現(xiàn)開關(guān)的預(yù)置功能、預(yù)置檢測功能、分閘和合閘操作功能以及分閘和合閘操作檢測功能，從而縮短了該開關(guān)的操作時間和增強了該開關(guān)的操作穩(wěn)定性，并減小了該開關(guān)控制裝置的體積和成本。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
1.一種開關(guān)控制裝置，其特征在于，其包括CPU、分別與所述CPU通過總線連接的預(yù)置單元、控制單元以及分別與所述控制單元和所述CPU連接的檢測單元,其中 所述預(yù)置單元，用于根據(jù)所述CPU的預(yù)置控制信號控制所述開關(guān)的電平信號的輸出，并將所述電平信號隔離后發(fā)送至所述CPU ； 所述CPU，用于檢測所述電平信號是否發(fā)生變位，并在所述電平信號發(fā)生變位時輸出分閘控制信號或合閘控制信號； 所述控制單元，用于根據(jù)所述分閘控制信號或合閘控制信號控制所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號； 所述檢測單元，用于根據(jù)所述分閘操作信號或合閘操作信號檢測所述開關(guān)的分閘操作或合閘操作是否操作成功，并將操作結(jié)果發(fā)送至所述CPU。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述開關(guān)控制裝置安裝于配電終端內(nèi)。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，將所述電平信號隔離后發(fā)送至所述CPU具體為 將電平信號連接至第七光耦器件(IS07)的輸入端進行隔離，所述第七光耦器件(IS07)的輸出端將隔離后的電平信號連接至所述CPU。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述總線包括CAN總線、RS232總線以及RS485總線。
5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述預(yù)置單元包括第二光耦器件(IS02)、第一MOS管(Q15)、第一二極管(D9)和控制電源(PWR_FH)，其中，所述第二光耦器件(IS02)的輸入端連接所述預(yù)置控制信號，所述第二光耦器件(IS02)的輸出端連接至所述第一 MOS管(Q15)的柵極，所述第一 MOS管(Q15)的源極分別與控制電源(PWR_FH)和所述第一二極管(D9)的陰極連接，所述第一 MOS管(Q15)的漏極分別與所述第一二極管(D9)的陽極和所述電平信號連接。
6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述控制單元包括第一光耦器件(ISOl)、第三光耦器件(IS03)、第四光耦器件(IS04)、第五光耦器件(IS05)、第二 MOS管(Q16)、第三MOS管(Q17)、第二二極管(D8)和第三二極管(D10)，其中，所述第一光耦器件(ISOl)的輸入端和所述第五光耦器件(IS05)的輸出端分別連接所述分閘控制信號，所述第三光耦器件(IS03)的輸入端和所述第四光耦器件(IS04)的輸出端分別連接所述合閘控制信號，所述第一光耦器件(ISOl)的輸出端連接所述第二 MOS管(Q16)的柵極，所述第二 MOS管(Q16)的源極分別與所述電平信號、所述第二二極管(D8)的陰極、所述第三MOS管(Q17)的源極和所述第三二極管(DlO)的陰極連接，所述第二 MOS管(Q16)的漏極分別與所述第二二極管(D8)的陽極、所述分閘操作信號和所述第四光耦器件(IS04)的輸入端連接，所述第三MOS管(Q17)的漏極分別與所述第三二極管(DlO)的陽極、所述合閘操作信號和所述第五光耦器件(IS05)的輸入端連接。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述檢測單元包括第一芯片、第二芯片以及第三芯片，其中，所述第一芯片的片選信號引腳連接所述電平信號，所述第二芯片的片選信號引腳連接所述分閘控制信號，所述第三芯片的片選信號引腳連接所述合閘控制信號。
8.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述裝置的兩側(cè)分別設(shè)有第一雙排接線端子和第二雙排接線端子，其中，所述第一雙排接線端子用于連接所述分閘操作信號或所述合閘操作信號，所述第二雙排接線端子用于連接所述總線和所述電平信號。
9.根據(jù)權(quán)利要求8所述的裝置，其特征在于，所述裝置的上部和下部分別設(shè)有定位孔，中間設(shè)有運行信號燈、合閘信號燈、分閘信號燈。
10.一種開關(guān)控制裝置的實現(xiàn)方法，其特征在于，所述開關(guān)控制裝置為上述權(quán)利要求1至9任一項所述的開關(guān)控制裝置，所述方法包括以下步驟 S1.預(yù)置單元在預(yù)設(shè)時間內(nèi)等待CPU通過總線所發(fā)送的預(yù)置控制信號； S2.判斷預(yù)置單元在預(yù)設(shè)時間內(nèi)是否接收到所述預(yù)置控制信號，若是，則執(zhí)行步驟S3，若否，則返回步驟SI; S3.預(yù)置單元根據(jù)所述預(yù)置控制信號進行預(yù)置操作，輸出對應(yīng)的電平信號； S4.CPU通過判斷所述電平信號是否變位檢測所述預(yù)置操作是否成功，若變位，則預(yù)置操作成功，執(zhí)行步驟S5，若否，則預(yù)置操作失敗，報錯并返回步驟SI; S5.CPU輸出分閘控制信號或合閘控制信號到控制單元，控制單元對所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號； S6.檢測單元根據(jù)所述分閘控制信號或合閘控制信號檢測分閘操作或合閘操作是否操作成功，若是，則步驟結(jié)束，若否，則報錯并返回步驟SI，同時撤銷所述預(yù)置操作。
全文摘要
本發(fā)明公開一種開關(guān)控制裝置及其實現(xiàn)方法，該裝置包括CPU、分別與CPU通過總線連接的預(yù)置單元、控制單元以及分別與控制單元和CPU連接的檢測單元，預(yù)置單元根據(jù)CPU的預(yù)置控制信號控制開關(guān)的電平信號的輸出，并將電平信號隔離后發(fā)送至CPU進行檢測；在CPU檢測到電平信號發(fā)生變位時輸出分閘控制信號或合閘控制信號；并通過控制單元控制所述開關(guān)進行分閘操作或合閘操作，并輸出相應(yīng)的分閘操作信號或合閘操作信號；然后檢測單元根據(jù)所述分閘操作信號或合閘操作信號檢測分閘操作或合閘操作是否操作成功，并將操作結(jié)果發(fā)送至述CPU。該方案縮短了該開關(guān)的操作時間和增強了該開關(guān)的操作穩(wěn)定性，并減小了該開關(guān)控制裝置的體積和成本。
文檔編號G05B19/04GK103048935SQ201210537629
公開日2013年4月17日 申請日期2012年12月13日 優(yōu)先權(quán)日2012年12月13日
發(fā)明者胡忠偉 申請人:航天科工深圳(集團)有限公司