專利名稱:具有輔助電路的低壓差穩(wěn)壓器電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及集成電路領(lǐng)域,尤其涉及一種具有輔助電路的低壓差穩(wěn)壓器電路。
背景技術(shù):
在電子設(shè)備中,電源電壓通常都可能在較大的范圍內(nèi)變化,例如便攜式設(shè)備中的鋰離子電池充足電時(shí)能夠提供4. 2伏特的電壓,放電完后僅能提供2. 3伏特的電壓,變化范圍很大。而電子設(shè)備的工作電路通常需要穩(wěn)定的電源電壓,因此目前通常在電源的輸入端加入低壓差穩(wěn)壓器(LDO :Low Dropout Regulator),由于低壓差穩(wěn)壓器具有設(shè)定的穩(wěn)壓電壓,其首先將實(shí)際電源電壓轉(zhuǎn)換為所述設(shè)定的穩(wěn)壓電壓,再將轉(zhuǎn)換后的穩(wěn)壓電壓提供給工作電路,這樣就保證了電子設(shè)備的電源電壓變化時(shí),通過低壓差穩(wěn)壓器提供給工作電路的電壓始終穩(wěn)定。圖1示出了現(xiàn)有技術(shù)的一種低壓差穩(wěn)壓器的結(jié)構(gòu)圖,包括基準(zhǔn)電壓單元101、分壓電阻Rl和R2、誤差放大器102、驅(qū)動管103、去耦電容Cl,所述基準(zhǔn)電壓單元101用于產(chǎn)生基準(zhǔn)電壓Vief ;所述誤差放大器102的正相輸入端輸入基準(zhǔn)電壓Vief,所述誤差放大器102的反相輸入端輸入所述分壓電阻Rl和R2對所述輸出電壓Vwt的分壓,所述誤差放大器102的輸出端連接所述驅(qū)動管103的柵極;所述分壓電阻Rl和R2將所述輸出電壓Vrat分壓;所述驅(qū)動管103根據(jù)所述誤差放大器102比較基準(zhǔn)電壓Vief和分壓電阻對所述輸出電壓Vwt的分壓后輸出的比較結(jié)果,來穩(wěn)定輸出電壓Vrat的電壓值;所述去耦電容Cl用于消除負(fù)載變化對輸出電壓Vtjut的影響。但是現(xiàn)有技術(shù)中,由于所述去耦電容Cl通常較小,在低壓差穩(wěn)壓器的負(fù)載電流突然減小時(shí),所述輸出電壓Vrat會出現(xiàn)較大的過沖電壓。而現(xiàn)有半導(dǎo)體技術(shù)中,MOS晶體管的尺寸和柵氧化層厚度不斷減小,MOS晶體管的擊穿電壓也越來越小。在低壓差穩(wěn)壓器的輸出出現(xiàn)較大的過沖電壓時(shí),容易擊穿MOS的柵氧化層,造成器件失效。因此,現(xiàn)有技術(shù)的低壓差穩(wěn)壓器,需要解決在負(fù)載電流突然減小時(shí),存在較大過沖電壓的問題。其他有關(guān)低壓差穩(wěn)壓器的信息還可以參考公開號為US2011/0089916A1的美國專利申請。
發(fā)明內(nèi)容
本發(fā)明技術(shù)方案解決的問題是現(xiàn)有技術(shù)的低壓差穩(wěn)壓器在負(fù)載電流突然減小時(shí),存在較大的過沖電壓。為解決上述問題,本發(fā)明提供了一種具有輔助電路的低壓差穩(wěn)壓器電路,包括低壓差穩(wěn)壓器,所述低壓差穩(wěn)壓器的輸出端輸出電壓信號;源極跟隨器PMOS晶體管,所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩(wěn)壓器的輸出端,用于在所述電壓信號過沖時(shí),減小電壓過沖量;偏置電路,所述偏置電路的輸出端連接所述源極跟隨器PMOS晶體管的柵極,用于為所述源極跟隨器PMOS晶體管提供偏置電壓,所述偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近。
可選的,所述偏置電路包含緩沖放大器、第一 PMOS晶體管和第一電流源,所述第一電流源的輸入端連接電源,所述第一電流源的輸出端接所述緩沖放大器的反相輸入端和所述第一PMOS晶體管的源極;所述第一PMOS晶體管的柵極接所述緩沖放大器的輸出端,所述第一 PMOS晶體管的漏極接地;所述緩沖放大器的正相輸入端連接所述低壓差穩(wěn)壓器的輸出端,所述緩沖放大器的輸出端輸出所述偏置電壓??蛇x的,所述源極跟隨器PMOS晶體管的柵極連接所述緩沖放大器的輸出端,所述源極跟隨器PMOS晶體管的漏極接地??蛇x的,所述源極跟隨器PMOS晶體管的個(gè)數(shù)為1(Γ105個(gè)??蛇x的,所述源極跟隨器PMOS晶體管的個(gè)數(shù)為100。可選的,所述源極跟隨器PMOS晶體管的寬長比為5 1000。可選的,所述源極跟隨器PMOS晶體管的寬長比為20??蛇x的,所述偏置電壓大于所述源極跟隨器PMOS晶體管的閾值電壓??蛇x的,所述偏置電壓減去所述源極跟隨器PMOS晶體管的閾值電壓的差值小于20毫伏??蛇x的,所述偏置電壓小于所述源極跟隨器PMOS晶體管的閾值電壓??蛇x的,所述源極跟隨器PMOS晶體管的閾值電壓減去所述偏置電壓的差值小于50暈伏。 可選的,所述第一PMOS晶體管和所述源極跟隨器PMOS晶體管的寬長比相同、且閾值電壓相同??蛇x的,所述偏置電路還包括第一電容,所述第一電容的第一端連接所述緩沖放大器的輸出端,所述第一電容的第二端接地??蛇x的,還包括去耦電容,所述去耦電容的第一端接所述低壓差穩(wěn)壓器的輸出端,所述去耦電容的第二端接地??蛇x的,所述緩沖放大器包括第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第二電流源,所述第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和第五PMOS晶體管的源極接電源;所述第二 PMOS晶體管的柵極連接第三PMOS晶體管的柵極和第三PMOS晶體管的漏極,所述第二 PMOS晶體管的漏極連接所述第一 NMOS晶體管的漏極和第一 NMOS晶體管的柵極;所述第五PMOS晶體管的柵極連接第四PMOS晶體管的柵極和第四PMOS晶體管的漏極,所述第五PMOS晶體管的漏極連接所述第四NMOS晶體管的漏極;所述第二 NMOS晶體管的漏極連接所述第三PMOS晶體管的漏極,所述第三NMOS晶體管的漏極連接所述第四PMOS晶體管的漏極,所述第二 NMOS晶體管的源極和第三NMOS晶體管的源極接所述第二電流源的輸入端;所述第一NMOS晶體管的柵極連接第四NMOS晶體管的柵極,所述第一NMOS晶體管的源極、所述第四NMOS晶體管的源極和所述第二電流源的輸出端接地;所述第二 NMOS晶體管的柵極為所述緩沖放大器的反相輸入端,所述第三NMOS晶體管的柵極為所述緩沖放大器的正相輸入端,所述第五PMOS晶體管的漏極和第四NMOS晶體管的漏極為所述緩沖放大器的輸出端。與現(xiàn)有技術(shù)相比,本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):本發(fā)明實(shí)施例的具有輔助電路的低壓差穩(wěn)壓器電路中,包含了源極跟隨器PMOS晶體管和偏置電路,所述偏置電路用于為所述源極跟隨器PMOS晶體管提供偏置電壓,所述的偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近,即所述源極跟隨器PMOS晶體管工作在亞閾值區(qū)域(Sub-threshold Region)附近,所述源極跟隨器PMOS晶體管的工作電流隨源極電壓的變化快。而所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩(wěn)壓器的輸出端,當(dāng)所述低壓差穩(wěn)壓器的負(fù)載電流突然降低時(shí),所述低壓差穩(wěn)壓器輸出端的電壓信號出現(xiàn)過沖,此時(shí)源極跟隨器PMOS晶體管的源極電壓升高,源極跟隨器PMOS晶體管的工作電流在短時(shí)間內(nèi)迅速升高,對所述低壓差穩(wěn)壓器輸出端的電壓信號產(chǎn)生下拉(Pulldown)效果,使所述電壓信號的電壓過沖量減小。另外,由于所述源極跟隨器PMOS晶體管工作在亞閾值區(qū)域附近,特別是當(dāng)所述偏置電壓小于所述源極跟隨器PMOS晶體管的閾值電壓時(shí),所述源極跟隨器PMOS晶體管的漏極電流很小,因此所述源極跟隨器PMOS晶體管的靜態(tài)功耗很低。 進(jìn)一步的,所述源極跟隨器PMOS晶體管的個(gè)數(shù)為1(Γ105個(gè),所述源極跟隨器PMOS晶體管的寬長比(W/L)為5 1000。由于所述源極跟隨器PMOS晶體管的個(gè)數(shù)和寬長比高,在所述源極跟隨器PMOS晶體管的源極電壓升高時(shí),源極跟隨器PMOS晶體管產(chǎn)生的下拉電流更大,對所述低壓差穩(wěn)壓器輸出端的電壓信號產(chǎn)生的下拉效果更明顯,所述電壓信號的電壓過沖量更小。
圖1是現(xiàn)有技術(shù)的低壓差穩(wěn)壓器的結(jié)構(gòu)示意圖;圖2是本發(fā)明的具有輔助電路的低壓差穩(wěn)壓器電路的結(jié)構(gòu)示意圖;圖3是本發(fā)明實(shí)施例的具有輔助電路的低壓差穩(wěn)壓器電路的結(jié)構(gòu)示意圖;圖4是本發(fā)明實(shí)施例的偏置電路中緩沖放大器的結(jié)構(gòu)示意圖;圖5是現(xiàn)有技術(shù)的低壓差穩(wěn)壓器電路和本發(fā)明實(shí)施例的具有輔助電路的低壓差穩(wěn)壓器電路在負(fù)載電流發(fā)生變化時(shí)的電路仿真圖。
具體實(shí)施例方式由背景技術(shù)可知,電子設(shè)備中通常采用低壓差穩(wěn)壓器為工作電路提供穩(wěn)定的工作電壓,但在工作電路的狀態(tài)發(fā)生變化,尤其是在數(shù)字電路的工作電路由開態(tài)轉(zhuǎn)變?yōu)殛P(guān)態(tài)的過程中,負(fù)載電流突然降低會導(dǎo)致低壓差穩(wěn)壓器的輸出電壓信號產(chǎn)生較大的過沖,現(xiàn)有技術(shù)雖然可以通過在低壓差穩(wěn)壓器的輸出端設(shè)置去耦電容來減小電壓過沖量,但出于成本考慮,所述的去耦電容通常較小,效果不佳。為此,本發(fā)明提供了一種具有輔助電路的低壓差穩(wěn)壓器電路,請參考圖2,所述具有輔助電路的低壓差穩(wěn)壓器電路包括:低壓差穩(wěn)壓器201,所述低壓差穩(wěn)壓器201的輸出端輸出電壓信號Vwt ;源極跟隨器PMOS晶體管202,所述源極跟隨器PMOS晶體管202的源極連接所述低壓差穩(wěn)壓器的輸出端,用于在所述電壓信號Vwt過沖時(shí),減小電壓過沖量;偏置電路203,所述偏置電路203的輸出端連接所述源極跟隨器PMOS晶體管202的柵極,用于為所述源極跟隨器PMOS晶體管202提供偏置電壓Vbias,所述偏置電壓Vbias與所述源極跟隨器PMOS晶體管的閾值電壓接近。本技術(shù)方案中,所述源極跟隨器PMOS晶體管202的源極連接所述低壓差穩(wěn)壓器201的輸出端,當(dāng)所述低壓差穩(wěn)壓器201的負(fù)載電流突然降低時(shí),所述低壓差穩(wěn)壓器201輸出端的電壓信號出現(xiàn)過沖,此時(shí)源極跟隨器PMOS晶體管202的源極電壓升高,源極跟隨器PMOS晶體管202的工作電流在短時(shí)間內(nèi)迅速升高,產(chǎn)生下拉電流,使所述電壓信號的電壓過沖量減小。下面結(jié)合附圖詳細(xì)地描述具體實(shí)施例,上述的目的和本發(fā)明的優(yōu)點(diǎn)將更加清楚。請參考圖3,圖3為本發(fā)明實(shí)施例的具有輔助電路的低壓差穩(wěn)壓器電路的結(jié)構(gòu)示意圖。所述具有輔助電路的低壓差穩(wěn)壓器電路包括低壓差穩(wěn)壓器301、源極跟隨器PMOS晶體管302和偏置電路303。所述低壓差穩(wěn)壓器301的輸出端輸出電壓信號V-。所述低壓差穩(wěn)壓器301通常包括基準(zhǔn)電壓單元、分壓電阻和誤差放大器(圖中未示出),其基本原理是通過誤差放大器比較基準(zhǔn)電壓和分壓電阻對輸出電壓的分壓,來穩(wěn)定輸出電壓信號的高低。低壓差穩(wěn)壓器301的具體實(shí)現(xiàn)電路可參考現(xiàn)有技術(shù),在此不再贅述。低壓差穩(wěn)壓器301的輸出端輸出的電壓信號Vwt在負(fù)載電流突然減小時(shí),會出現(xiàn)較大的過沖電壓,導(dǎo)致低擊穿電壓的MOS晶體管的柵氧化層擊穿,因此需要對過沖電壓的過沖量進(jìn)行控制。所述偏置電路303的輸出端連接所述源極跟隨器PMOS晶體管302的柵極,用于為所述源極跟隨器PMOS晶體管302提供偏置電壓Vbias,所述偏置電壓Vbias與所述源極跟隨器PMOS晶體管302的閾值電壓接近。本實(shí)施例中,所述偏置電路303包含緩沖放大器BF、第一 PMOS晶體管PMl和第一電流源CS1,所述第一電流源CSl的輸入端連接電源,所述第一電流源CSl的輸出端接所述緩沖放大器BF的反相輸入端和所述第一 PMOS晶體管PMl的源極;所述第一 PMOS晶體管PMl的柵極接所述緩沖放大器BF的輸出端,所述第一 PMOS晶體管PMl的漏極接地;所述緩沖放大器BF的正相輸入端連接所述低壓差穩(wěn)壓器301的輸出端,所述緩沖放大器BF的輸出端輸出所述偏置電壓Vbias。所述偏置電壓Vbias與所述源極跟隨器PMOS晶體管302的閾值電壓接近。本實(shí)施例中,所述偏置電壓Vbias大于所述源極跟隨器PMOS晶體管的閾值電壓20毫伏。由于所述緩沖放大器BF的正相輸入端連接所述低壓差穩(wěn)壓器301的輸出端,即所述源極跟隨器PMOS晶體管302的源極,所述緩沖放大器BF的反相輸入端連接所述第一PMOS晶體管PMl的源極,且所述緩沖放大器BF的輸出端與所述第一 PMOS晶體管PMl和所述源極跟隨器PMOS晶體管302的柵極連接提供偏置電壓Vbias,由于所述第一 PMOS晶體管PMl和所述源極跟隨器PMOS晶體管302的寬長比相同、且閾值電壓相同、因此所述第一PMOS晶體管PMl與所述源極跟隨器PMOS晶體管302形成鏡像電路。所述第一電流源CSl為所述第一 PMOS晶體管PMl提供工作電流,使所述第一 PMOS晶體管PMl工作在亞閾值區(qū)域(Sub-threshold Region)附近,所述第一 PMOS晶體管PMl的柵源電壓與其閾值電壓接近。而由于所述第一 PMOS晶體管PMl和源極跟隨器PMOS晶體管302為鏡像電路,所述第一 PMOS晶體管PMl和所述源極跟隨器PMOS晶體管302的閾值電壓相同,所述源極跟隨器PMOS晶體管302的柵源電壓也與其閾值電壓接近,因此所述源極跟隨器PMOS晶體管302也工作在亞閾值區(qū)域(Sub-threshold Region)附近,當(dāng)所述低壓穩(wěn)壓器301輸出端的電壓信號出現(xiàn)過沖時(shí),所述源極PMOS晶體管302能在很短的時(shí)間內(nèi)提供下拉電流,使所述電壓信號的過沖量減小。
本發(fā)明的其他實(shí)施例中,所述偏置電路還包括第一電容,所述第一電容的第一端連接所述緩沖放大器的輸出端,所述第一電容的第二端接地。所述第一電容的作用在于,在所述源極跟隨器PMOS晶體管對所述電壓信號下拉過程中,使所述源極跟隨器PMOS晶體管的柵極電壓在所述低壓差穩(wěn)壓器的響應(yīng)時(shí)間內(nèi)不隨源極電壓升高。請參考圖4,圖4為本實(shí)施例偏置電路303 (請參考圖3)中緩沖放大器BF的結(jié)構(gòu)示意圖。所述緩沖放大器BF包括第二 PMOS晶體管PM2、第三PMOS晶體管PM3、第四PMOS晶體管PM4、第五PMOS晶體管PM5、第一 NMOS晶體管NMl、第二 NMOS晶體管NM2、第三NMOS晶體管匪3、第四NMOS晶體管NM4和第二電流源CS2。其中,所述第二 PMOS晶體管PM2、第三PMOS晶體管PM3、第四PMOS晶體管PM4和第五PMOS晶體管PM5的源極接電源;所述第二PMOS晶體管PM2的柵極連接第三PMOS晶體管PM3的柵極和第三PMOS晶體管PM3的漏極,所述第二 PMOS晶體管PM2的漏極連接所述第一 NMOS晶體管匪I的漏極和第一 NMOS晶體管NMl的柵極;所述第五PMOS晶體管PM5的柵極連接第四PMOS晶體管PM4的柵極和第四PMOS晶體管PM4的漏極,所述第五PMOS晶體管PM5的漏極連接所述第四NMOS晶體管NM4的漏極;所述第二 NMOS晶體管匪2的漏極連接所述第三PMOS晶體管PM3的漏極,所述第三NMOS晶體管NM3的漏極連接所述第四PMOS晶體管PM4的漏極,所述第二 NMOS晶體管NM2的源極和第三NMOS晶體管匪3的源極接所述第二電流源CS2的輸入端;所述第一 NMOS晶體管NMl的柵極連接第四NMOS晶體管NM4的柵極,所述第一 NMOS晶體管NMl的源極、所述第四NMOS晶體管NM4的源極和所述第二電流源CS2的輸出端接地;所述第二 NMOS晶體管匪2的柵極為所述緩沖放大器BF的反相輸入端INb,所述第三NMOS晶體管的柵極為所述緩沖放大器BF的正相輸入端INa,所述`第五PMOS晶體管PM5的漏極和第四NMOS晶體管NM4的漏極為所述緩沖放大器BF的輸出端。需要說明的是,所述緩沖放大器的具體實(shí)現(xiàn)方式有多種,圖4僅以較佳的實(shí)施例公開如上,其他可以實(shí)現(xiàn)上述功能的緩沖放大器也可用于本發(fā)明的偏置電路。請繼續(xù)參考圖3,所述源極跟隨器PMOS晶體管302源極連接所述低壓差穩(wěn)壓器301的輸出端,用于在所述電壓信號Vrat過沖時(shí),減小電壓過沖量。由于所述偏置電路303為所述源極跟隨器PMOS晶體管302提供偏置電壓Vbias,所述偏置電壓Vbias與所述源極跟隨器PMOS晶體管302的閾值電壓接近,即所述源極跟隨器PMOS晶體管302工作在亞閾值區(qū)域(Sub-threshold Region)附近,所述源極跟隨器PMOS晶體管302的工作電流隨源極電壓的變化快。而所述源極跟隨器PMOS晶體管302的源極連接所述低壓差穩(wěn)壓器301的輸出端,當(dāng)所述低壓差穩(wěn)壓器301的負(fù)載電流突然降低時(shí),所述低壓差穩(wěn)壓器301輸出端的電壓信號出現(xiàn)過沖,此時(shí)源極跟隨器PMOS晶體管302的源極電壓升高,源極跟隨器PMOS晶體管302的工作電流在短時(shí)間內(nèi)迅速升高,對所述低壓差穩(wěn)壓器301輸出端的電壓信號Vwt產(chǎn)生下拉效果,使所述電壓信號Vwt的電壓過沖量減小。另夕卜,由于所述源極跟隨器PMOS晶體管302工作在亞閾值區(qū)域附近,特別是當(dāng)所述偏置電壓Vbias小于所述源極跟隨器PMOS晶體管302的閾值電壓時(shí),所述源極跟隨器PMOS晶體管302的漏極電流很小,所述源極跟隨器PMOS晶體管302的靜態(tài)功耗很低。所述源極跟隨器PMOS晶體管302的個(gè)數(shù)為1(Γ 05個(gè),所述源極跟隨器PMOS晶體管302的寬長比為5 1000。本實(shí)施例中,所述源極跟隨器PMOS晶體管302的個(gè)數(shù)為100,所述源極跟隨器PMOS晶體管302的寬長比為20。所述源極跟隨器PMOS晶體管302的個(gè)數(shù)較多,寬長比較高,可以在所述源極跟隨器PMOS晶體管302的源極電壓升高時(shí),產(chǎn)生更大的下拉電流,對所述低壓差穩(wěn)壓器301輸出端的電壓信號Vwt產(chǎn)生的下拉效果更明顯,所述電壓信號Vout的電壓過沖量更小。本發(fā)明的其他實(shí)施中,還包括去耦電容,所述去耦電容的第一端接所述低壓差穩(wěn)壓器的輸出端,所述去耦電容的第二端接地。所述去耦電容可部分消除負(fù)載變化對所述低壓差穩(wěn)壓器輸出電壓信號的影響,例如可以減小負(fù)載電流減小時(shí),電壓信號的過沖量。但所述去耦電容通常較小,在本發(fā)明的其他實(shí)施例中,與本發(fā)明的輔助電路配合使用。本發(fā)明的發(fā)明人對現(xiàn)有技術(shù)低壓差穩(wěn)壓器和本發(fā)明的具有輔助電路的低壓差穩(wěn)壓器進(jìn)行了電路仿真,以驗(yàn)證本發(fā)明的效果。請參考圖5,圖1為負(fù)載電流隨時(shí)間的變化曲線,圖1I為現(xiàn)有技術(shù)的低壓差穩(wěn)壓器電路在負(fù)載電流發(fā)生變化時(shí)的電壓信號變化曲線,圖1II為本發(fā)明實(shí)施例的具有輔助電路的低壓差穩(wěn)壓器電路在負(fù)載電流發(fā)生變化時(shí)的電壓信號變化曲線。由圖5可知,當(dāng)負(fù)載電流由20毫安減小到O毫安時(shí),現(xiàn)有技術(shù)的低壓差穩(wěn)壓器電路的電壓信號由1. 8伏過沖到3.1伏,本發(fā)明實(shí)施例的具有輔助電路的電壓差穩(wěn)壓器電路的電壓信號由1. 8伏過沖到2. 5伏。因此,本發(fā)明實(shí)施例的電壓信號的過沖量O. 7伏小于現(xiàn)有技術(shù)低壓差穩(wěn)壓器電路的過沖量1. 3伏,減小了電壓過沖量。本發(fā)明雖然已以較佳實(shí)施例公開如上,但其并不是用來限定本發(fā)明,任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi),都可以利用上述揭示的方法和技術(shù)對本發(fā)明技術(shù)方案做出可能的變動和修改,因此,凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容,依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾,均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,包括:低壓差穩(wěn)壓器,所述低壓差穩(wěn)壓器的輸出端輸出電壓信號;源極跟隨器PMOS晶體管,所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩(wěn)壓器的輸出端,用于在所述電壓信號過沖時(shí),減小電壓過沖量;偏置電路,所述偏置電路的輸出端連接所述源極跟隨器PMOS晶體管的柵極,用于為所述源極跟隨器PMOS 晶體管提供偏置電壓,所述偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近。
2.如權(quán)利要求1所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述偏置電路包括緩沖放大器、第一 PMOS晶體管和第一電流源,所述第一電流源的輸入端連接電源,所述第一電流源的輸出端接所述緩沖放大器的反相輸入端和所述第一 PMOS晶體管的源極;所述第一 PMOS晶體管的柵極接所述緩沖放大器的輸出端,所述第一 PMOS晶體管的漏極接地;所述緩沖放大器的正相輸入端連接所述低壓差穩(wěn)壓器的輸出端,所述緩沖放大器的輸出端輸出所述偏置電壓。
3.如權(quán)利要求2所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的柵極連接所述緩沖放大器的輸出端,所述源極跟隨器PMOS晶體管的漏極接地。
4.如權(quán)利要求3所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的個(gè)數(shù)為1(Γ105個(gè)。
5.如權(quán)利要求4所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的個(gè)數(shù)為100。
6.如權(quán)利要求3所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的寬長比為5 1000。
7.如權(quán)利要求6所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的寬長比為20。
8.如權(quán)利要求1所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述偏置電壓大于所述源極跟隨器PMOS晶體管的閾值電壓。
9.如權(quán)利要求8所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述偏置電壓減去所述源極跟隨器PMOS晶體管的閾值電壓的差值小于20毫伏。
10.如權(quán)利要求1所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述偏置電壓小于所述源極跟隨器PMOS晶體管的閾值電壓。
11.如權(quán)利要求10所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述源極跟隨器PMOS晶體管的閾值電壓減去所述偏置電壓的差值小于50毫伏。
12.如權(quán)利要求2所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述第一PMOS晶體管和所述源極跟隨器PMOS晶體管的寬長比相同,且閾值電壓相同。
13.如權(quán)利要求2所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述偏置電路還包括第一電容,所述第一電容的第一端連接所述緩沖放大器的輸出端,所述第一電容的第二端接地。
14.如權(quán)利要求1所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,還包括去耦電容,所述去耦電容的第一端接所述低壓差穩(wěn)壓器的輸出端,所述去耦電容的第二端接地。
15.如權(quán)利要求2所述的具有輔助電路的低壓差穩(wěn)壓器電路,其特征在于,所述緩沖放大器包括第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第一NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管和第二電流源,所述第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和第五PMOS晶體管的源極接電源;所述第二 PMOS晶體管的柵極連接第三PMOS晶體管的柵極和第三PMOS晶體管的漏極,所述第二 PMOS晶體管的漏極連接所述第一 NMOS晶體管的漏極和第一 NMOS晶體管的柵極;所述第五PMOS晶體管的柵極連接第四PMOS晶體管的柵極和第四PMOS晶體管的漏極,所述第五PMOS晶體管的漏極連接所述第四NMOS晶體管的漏極;所述第二 NMOS晶體管的漏極連接所述第三PMOS晶體管的漏極,所述第三NMOS晶體管的漏極連接所述第四PMOS晶體管的漏極,所述第二 NMOS晶體管的源極和第三NMOS晶體管的源極接所述第二電流源的輸入端;所述第一 NMOS晶體管的柵極連接第四NMOS晶體管的柵極,所述第一 NMOS晶體管的源極、所述第四NMOS晶體管的源極和所述第二電流源的輸出端接地;所述第二 NMOS晶體管的柵極為所述緩沖放大器的反相輸入端,所述第三NMOS晶體管的柵極為所述緩沖放大器的正相輸入端,所述第五PMOS晶體管的漏極和第四NMOS晶體管的漏極為所述緩沖放大器的 輸出端。
全文摘要
一種具有輔助電路的低壓差穩(wěn)壓器電路,包括低壓差穩(wěn)壓器,所述低壓差穩(wěn)壓器的輸出端輸出電壓信號;源極跟隨器PMOS晶體管,所述源極跟隨器PMOS晶體管的源極連接所述低壓差穩(wěn)壓器的輸出端,用于在所述電壓信號過沖時(shí),減小電壓過沖量;偏置電路,所述偏置電路的輸出端連接所述源極跟隨器PMOS晶體管的柵極,用于為所述源極跟隨器PMOS晶體管提供偏置電壓,所述偏置電壓與所述源極跟隨器PMOS晶體管的閾值電壓接近。本發(fā)明的具有輔助電路的低壓差穩(wěn)壓器電路在負(fù)載電流減小時(shí),電壓過沖量小。
文檔編號G05F1/56GK103076831SQ20121055671
公開日2013年5月1日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者徐光磊 申請人:上海宏力半導(dǎo)體制造有限公司