專利名稱：電阻校準電路的制作方法
技術領域：
本發(fā)明涉及集成電路領域，更具體地涉及一種電阻校準電路。
背景技術：
在芯片的制作過程中，由于芯片內(片上)電阻的阻值隨工藝變化較大，通常難以直接制作出具有精確阻值的片上電阻，因此需要另外對芯片內電阻的阻值進行校準。參見圖1，圖1為現(xiàn)有技術的電阻校準電路。如圖所示，現(xiàn)有的電阻校準電路包括帶隙基準電壓產生子電路、穩(wěn)壓器LD0、基準電阻R0、電流鏡像子電路、待校準電阻Rx、比較器CPM及數字算法處理器；帶隙基準電壓產生子電路產生一個準確的帶隙基準電壓VP，且分別將該帶隙基準電壓輸入至比較器CPM的正向輸入端與穩(wěn)壓器LDO的正向輸入端；穩(wěn)壓器LDO的反向輸入端與其輸出端共同連接并連接基準電阻RO的一端，基準電阻RO的另一端接地，穩(wěn)壓器LDO輸出的電壓在基準電阻RO上產生電流IO ;基準電阻RO的一端通過電流鏡像子電路與待校準電阻Rx的一端連接，待校準電阻Rx的另一端接地，且電流鏡像子電路由兩個場效應管組成，其鏡像比例為1，從而通過電流鏡像子電路的鏡像作用使得待校準電阻Rx上流過的電流為Ix，且Ix=IO ;待校準電阻Rx的一端與比較器CPM的反向輸入端連接，使得待校準電阻Rx兩端的電壓即為比較器CPM反向輸入端的輸入電壓VN ;比較器CPM對輸入電壓VP與VN進行比較，并將比較結果輸送至數字算法處理器，數字算法處理器對輸入的比較結果進行計算處理，從而輸出控制信號調節(jié)待校準電阻的阻值，直到比較器CPM的輸入電壓VP與VN相等，也即使得待校準電阻Rx的阻值與基準電阻RO的阻值相等。在上述過程中，當比較器CPM正常工作，其共模輸入電壓(即電壓VP與VN)需要至少有一個在其設定的共模輸入范圍內，從而通過帶隙基準電壓產生子電路與穩(wěn)壓器為比較器CPM提供穩(wěn)定的輸入電壓VP，以保證比較器CPM的正常工作。但是眾所周知地，帶隙基準電壓產生子電路與穩(wěn)壓器LDO結構復雜，所需費用較高(需要耗費較大面積與功耗)，從而使得整個電阻校準電路結構復雜，且開發(fā)成本很高。因此，有必要提供一種改進的結構簡單而又成本低廉的電阻校準電路來克服上述缺陷。

發(fā)明內容
本發(fā)明的目的是提供一種電阻校準電路，該電阻校準電路結構簡單，在工作過程中不需使用帶隙基準電壓產生子電路與穩(wěn)壓器，成本低廉，實用性好。為實現(xiàn)上述目的，本發(fā)明提供一種電阻校準電路，包括基準電阻、待校準電阻、t匕較器及數字算法處理器，所述基準電阻一端與比較器的正向輸入端連接，另一端接地，所述待校準電阻一端與所述比較器的反向輸入端連接，另一端接地，所述比較器的輸出端與所述數字算法處理器的輸入端連接，所述數字算法處理器的輸出端與所述待校準電阻的控制端連接，其中，所述電阻校準電路還包括第一場效應管和第二場效應管組，外部電流通過所述第一場效應管的漏極輸入至所述電阻校準電路，所述第二場效應管組分別與所述第一場效應管的柵極、所述基準電阻的一端及所述待校準電阻的一端連接，所述第二場效應管組將所述第一場效應管上的電流按比例鏡像，并將鏡像后的電流輸送至所述基準電阻與待校準電阻，所述數字算法處理器根據所述比較器的輸出信號輸出控制字至所述第二場效應管組，以調節(jié)所述第二場效應管組的鏡像比例。較佳地，所述電阻校準電路還包括第三場效應管、第四場效應管及第五場效應管，且所述第三場效應管、第四場效應管及第五場效應管的柵極共同連接，其源極均與外部電源連接，所述第三場效應管的漏極及柵極均與所述第二場效應管組的漏極連接，所述第四場效應管的漏極與所述基準電阻的一端連接，所述第五場效應管的漏極與所述待校準電阻的一端連接。較佳地，所述第一場效應管的源極與第二場效應管組的源極均接地，所述第一場效應管的漏極與其柵極連接并連接所述第二場效應管組的柵極。較佳地，所述數字算法處理器與所述第二場效應管組通過總線連接。較佳地，所述第二場效應管組包括多個第二場效應管與多個開關，各個所述第二場效應管的漏極共同連接并與所述第三場效應管的漏極連接，各個所述第二場效應管的源極均接地；一個所述第二場效應管的柵極與所述第一場效應管的柵極連接，其它所述第二場效應管的柵極均通過開關與所述第一場效應管的柵極連接，且所述數字算法處理器輸出的控制字通過所述總線控制各個所述開關的開/關。較佳地，所述總線具有多個控制端，且各個所述總線控制端與對應的各個所述開關的控制端連接，控制對應的所述開關的開/關。與現(xiàn)有技術相比，本發(fā)明的電阻校準電路，由于所述第二場效應管組分別與所述第一場效應管、基準電阻的一端及待校準電阻的一端連接，所述第二場效應管組將所述第一場效應管上的電流按比例鏡像，并將鏡像后的電流輸送至所述基準電阻與待校準電阻，所述數字算法處理器根據所述比較器的輸出信號輸出控制字至所述第二場效應管組，以調節(jié)所述第二場效應管組的鏡像比例；從而所述數字算法處理器通過所述比較器的實時輸出信號而調節(jié)所述第二場效應管組的鏡像比例，即調節(jié)了所述第二場效應管組輸出的鏡像電流；且所述第二場效應管將鏡像后的電流輸送至所述基準電阻與待校準電阻，進而調節(jié)了基準電阻與待校準電阻上的電流值，也即調節(jié)了所述比較器的兩輸入電壓的值，從而當所述比較器的兩輸入電壓值超出其共模輸入范圍時，本發(fā)明的電阻校準電路可實時地將所述比較器的兩輸入電壓值調節(jié)至其共模輸入范圍內，保證電路正常工作，并實現(xiàn)對待校準電阻的校準；且通過本發(fā)明的電阻校準電路，不需要使用帶隙基準電壓產生子電路與穩(wěn)壓器即可正常對待校準電阻進行校準，簡化了電路結構，降低了生產成本，提高了電阻校準電路的實用性。通過以下的描述并結合附圖，本發(fā)明將變得更加清晰，這些附圖用于解釋本發(fā)明。


圖1為現(xiàn)有技術的電阻校準電路的結構圖。圖2為本發(fā)明的電阻校準電路的結構圖。圖3為本發(fā)明第二場效應管組的結構示意圖。
具體實施例方式現(xiàn)在參考附圖描述本發(fā)明的實施例，附圖中類似的元件標號代表類似的元件。如上所述，本發(fā)明提供了一種電阻校準電路，該電阻校準電路結構簡單，在工作過程中不需使用帶隙基準電壓產生子電路與穩(wěn)壓器，成本低廉，實用性好。請參考圖2，圖2為本發(fā)明的電阻校準電路的結構圖。如圖所示，本發(fā)明的電阻校準電路包括基準電阻R1、待校準電阻R2、比較器CPM、數字算法處理器、第一場效應管Ml及第二場效應管組M2 ;外部電流I通過所述第一場效應管Ml的漏極輸入至所述電阻校準電路，且外部電流I 一般存在比較大的誤差，其誤差范圍可達20%-25% ;所述第一場效應管Ml的漏極與其基極共同連接且與所述第二場效應管組M2連接，所述第一場效應管Ml的源極接地；所述第二場效應管組M2還分別與所述基準電阻Rl的一端及待校準電阻R2的一端連接，所述第二場效應管組M2將所述第一場效應管Ml上的電流I按比例鏡像，得到鏡像后的電流II，并將鏡像后的電流Il輸送至所述基準電阻Rl與待校準電阻R2 ;所述基準電阻Rl一端與比較器CPM的正向輸入端連接，另一端接地，所述待校準電阻R2 —端與所述比較器CPM的反向輸入端連接，另一端接地；從而所述基準電阻Rl兩端的電壓即為所述比較器CPM正向輸入端的電壓VP，所述待校準電阻R2兩端的電壓即為所述比較器CPM反向輸入端的電壓VN ;所述比較器CPM的輸出端與所述數字算法處理器的輸入端連接，所述數字算法處理器的輸出端與所述待校準電阻R2的控制端連接；另外，明顯地，由于外部電流I存在較大的誤差，有可能導致電壓VP與VN的值超出所述比較器CPM的共模輸入范圍，而導致所述比較器CPM不能正常工作；所述數字算法處理器通過總線L與所述第二場效應管組M2連接，從而當電壓Vp與VN的值超出所述比較器CPM的共模輸入范圍時，所述數字算法處理器根據所述比較器CPM輸出的比較結果而輸出控制字至所述第二場效應管組M2，以調節(jié)所述第二場效應管組M2的鏡像比例，從而調節(jié)電壓VP與VN落入所述比較器CPM的共模輸入范圍，以使所述比較器CPM可正常工作，從而整個電阻校準電路可調節(jié)校準所述待校準電阻R2的阻值。在本發(fā)明中，所述數字算法處理器根據所述比較器CPM輸出的比較結果而相應所述基準電阻Rl調節(jié)所述待校準電阻R2的阻值的原理及具體電路結構均為本領域技術人員所熟知，在此不再詳細描述。具體地，請再結合參考圖3，本發(fā)明的所述電阻校準電路還包括第三場效應管M3、第四場效應管M4及第五場效應管M5，且所述第二場效應管組M2通過所述第三場效應管M3、第四場效應管M4及第五場效應管M5而分別與所述基準電阻Rl及待校準電阻R2連接。其中，所述第三場效應管M3的漏極與其柵極共同連接，并與所述第二場效應管組M2連接，且所述第三場效應管M3、第四場效應管M4及第五場效應管M5的柵極均共同連接，所述第三場效應管M3、第四場效應管M4及第五場效應管M5的源極均與外部電源連接；另外，所述第四場效應管M4的漏極與所述基準電阻Rl的一端連接，為所述基準電阻Rl提供電流II，即所述比較器CPM的正向輸入電壓VP=R1*I1，所述第五場效應管M5的漏極與所述待校準電阻R2的一端連接，為所述待校準電阻R2提供電流12，即所述比較器CPM的反向輸入電壓VN=R2*I2。在本發(fā)明的優(yōu) 選實施方式中，所述第二場效應管組M2包括多個第二場效應管皿20、] 21、]\122...]\1211及多個開關1(1、1(2丨1(11，其中，各個所述第二場效應管M20、M21、M22...M2n的漏極共同連接并與所述第三場效應管M3的漏極連接，各個所述第二場效應管M20、M21、M22…M2n的源極均接地；一個所述第二場效應管M20的柵極與所述第一場效應管Ml的柵極連接，其它第二場效應管M21、M22...M2n的柵極與第一場效應管Ml的柵極通過相應的開關K1、K2…Kn連接，具體地為，第二場效應管M21的柵極與開關Kl的一端連接，開關Kl的另一端與所述第一場效應管Ml的柵極連接，第二場效應管M22的柵極與開關K2的一端連接，開關K2的另一端與所述第一場效應管Ml的柵極連接，類似地，第二場效應管M2n的柵極與開關Kn的一端連接，開關Kn的另一端與所述第一場效應管Ml的柵極連接(見圖
3);且各個所述開關K1、K2…Kn的控制端與所述總線L的各個控制端L1、!^"Ln連接，具體地為，所述開關Kl的控制端與總線控制端LI連接，所述開關Κ2的控制端與總線控制端L2連接，類似地，所述開關Kn的控制端與總線控制端Ln連接；從而所述數字算法處理器根據其輸入的比較結果而輸出的控制字通過各個總線控制端L1、L2…Ln控制各個所述開關Κ1、Κ2...Κη的控制端的開合，也即是控制各個所述開關Κ1、Κ2...Κη的開/關，以調節(jié)所述第二場效應管組M2的鏡像比例，也即調節(jié)所述電流Il與12的值，進而調節(jié)電壓VP與VN，使之處于所述比較器CPM的共模輸入范圍。另外，圖2中各箭頭所示方向為對應電流的流向。
眾所周知地，所使用的比較器CPM為P型比較器，且當比較器CPM因輸入節(jié)電壓VP與VN不在其共模輸入范圍而導致其不能正常工作時，電壓VP與VN的值只可能大于比較器CPM的共模輸入范圍的上限值；相應地，所使用的比較器CPM為N型比較器，且當比較器CPM因輸入節(jié)電壓VP與VN不在其共模輸入范圍而導致其不能正常工作時，電壓VP與VN的值只可能小于比較器CPM的共模輸入范圍的下限值。因此，在本發(fā)明中，所述數字算法處理器對第二場效應管組M2的鏡像比例的調節(jié)只能向一個方向調節(jié)，即在原有基礎上經一次或多次調高或者在原有基礎上經一次或多次調低而使電壓VP與VN的值處于CPM的共模輸入范圍內，而在具體使用中所述第二場 效應管組M2的鏡像比例的調節(jié)方向則可根據所使用的比較器CPM來確定。下面結合圖2與圖3描述本發(fā)明電阻校準電路對P型比較器CPM輸入電壓VP與VN進行調節(jié)的工作原理。當所述比較器CPM比較兩輸入電壓VP與VN的值均處于其共模輸入范圍之外時，比較器CPM輸出端輸出的信號將不翻轉，所述數字算法處理器根據該比較器CPM輸出的信號而輸出控制字，所述控制字通過總線控制端L1、L2…Ln而控制第二場效應管組M2的開關Κ1、Κ2…Kn中一個或多個斷開，從而調小所述第二場效應管組M2的鏡像比例，也即減小電流Il與12的值，進而減小電壓VP與VN的值，即完成一次調節(jié)過程；而后，比較器CPM繼續(xù)對經過調節(jié)后的電壓VP與VN進行比較，并重復上述過程，直到電壓VP與VN的值進入所述比較器CPM的共模輸入范圍之內，此時所述比較器CPM可正常工作，其輸出信號將進行翻轉，所述數字算法處理器則接收到此信號后，輸出的控制字使各總線控制端L1、L2…Ln保持不動作，從而維持整個電阻校準電路中的電流電壓值均可正常工作，即實現(xiàn)對所述待校準電阻R2的校準。當所述比較器CPM為N型比較器時，對其兩輸入電壓VP與VN的調節(jié)原理與P型比較器類似，在此不再重復描述以上結合最佳實施例對本發(fā)明進行了描述，但本發(fā)明并不局限于以上揭示的實施例，而應當涵蓋各種根據本發(fā)明的本質進行的修改、等效組合。
權利要求
1.一種電阻校準電路，包括基準電阻、待校準電阻、比較器及數字算法處理器，所述基準電阻一端與比較器的正向輸入端連接，另一端接地，所述待校準電阻一端與所述比較器的反向輸入端連接，另一端接地，所述比較器的輸出端與所述數字算法處理器的輸入端連接，所述數字算法處理器的輸出端與所述待校準電阻的控制端連接，其特征在于，還包括第一場效應管和第二場效應管組，外部電流通過所述第一場效應管的漏極輸入至所述電阻校準電路，所述第二場效應管組分別與所述第一場效應管的柵極、基準電阻的一端及待校準電阻的一端連接，所述第二場效應管組將所述第一場效應管上的電流按比例鏡像，并將鏡像后的電流輸送至所述基準電阻與待校準電阻，所述數字算法處理器根據所述比較器的輸出信號輸出控制字至所述第二場效應管組，以調節(jié)所述第二場效應管組的鏡像比例。
2.如權利要求1所述的電阻校準電路，其特征在于，還包括第三場效應管、第四場效應管及第五場效應管，且所述第三場效應管、第四場效應管及第五場效應管的柵極共同連接，其源極均與外部電源連接，所述第三場效應管的漏極及柵極均與所述第二場效應管組的漏極連接，所述第四場效應管的漏極與所述基準電阻的一端連接，所述第五場效應管的漏極與所述待校準電阻的一端連接。
3.如權利要求2所述的電阻校準電路，其特征在于，所述第一場效應管的源極與第二場效應管組的源極均接地，所述第一場效應管的漏極與其柵極連接并連接所述第二場效應管組的柵極。
4.如權利要求3所述的電阻校準電路，其特征在于，所述數字算法處理器與所述第二場效應管組通過總線連接。
5.如權利要求4所述的電阻校準電路，其特征在于，所述第二場效應管組包括多個第二場效應管與多個開關，各個所述第二場效應管的漏極共同連接并與所述第三場效應管的漏極連接，各個所述第二場效應管的源極均接地；一個所述第二場效應管的柵極與所述第一場效應管的柵極連接，其它第二場效應管的柵極均通過開關與所述第一場效應管的柵極連接，且所述數字算法處理器輸出的控制字通過所述總線控制各個所述開關的開/關。
6.如權利要求5 所述的電阻校準電路，其特征在于，所述總線具有多個控制端，且各個所述總線控制端與對應的各個所述開關的控制端連接，控制相應開關的開/關。
全文摘要
本發(fā)明公開了一種電阻校準電路，包括基準電阻、待校準電阻、比較器及數字算法處理器，基準電阻一端與比較器的正向輸入端連接，另一端接地，待校準電阻一端與比較器的反向輸入端連接，另一端接地，比較器的輸出端與數字算法處理器的輸入端連接，數字算法處理器與待校準電阻連接，還包括第一場效應管和第二場效應管組，外部電流通過第一場效應管的漏極輸入，第二場效應管組分別與第一場效應管、基準電阻的一端及待校準電阻的一端連接，且將第一場效應管上的電流按比例鏡像，并將鏡像后的電流輸送至基準電阻與待校準電阻，數字算法處理器根據比較器的輸出信號輸出控制字至第二場效應管組，調節(jié)第二場效應管組的鏡像比例。本發(fā)明的電阻校準電路結構簡單，在工作過程中不需使用帶隙基準電壓產生電路與穩(wěn)壓器，成本低廉，實用性好。
文檔編號G05F1/56GK103076834SQ20121058408
公開日2013年5月1日 申請日期2012年12月28日 優(yōu)先權日2012年12月28日
發(fā)明者張子澈 申請人:四川和芯微電子股份有限公司