專利名稱：一種通用光柵信號處理系統(tǒng)的制作方法
技術領域：
本實用新型涉及ー種通用光柵信號處理系統(tǒng)，適用于常用光柵傳感器輸出信號的通用性處理。
背景技術：
光柵是現(xiàn)代精密測量中得到廣泛應用的位移傳感器，具有精度高、測量范圍大等特點。現(xiàn)有的光柵傳感器輸出信號一般有兩種形式，ー種是相位相差90°的兩路方波信號，另ー種是相位依次相差90°的四路正弦信號?，F(xiàn)有的光柵信號處理裝置均只針對其中ー種形式的信號進行處理，不具有通用性。中國專利文獻200620028130. 7公開的ー種屬于伺服控制技術領域的光柵編碼器反饋信號計數(shù)裝置，包括數(shù)字信號處理器，可編程邏輯器件，微控制器。數(shù)字信號處理器內 計數(shù)器對光柵編碼器輸出的脈沖進行計數(shù)，通過可編程邏輯器件內部電路的控制，數(shù)字信號處理器將計數(shù)值傳輸給微控制器。利用數(shù)字信號處理器對光柵編碼器進行計數(shù)，主要用于伺服系統(tǒng)的高精度控制。這種方法采用DSP芯片作為計數(shù)單元，僅可處理方波形式的光柵信號，不具有通用性。而且系統(tǒng)對于光柵信號不具有細分和辨向功能，對光柵傳感器本身分辨率依賴性過大，且僅有一路光柵輸入通道。該光柵編碼器反饋信號計數(shù)裝置將脈沖計數(shù)結果傳輸給微控制器，進行伺服控制，不具備計數(shù)結果輸出的功能。

實用新型內容本實用新型的目的在于克服現(xiàn)有的光柵信號處理裝置不具通用性的缺點，將輸入光柵信號進行四倍頻細分辨向和可逆計數(shù)，提高光柵脈沖的分辨率，實現(xiàn)基于光柵傳感器的位移或角度測量。為了實現(xiàn)上述目的，本實用新型采取了如下技術方案設計ー種通用光柵信號處理系統(tǒng)，包括光柵信號接ロ、電源模塊、放大整形電路、FPGA模塊、DSP模塊、ISA接ロ模塊、串ロ模塊構成；用于接收三路光柵信號的光柵信號接ロ連接至光柵位移傳感器的輸出端，再與將輸入信號做放大整形處理的放大整形電路連接，放大整形電路的輸出端與做四倍頻變相細分的處理的FPGA模塊相連，F(xiàn)PGA模塊再與可以做數(shù)據(jù)轉換和處理的DSP模塊的數(shù)據(jù)總線連接，DSP模塊SCIA接ロ與串ロ模塊相連，同時FPGA模塊還與ISA接ロ相連。所述的放大整形電路一共有三路，每路采用兩塊0P467芯片；前一塊芯片構成差分放大器，后一塊芯片構成電壓比較器；相位差為180°的光柵信號從差分放大器的同相端和反相端接入，從輸出端輸出之后與電壓比較器的通向輸入端連接，電壓比較器的輸出端直接與FPGA相連。所述的FPGA模塊采用EP1C3T144芯片，實現(xiàn)四倍頻辨向細分，F(xiàn)AGA與ISA接ロ模塊以及DSP數(shù)據(jù)總線相連，實現(xiàn)數(shù)據(jù)傳輸。所述的DSP模塊采用TMS320F2812芯片，其SCIA接ロ與使用MAX3232芯片構成的串ロ模塊連接實現(xiàn)與計算機通信。其中，光柵信號接ロ可以接入三路光柵信號進行處理，可以滿足坐標測量的要求；放大整形電路采用基本運放和電壓比較器實現(xiàn)功能，將正弦波和方波統(tǒng)ー為方波，實現(xiàn)了初歩的通用性處理；FPGA內部通過邏輯電路實現(xiàn)光柵信號的四倍頻細分、辨向以及計數(shù)功能，使用鎖存器鎖存三路信號處理結果，并且設計有地址譯碼器；其中，DSP模塊控制FPGA內部的鎖存器選通和可逆計數(shù)器的清零，同時通過數(shù)據(jù)總線與FAGA相連讀取處理結果；ISA接ロ模塊通過FPGA內部地址譯碼器與鎖存器輸出連接，再連接到上位機；串ロ模塊與DSP相連，可以將處理后的數(shù)據(jù)通過串ロ通信方式傳輸?shù)缴衔粰C。本實用新型專利接入的光柵傳感器信號為相位差為90°的四路方波信號或者正弦波信號，經過差分放大以及比較器整形電路之后統(tǒng)ー輸出為方波變成相位差為90°的兩路方波信號，直接輸入FPGA內部的數(shù)字電路實現(xiàn)四 頻細分以及可逆計數(shù)、計數(shù)結果鎖存。本實用新型具有響應速度快、讀取數(shù)據(jù)方式靈活、對光柵輸出信號依賴性小等優(yōu)點。無論輸入正弦還是方波的光柵信號，該系統(tǒng)均能實現(xiàn)辨向細分和可逆計數(shù)功能，并且可以ISA接口和串行通信兩種方式向上位機發(fā)送光柵位移或角度數(shù)據(jù)。經實測結果證明本實用新型能適用于多種光柵，輸出結果穩(wěn)定可靠，在保證一定精度的同時實現(xiàn)了測量功能。

圖I為本系統(tǒng)的組成原理框圖；圖2為本系統(tǒng)中放大整形電路原理圖；圖3為本系統(tǒng)中辨向細分模塊連接圖；圖4為本系統(tǒng)中計數(shù)器與鎖存器設計原理圖；圖5為本系統(tǒng)中DSP和FPGA連接電路圖；圖6為本系統(tǒng)中ISA接ロ電路原理具體實施方式
以下結合附圖對本實用新型進行詳細說明信號采集系統(tǒng)采用エ業(yè)ISA插ロ與計算機連接，安裝在計算機的主機箱內。配備有3個光柵信號接ロ，每路輸入光柵的相位差為90°的四路信號和兩路清零信號。采用放大整形模塊將光柵輸入信號進行初步處理，再通過FPGA以及DSP處理后通過串ロ與上位機進行數(shù)據(jù)傳輸。系統(tǒng)電源通過ISA接ロ 5提供，通過電源轉換模塊7轉換后給FPGA以及DSP供電。本系統(tǒng)內的FPGA可以將光柵信號進行四倍頻細分。整個系統(tǒng)的框圖如圖I所示。整個系統(tǒng)由放大整形電路、FPGA單元以及DSP芯片構成。放大整形電路由放大器和比較器構成。正弦或者方波的光柵信號經過放大器和比較器之后輸出的是TTL電平的方波。再經過FPGA四倍頻細分、辨向以及可逆計數(shù)，可得到光柵尺的位移。位移數(shù)據(jù)可以直接由ISA總線讀入上位機，也可以通過數(shù)據(jù)總線將計數(shù)結果傳輸給DSP，由DSP處理之后通過串ロ把數(shù)據(jù)傳入上位機。放大整形電路電路原理圖如圖2所示，光柵信號的四路相位差為90°的信號A、B、-A、-B經接ロ輸入。A和-A經過放大器差分放大，輸出信號為A2。A2再輸入零位比較器的反相端，輸出幅值為5V的方波信號Al。同理，B和-B最后輸出方波信號B2。無論光柵輸出何種信號，經過該部分電路之后信號均被轉化為TTL電平，可以直接由FPGA模塊進行處理。[0020]辨向細分模塊在FPGA內部設計的辨向細分模塊主要實現(xiàn)的功能為四倍頻細分辨向輸出，該部分邊路如圖3所示。輸入信號為經過放大整形之后的一路光柵的Al、BI信號以及時鐘信號CLK，輸出信號為P和Q。P信號是輸入光柵的四倍頻，作為可逆計數(shù)器的時鐘信號；Q信號是辨向信號，當Al超前于BI (即光柵正向移動)時Q = 1，當BI超前于Al (即光柵反向移動)時Q = 0，Q信號作為可逆計數(shù)器的UP/DOWN信號，來控制計數(shù)器加計數(shù)還是減計數(shù)。計數(shù)鎖存電路計數(shù)器和鎖存器設計連接如圖4所示。三路光柵的Al、BI信號分別與辨向細分模塊相連接，輸出的Q信號與可逆計數(shù)器的UP/D0WN輸入端相連，輸出的P信號與可逆計數(shù)器的時鐘輸入相連。三路光柵信號的計數(shù)器結果由總線鎖存器鎖存，由DSP模塊輸出選通信號來選通輸出。DSP與FPGA的連接處理器型號為TMS320F2812。CPU通過外加電源轉換芯片、時鐘芯片、SRAM存儲器，以及復位電路組成DSP系統(tǒng)；通過其各端ロ的輸入輸出信號控制其它各電路工作。主要用于實現(xiàn)兩個功能=FPGA內部的鎖存器選通以及計數(shù)結果的轉換和發(fā)送。如圖5所示，DSP的IOAO到I0A3分別與總線鎖存器的SEL0、SEL1和FPGA內部的計數(shù) 器的清零端CLR相連，SELO和SELl用來控制總線鎖存器的三路選通輸出，CLR用來使可逆計數(shù)器清零。DSP的數(shù)據(jù)總線DO D15與FPGA之間使用三態(tài)門連接，I0A4腳與三態(tài)門選通輸入G相連，來控制三態(tài)門的選通，控制數(shù)據(jù)線掛起或者放下。數(shù)據(jù)線掛起時，通過SELO和SELl選擇相應的光柵信號計數(shù)結果輸出到數(shù)據(jù)線，DSP內部掃描數(shù)據(jù)總線得到計數(shù)結果之后經過數(shù)據(jù)轉換，再通過串ロ把數(shù)據(jù)發(fā)送給上位機。串行總線接ロ電路由RS232C與TTL電平轉換芯片與CPU連接組成。TTL電平轉換芯片采用MAX232。芯片的發(fā)送數(shù)據(jù)引腳和接收數(shù)據(jù)引腳分別與CPU的串行數(shù)據(jù)發(fā)送引腳和串行數(shù)據(jù)接收引腳相連，CPU控制將數(shù)據(jù)從存儲器中讀出，送入電平轉換芯片，電平轉換芯片將數(shù)據(jù)轉換為RS-232C信號，上傳給PC機。ISA接ロ電路如圖6所示，ISA接ロ的數(shù)據(jù)線DDO DD7與FPGA內部的八位鎖存器輸出端相連；地址線AO A9與FPGA內部的譯碼器相連，通過地址譯碼來選擇各路光柵信號的計數(shù)結果的高八位和低八位依次輸出。IOR和IOW信號用來控制ISA接ロ電路的讀與。電源模塊電源模塊主要實現(xiàn)的是系統(tǒng)各模塊的電平轉換。采用的是AMS1117系列芯片，基本輸入電平±5V均由ISA接ロ接入，輸出為1.5V、1.8V以及3. 3V，給FPGA以及DSP等芯片供電。
權利要求1.ー種通用光柵信號處理系統(tǒng)，其特征在于其包括光柵信號接ロ、電源模塊、放大整形電路、FPGA模塊、DSP模塊、ISA接ロ模塊、串ロ模塊；用于接收三路光柵信號的光柵信號接ロ連接至光柵位移傳感器的輸出端，再與將輸入信號做放大整形處理的放大整形電路連接，放大整形電路的輸出端與做四倍頻變相細分的處理的FPGA模塊相連，F(xiàn)PGA模塊再與可以做數(shù)據(jù)轉換和處理的DSP模塊的數(shù)據(jù)總線連接，DSP模塊SCIA接ロ與串ロ模塊相連，同時FPGA模塊還與ISA接ロ相連。
2.根據(jù)權利要求I所述的ー種通用光柵信號處理系統(tǒng)，其特征在于所述的放大整形電路一共有三路，每路采用兩塊0P467芯片；構成差分放大器前一塊芯片與構成電壓比較器的后一塊芯片相連。
3.根據(jù)權利要求I所述的ー種通用光柵信號處理系統(tǒng)，其特征在于所述的實現(xiàn)四倍頻辨向細分的FPGA模塊采用EP1C3T144芯片。
4.根據(jù)權利要求I所述的ー種通用光柵信號處理系統(tǒng)，其特征在于所述的DSP模塊采用TMS320F2812芯片，其SCIA接ロ與使用MAX3232芯片構成的串ロ模塊連接實現(xiàn)與計算機通信。
專利摘要一種通用光柵信號處理系統(tǒng)，屬于于常用光柵傳感器輸出信號的通用性處理領域。用于接收三路光柵信號的光柵信號接口連接至光柵位移傳感器的輸出端，再與將輸入信號做放大整形處理的放大整形電路連接，放大整形電路的輸出端與做四倍頻變相細分的處理的FPGA模塊相連，F(xiàn)PGA模塊再與可以做數(shù)據(jù)轉換和處理的DSP模塊的數(shù)據(jù)總線連接，DSP模塊SCIA接口與串口模塊相連，同時FPGA模塊還與ISA接口相連。本實用新型具有響應速度快、讀取數(shù)據(jù)方式靈活、對光柵輸出信號依賴性小等優(yōu)點。無論輸入正弦還是方波的光柵信號，該系統(tǒng)均能實現(xiàn)辨向細分和可逆計數(shù)功能，并且可以ISA接口和串行通信兩種方式向上位機發(fā)送光柵位移或角度數(shù)據(jù)。
文檔編號G05B19/04GK202548568SQ20122002237
公開日2012年11月21日 申請日期2012年1月17日 優(yōu)先權日2012年1月17日
發(fā)明者石照耀, 鄭智偉, 陳洪芳 申請人:北京工業(yè)大學