專利名稱：恒定電流源的制作方法
技術領域：
本實用新型涉及一種恒定電流源，特別是涉及一種具有電流鏡的恒定電流源。
背景技術：
恒流源電路就是要能夠提供一個穩(wěn)定的電流以保證其它電路穩(wěn)定工作的基礎。即要求恒流源電路輸出恒定電流，因此作為輸出級的器件應該是具有飽和輸出電流的伏安特性。這可以采用工作于輸出電流飽和狀態(tài)的BJT(雙極結型晶體管)或者M0SFET(金屬氧化物半導體場效應晶體管)來實現。圖I所示為一種基本恒流源電路，其中包括一電流鏡，其中所述電流鏡包括NMOS·管Ml (N型金屬氧化物半導體場效應晶體管)和NMOS管M2，所述恒流源電路中還包括PMOS管Pl (P型金屬氧化物半導體場效應晶體管)和PMOS管P2。所述NMOS管Ml的漏極接收參考電流Ir，所述NMOS管M2輸出電流Ib，由于所述NMOS管Ml和NMOS管M2構成電流鏡，而且所述NMOS管Ml和NMOS管M2的長寬比相同所以輸出電流Ib和參考電流Ir的大小相同。而所述PMOS管Pl接收所述輸出電流Ib，所述PMOS管P2輸出電流Io至負載，而且所述PMOS管P2的長寬比和PMOS管Pl的長寬比的比值為n，所述n大于等于1，所以同樣根據電流鏡的鏡射原理，所述Io與Ib的比值與所述比值n相同，即Io的至為n倍的Ib的值，所以輸出至負載的電流Io的值應為n倍的Ib的值。但是根據晶體管飽和狀態(tài)的I-V公式I = K (Vgs-Vt)2 (1+AVds)，可以發(fā)現這種結構有以下兩點缺陷I、由于負載的變化而引起所述基本恒流源電路輸出的Vout電壓的變化，使得PMOS管P2的源端的VCC電壓和漏端的Vout電壓的差值，即Vds，產生了較大變化。例如，當VCC = 2. 7V并且Ir = ImA時，而且n = 8，此時根據鏡射原理，Io的理想值應為8mA。但是當負載的阻值R = 100歐姆時,Vout = IoXR = 8X 100 = 0. 8V,因而Vds =VCC-Vout = 2. 7V-0. 8V = I. 9V，而當負載的阻值 R = 200 歐姆時，Vout = 8X200 = I. 6V,所以Vds = VCC-Vout = 2. 7V-1. 6V = I. IV。所以可見在這兩種不同負載的阻值的情況下，Vds的值不同，而且根據晶體管飽和狀態(tài)的I-V公式，可以發(fā)現這兩種情況下，實際輸入至所述負載的電流Io完全偏離理想值，所以輸出至負載的電流Io隨負載的阻值變化而變化。2、另外一種情況是負載的阻值不變而VCC變化時，如上所述，例如當VCC = 2. 7V,Ir = ImA并且n = 8時，Io的理想值為8mA，當負載的阻值R = 100歐姆時，Vout = IoXR=8X100 = 0. 8V，所以 Vds = VCC-Vout = 2. 7V-0. 8V = I. 9V，而當 VCC 改變?yōu)?4V 時，Vds=VCC-Vout = 4V-0. 8V = 3. 2V，所以在兩種不同VCC的情況下，因為PMOS管P2的Vds不同而使得實際注入負載的電流Io偏離理想值，所以輸出電流Io隨VCC的變化而變化。以上兩個缺點的使恒流源電路輸出的電流可控性較差，特別是在低壓差時候，輸出電流的值和設計目標的輸出電流的值差異更大。
實用新型內容本實用新型要解決的技術問題是為了克服現有技術的恒流源電路中輸出的電流可控性較差的缺陷，提供一種恒定電流源，通過維持所述恒定電流源的輸出端的電壓，從而使得輸出電流保持穩(wěn)定于一個固定值。本實用新型是通過下述技術方案來解決上述技術問題的本實用新型提供了一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端、一第一電流輸出端和一第二電流輸出端；其特點是所述恒定電流源還包括一電流維持單元,其中所述電流維持單元包括一
第一晶體管、一第二晶體管、一第三晶體管和一第四晶體管；其中所述第一晶體管和第三晶體管的導電通路依次串接于所述第一電流輸出端和一第一參考電勢端子之間，所述第二晶體管和第四晶體管的導電通路依次串接于所述第二電流輸出端和所述第一參考電勢端子之間；所述第一晶體管的柵極和第二晶體管的柵極與所述第一電流輸出端電連接，所述第三晶體管的柵極和第四晶體管的柵極與所述第二電流輸出端電連接；所述第二晶體管的漏極還與一外部負載電連接。較佳地，所述第一電流鏡包括一第五晶體管、一第六晶體管和一第七晶體管，其中所述第五晶體管的導電通路串接于所述電流輸入端和一第二參考電勢端子之間，所述第五晶體管的柵極和漏極電連接，所述第六晶體管的導電通路串接于所述第一電流輸出端和所述第二參考電勢端子之間，所述第七晶體管的導電通路串接于所述第二電流輸出端和所述第二參考電勢端子之間，所述第六晶體管的柵極和第七晶體管的柵極與所述第五晶體管的柵極電連接。較佳地，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管均為MOSFET管。較佳地，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管均為PMOS管，所述第五晶體管、第六晶體管和第七晶體管均為NMOS管。較佳地，所述第一參考電勢端子具有一恒定電壓。較佳地，所述第二參考電勢端子接地。較佳地，所述第五晶體管、第六晶體管和第七晶體管的長寬比均相同。較佳地，第三晶體管和第四晶體管的長寬比相同。較佳地，所述第一晶體管的長寬比與第二晶體管的長寬比的比值大于等于I。本實用新型還提供了一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端和一電流輸出端；其特點是所述恒定電流源還包括一電流維持單元,其中所述電流維持單元包括一
第一晶體管、一第二晶體管、一第三晶體管和一第四晶體管；其中所述第一晶體管和第三晶體管的導電通路依次串接于所述電流輸出端和一第一參考電勢端子之間，所述第二晶體管和第四晶體管的導電通路依次串接于一外部負載和所述第一參考電勢端子之間；所述第一晶體管的柵極和第二晶體管的柵極與一第二參考電勢端子電連接，所述第三晶體管的柵極和第四晶體管的柵極與一第三參考電勢端子電連接。[0028]較佳地，所述第一電流鏡包括一第五晶體管和一第六晶體管，其中所述第五晶體管的導電通路串接于所述電流輸入端和一第四參考電勢端子之間，所述第五晶體管的柵極和漏極電連接，所述第六晶體管的導電通路串接于所述電流輸出端和所述第四參考電勢端子之間，所述第六晶體管的柵極與所述第五晶體管的柵極電連接。較佳地，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管均為MOSFET管。較佳地，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管均為PMOS管，所述第五晶體管和第六晶體管均為NMOS管。較佳地，所述第一參考電勢端子、第二參考電勢端子和第三參考電勢端子分別具有一-〖亙定電壓。較佳地，所述第四參考電勢端子接地。較佳地，所述第五晶體管和第六晶體管的長寬比相同。較佳地，第三晶體管長寬比和第四晶體管的長寬比的比值與所述第一晶體管的長寬比與第二晶體管的長寬比的比值相同。較佳地，所述第一晶體管的長寬比和第二晶體管的長寬比的比值大于等于I。本實用新型的積極進步效果在于本實用新型的恒定電流源通過電流維持單元，維持電流源輸出電流端的電壓，從而使得恒定電流源輸出的電流不在受到負載的阻值的影響，從而穩(wěn)定了恒定電流源輸出的電流的大小。

圖I為現有技術的基本恒流源電路的結構示意圖。圖2為本實用新型的恒定電流源的第一實施例的結構示意圖。圖3為本實用新型的恒定電流源的第二實施例的結構示意圖。
具體實施方式
以下結合附圖給出本實用新型較佳實施例，以詳細說明本實用新型的技術方案。第一實施例如圖2所示，本實施例的恒定電流源包括一第一電流鏡I和一電流維持單元2，所述第一電流鏡I用于輸出一固定電流。本實施例中所述第一電流鏡I中包括一第五晶體管麗I、一第六晶體管麗2和一第七晶體管麗3。所述第五晶體管麗I、第六晶體管麗2和第七晶體管MN3均為NMOS管。其中所述第五晶體管MNl的源極和一第二參考電勢端子V2連接，本實施例中由于所述第二參考電勢端子接地，所以第二參考電勢端子V2上的電勢為零。本實施例中所述第五晶體管MNl的漏極與一電流輸入端IN電連接，其中所述第五晶體管MNl柵極和漏極電連接。所述第六晶體管麗2的源極連接于第一電流鏡I的一第一電流輸出端A，所述第六晶體管MN2的漏極與所述第二參考電勢端子V2連接。所述第七晶體管MN3的源極連接于第一電流鏡I的一第二電流輸出端B，所述第七晶體管麗3的漏極與所述第二參考電勢端子V2連接。所述第六晶體管MN2的柵極和第七晶體管MN3的柵極均與所述第五晶體管麗I的柵極電連接。本實施例中所述第五晶體管麗I、第六晶體管麗2和第七晶體管麗3的長寬比均相同，而且由于第五晶體管MN1、第六晶體管MN2和第七晶體管MN3均工作與飽和區(qū)，所以根據飽和區(qū)電流公式和電流鏡原理，所述第一電流輸出端A和第二電流輸出端B輸出的電流與電流輸入端IN接收的參考電流的大小相同。本實施例中可以通過調節(jié)所述第五晶體管麗I、第六晶體管麗2和第七晶體管麗3的長寬比之間的比例，從而調節(jié)所述第一電流輸出端A和第二電流輸出端B輸出的電流與電流輸入端接收的參考電流之間的比例關系。此外本實施例中所述第一電流鏡I還可以采用其他種類的電流鏡結構來實現。
本實施例中所述電流維持單元2包括一第一晶體管MP1、一第二晶體管MP2、一第三晶體管MP3和一第四晶體管MP4。所述第一晶體管MPl、第二晶體管MP2、第三晶體管MP3和第四晶體管MP4均為PMOS管。本實施例中所述第一參考電勢端子Vl和第一晶體管MPl的源極連接，本實施例中所述第一參考電勢端子Vl與具有正向恒壓的一電源連接，所以所述第一參考電勢端子Vl上具有一恒定正電壓。所述第一晶體管MPl的漏極和所述第三晶體管MP3的源極連接，所述第三晶體管MP3的漏極和所述第一電流鏡I的第一電流輸出端A電連接；即當所述第一晶體管MPl和所述第三晶體管MP3導通時，在所述第一參考電勢端子Vl和所述第一電流輸出端A構成一導通的導電通路。所述第一參考電勢端子Vl還與第二晶體管MP2的源極連接，所述第二晶體管MP2的漏極和所述第四晶體管MP4的源極連接，所述第四晶體管MP4的漏極和所述第一電流鏡I的第二電流輸出端B電連接；即當所述第二晶體管MP2和所述第四晶體管MP4導通時，在所述第一參考電勢端子Vl和所述第二電流輸出端B構成一導通的導電通路。所述第一晶體管MPl的柵極和第二晶體管MP2的柵極與所述第一電流輸出端A電連接，所述第三晶體管MP3的柵極和第四晶體管MP4的柵極與所述第二電流輸出端B電連接；所述第二晶體管MP2的漏極還與一外部負載電連接，從而為外部負載提供一固定的電流。其中本實施例中所述第三晶體管MP3和第四晶體管MP4的長寬比相同，同樣所述第一晶體管MPl的長寬比與第二晶體管MP2的長寬比的比值為N，其中NS I。其中所述第三晶體管MP3和第四晶體管MP4，以及所述第一晶體管MPl和第二晶體管MP2分別構成的電流鏡電路。本實施例的恒定電流源的工作原理如下所述第一電流鏡I通過電流輸入端IN接收參考電流Iref，所述第一電流鏡I根據飽和區(qū)電流公式和電流鏡原理，分別在所述第一電流鏡I的第一電流輸出端A和第二電流輸出端B輸出電流值與所述參考電流Iref相同的電流Ibl和Ib2。由于本實施例中所述第三晶體管MP3和第四晶體管MP4的長寬比相同，而且分別流經所述第三晶體管MP3和第四晶體管MP4的電流Ibl和Ib2的大小相等，所以根據飽和區(qū)電流公式，此時第三晶體管MP3的柵極和漏極之間的電壓差Vgs3與第四晶體管MP4的柵極和漏極之間的電壓差Vgs4的大小相等。而且所述第三晶體管MP3和第四晶體管MP4的柵極電壓相同，所以此時所述第三晶體管MP3和第四晶體管MP4的源極上的電壓必然相等。此時所述第一晶體管MPl和第二晶體管MP2的漏極上的電壓相同，所以此時所述第一晶體管MPl和第二晶體管MP2構成了一簡單電流鏡，而且所述第一晶體管MPl的長寬比與第二晶體管MP2的長寬比的比值為N，所以根據電流鏡原理，此時流經第二晶體管MP2的電流值為流經第一晶體管MPl的電流值的N倍。由于此時流經所述第一晶體管MPl的電流為Ibl，所以流經第二晶體管MP2的電流Io的值為NX Ibl，又由于流經第四晶體管MP4的電流為Ib2，而且所述第四晶體管MP4和第二晶體管MP2串接，所述電流Ib2和電流Ibl額的大小相同，此外所述第二晶體管MP2的漏極還連接有一外部負載，所以此時流向外部負載的電流IL為(N-I) Ibl。又由于本實施例中所述電流Ibl和參考電流Iref的大小相等，所以所述電流IL為(N-I)Iref。所以實施例中通過維持所述第二晶體管MP2的漏極的電壓，從而維持輸出電流為 一固定的電流，因而克服了傳統(tǒng)電流鏡輸出電流容易受到負載的阻抗的影響。第二實施例如圖3所示，本實施例的恒定電流源包括一第一電流鏡I和一電流維持單元2，所述第一電流鏡I用于輸出一固定電流。本實施例中所述第一電流鏡I包括一第五晶體管麗I和一第六晶體管麗2。所述第五晶體管麗I和第六晶體管麗2均為NMOS管。其中所述第五晶體管麗I的源極和一第四參考電勢端子V4連接，本實施例中由于所述第四參考電勢端子接地，所以第四參考電勢端子V4上的電勢為零。本實施例中所述第五晶體管MNl的漏極與一電流輸入端IN電連接，其中所述第五晶體管MNl柵極和漏極電連接。所述第六晶體管MN2的源極連接于第一電流鏡I的一電流輸出端0UT，所述第六晶體管MN2的漏極與所述第四參考電勢端子V4連接。而且所述第六晶體管MN2的柵極與所述第五晶體管麗I的柵極電連接。本實施例中所述第五晶體管麗I和第六晶體管麗2的長寬比均相同，而且由于第五晶體管MNl和第六晶體管MN2均工作與飽和區(qū)，所以根據飽和區(qū)電流公式和電流鏡原理，所述電流輸出端OUT輸出的電流與電流輸入端IN接收的參考電流的大小相同。本實施例中還可以通過調節(jié)所述第五晶體管麗I和第六晶體管麗2的長寬比之間的比例來調節(jié)所述電流輸出端輸出的電流與電流輸入端IN接收的參考電流之間的比例關系。此外本實施例中所述第一電流鏡I還可以采用其他種類的電流鏡結構來實現。本實施例中所述電流維持單元2包括一第一晶體管MP1、一第二晶體管MP2、一第三晶體管MP3和一第四晶體管MP4。所述第一晶體管MPl、第二晶體管MP2、第三晶體管MP3和第四晶體管MP4均為PMOS管。本實施例中所述第一參考電勢端子Vl和第一晶體管MPl的源極連接，本實施例中所述第一參考電勢端子Vl與具有正向恒壓的一電源連接，所以所述第一參考電勢端子Vl上具有一恒定正電壓。所述第一晶體管MPl的漏極和所述第三晶體管MP3的源極連接，所述第三晶體管MP3的漏極和所述第一電流鏡I的電流輸出端OUT電連接；即當所述第一晶體管MPl和所述第三晶體管MP3導通時，在所述第一參考電勢端子Vl和所述電流輸出端OUT構成一導通的導電通路。[0068]所述第一參考電勢端子Vl還與第二晶體管MP2的源極連接，所述第二晶體管MP2的漏極和所述第四晶體管MP4的源極連接，所述第四晶體管MP4的漏極和一外部負載電連接；即當所述第二晶體管MP2和所述第四晶體管MP4導通時，在所述第一參考電勢端子Vl和所述外部負載之間構成一導通的導電通路。所述第一晶體管MPl的柵極和第二晶體管MP2的柵極與一第二參考電勢端子V2電連接，所述第三晶體管MP3的柵極和第四晶體管MP4的柵極與一第三參考電勢端子V3電連接。本實施例中所述第二參考電勢端子V2和所述第三參考電勢端子V3分別與具有正向恒壓的電源等電連接，所以所述第二參考電勢端子V2和所述第三參考電勢端子V3分別具有一恒定正電壓。其中本實施例中所述第一參考電勢端子Vl、所述第二參考電勢端子V2和所述第三參考電勢端子V3上的恒定正電壓是不相同。而且本實施例中所述第一參考電勢端子VI、所述第二參考電勢端子V2和所述第三參考電勢端子V3共同使得所述第一晶體管MP1、第二晶體管MP2、第三晶體管MP3和第四 晶體管MP4均工作與飽和區(qū)。其中本實施例中所述第三晶體管MP3的長寬比和第四晶體管MP4的長寬比的比值與所述第一晶體管MPl的長寬比與第二晶體管MP2的長寬比的比值相同，所述比值均為N，其中N彡I。其中所述第三晶體管MP3和第四晶體管MP4，以及所述第一晶體管MPl和第二晶體管MP2分別構成的電流鏡電路。本實施例的恒定電流源的工作原理如下所述第一電流鏡I通過電流輸入端IN接收參考電流Iref，所述第一電流鏡I根據飽和區(qū)電流公式和電流鏡原理，在所述第一電流鏡I的電流輸出端OUT輸出電流值與所述參考電流Iref相同的電流Ib。本實施例中所述第一參考電勢端子VI、所述第二參考電勢端子V2和所述第三參考電勢端子V3使得所述第一晶體管MP1、第二晶體管MP2、第三晶體管MP3和第四晶體管MP4均工作于飽和區(qū)，由于第一晶體管MPl和第二晶體管MP2構成電流鏡結構，所述第三晶體管MP3和第四晶體管MP4也構成電流鏡結構，而且所述第一晶體管MPl和第三晶體管MP3上的電流均為Ib，所以所述第一晶體管MPl的漏極電壓和第二晶體管MP2的漏極電壓只能相同，由于基于電流鏡原理，在所述第一晶體管MPl和第三晶體管MP3上的電流相同的情況下，當且僅當所述第一晶體管MPl的漏極電壓和第二晶體管MP2的漏極電壓相同，此時流經第二晶體管MP2的電流與第四晶體管MP4的電流才相等。并且所述第三晶體管MP3的長寬比和第四晶體管MP4的長寬比的比值與所述第一晶體管MPl的長寬比與第二晶體管MP2的長寬比的比值均為N，所以此時流經第二晶體管MP2的電流值為流經第一晶體管MPl的電流值的N倍。即此時流經所述第二晶體管MP2和第四晶體管MP4的電流IL為NX Ib。又由于所述電流Ib和參考電流Iref的電流值相同，所以所述IL為NXIref。所以從所述第四晶體管MP4的漏極流入外部負載的電流IL為NX Iref。所以本實施例的恒定電壓源中在維持輸出不受外部負載阻抗影響的一固定電流的同時，使得所述輸出電流與參考電流的比例與晶體管的長寬比之間的比值保持一致，從而提高了電流匹配度。雖然以上描述了本實用新型的具體實施方式
，但是本領域的技術人員應當理解，這些僅是舉例說明，本實用新型的保護范圍是由所附權利要求書限定的。本領域的技術 人員在不背離本實用新型的原理和實質的前提下，可以對這些實施方式做出多種變更或修改，但這些變更和修改均落入本實用新型的保護范圍。
權利要求1.一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端、一第一電流輸出端和一第二電流輸出端； 其特征在于，所述恒定電流源還包括一電流維持單元，其中所述電流維持單元包括一第一晶體管、一第二晶體管、一第三晶體管和一第四晶體管； 其中所述第一晶體管和第三晶體管的導電通路依次串接于所述第一電流輸出端和一第一參考電勢端子之間，所述第二晶體管和第四晶體管的導電通路依次串接于所述第二電流輸出端和所述第一參考電勢端子之間； 所述第一晶體管的柵極和第二晶體管的柵極與所述第一電流輸出端電連接，所述第三晶體管的柵極和第四晶體管的柵極與所述第二電流輸出端電連接；所述第二晶體管的漏極還與一外部負載電連接。
2.如權利要求I所述的恒定電流源，其特征在于，所述第一電流鏡包括一第五晶體管、一第六晶體管和一第七晶體管，其中所述第五晶體管的導電通路串接于所述電流輸入端和一第二參考電勢端子之間，所述第五晶體管的柵極和漏極電連接，所述第六晶體管的導電通路串接于所述第一電流輸出端和所述第二參考電勢端子之間，所述第七晶體管的導電通路串接于所述第二電流輸出端和所述第二參考電勢端子之間，所述第六晶體管的柵極和第七晶體管的柵極與所述第五晶體管的柵極電連接。
3.如權利要求2所述的恒定電流源，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和第七晶體管均為MOSFET管。
4.如權利要求3所述的恒定電流源，其特征在于，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管均為PMOS管,所述第五晶體管、第六晶體管和第七晶體管均為NMOS管。
5.如權利要求1-4中任一項所述的恒定電流源，其特征在于，所述第一參考電勢端子具有一,〖亙定電壓。
6.如權利要求2-4中任一項所述的恒定電流源，其特征在于，所述第二參考電勢端子接地。
7.如權利要求2-4中任一項所述的恒定電流源，其特征在于，所述第五晶體管、第六晶體管和第七晶體管的長寬比均相同。
8.如權利要求1-4中任一項所述的恒定電流源，其特征在于，第三晶體管和第四晶體管的長寬比相同。
9.如權利要求1-4中任一項所述的恒定電流源，其特征在于，所述第一晶體管的長寬比與第二晶體管的長寬比的比值大于等于I。
10.一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端和一電流輸出端； 其特征在于，所述恒定電流源還包括一電流維持單元，其中所述電流維持單元包括一第一晶體管、一第二晶體管、一第三晶體管和一第四晶體管； 其中所述第一晶體管和第三晶體管的導電通路依次串接于所述電流輸出端和一第一參考電勢端子之間，所述第二晶體管和第四晶體管的導電通路依次串接于一外部負載和所述第一參考電勢端子之間； 所述第一晶體管的柵極和第二晶體管的柵極與一第二參考電勢端子電連接，所述第三晶體管的柵極和第四晶體管的柵極與一第三參考電勢端子電連接。
11.如權利要求10所述的恒定電流源，其特征在于，所述第一電流鏡包括一第五晶體管和一第六晶體管，其中所述第五晶體管的導電通路串接于所述電流輸入端和一第四參考電勢端子之間，所述第五晶體管的柵極和漏極電連接，所述第六晶體管的導電通路串接于所述電流輸出端和所述第四參考電勢端子之間，所述第六晶體管的柵極與所述第五晶體管的柵極電連接。
12.三晶體管、第四晶體管、第五晶體管和第六晶體管均為MOSFET管。
13.如權利要求12所述的恒定電流源，其特征在于，所述第一晶體管、第二晶體管、第三晶體管和第四晶體管均為PMOS管,所述第五晶體管和第六晶體管均為NMOS管。
14.如權利要求10-13中任一項所述的恒定電流源，其特征在于，所述第一參考電勢端子、第二參考電勢端子和第三參考電勢端子分別具有一恒定電壓。
15.如權利要求11-13中任一項所述的恒定電流源，其特征在于，所述第四參考電勢端子接地。
16.如權利要求11-13中任一項所述的恒定電流源，其特征在于，所述第五晶體管和第六晶體管的長寬比相同。
17.如權利要求11-13中任一項所述的恒定電流源，其特征在于，第三晶體管長寬比和第四晶體管的長寬比的比值與所述第一晶體管的長寬比與第二晶體管的長寬比的比值相同
。
18.如權利要求17所述的恒定電流源，其特征在于，所述第一晶體管的長寬比和第二晶體管的長寬比的比值大于等于I。
專利摘要本實用新型公開了一種恒定電流源，包括一第一電流鏡，其中所述第一電流鏡包括一電流輸入端、一第一電流輸出端和一第二電流輸出端；其中所述恒定電流源還包括一電流維持單元；在所述電流維持單元中，一第一晶體管和一第三晶體管的導電通路依次串接于所述第一電流輸出端和一第一參考電勢端子之間，一第二晶體管和一第四晶體管的導電通路依次串接于所述第二電流輸出端和所述第一參考電勢端子之間；所述第一晶體管的柵極和第二晶體管的柵極與所述第一電流輸出端電連接，所述第三晶體管的柵極和第四晶體管的柵極與所述第二電流輸出端電連接；所述第二晶體管的漏極還與一外部負載電連接。本實用新型使得恒定電流源輸出的電流不在受到負載的阻值的影響。
文檔編號G05F1/56GK202502429SQ20122010896
公開日2012年10月24日 申請日期2012年3月21日 優(yōu)先權日2012年3月21日
發(fā)明者戴忠偉 申請人:廣芯電子技術(上海)有限公司