專利名稱：混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于集成電路測(cè)試技術(shù)領(lǐng)域，特別涉及ー種混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)。
背景技術(shù)：
隨著半導(dǎo)體エ藝的進(jìn)步和集成電路設(shè)計(jì)技術(shù)的提高，芯片中集成晶體管的規(guī)模ー直在按照摩爾定律呈指數(shù)形式增長(zhǎng)，芯片內(nèi)部集成的功能越來越強(qiáng)大，內(nèi)部結(jié)構(gòu)日趨復(fù)雜，集成電路已進(jìn)入系統(tǒng)級(jí)芯片(SOC)時(shí)代。芯片的高集成度和印刷板的高密度組裝使得集成電路芯片外部可接觸的引腳越來越少,測(cè)試的難度也越來越大，芯片的測(cè)試成本甚至高于芯片本身的設(shè)計(jì)生產(chǎn)的費(fèi)用，芯片測(cè)試已成為制約芯片發(fā)展的瓶頸。目前，在板級(jí)電路故障診斷時(shí)，施加或獲取信號(hào)的主要方法是接觸式診斷，即使用針床或人工使用探針，探測(cè)電路內(nèi)部節(jié)點(diǎn)的電信號(hào)，根據(jù)這些信息進(jìn)行故障定位。隨著電路板逐漸向小型化、密集化、多層化的方向發(fā)展，接觸式診斷的測(cè)試已經(jīng)難以為繼。在此背景下，邊界掃描測(cè)試(BST:Boundary Scan Test)技術(shù)應(yīng)運(yùn)而生?；谶吔鐠呙璧臉?biāo)準(zhǔn)化可測(cè)性設(shè)計(jì)技術(shù)現(xiàn)已形成較為成熟的體系，其影響已經(jīng)涵蓋了芯片、電路板、系統(tǒng)集成等不同層次的測(cè)試領(lǐng)域。IEEE 1149.1標(biāo)準(zhǔn)定義了ー種標(biāo)準(zhǔn)的邊界掃描結(jié)構(gòu)及其測(cè)試接ロ，其主要思想是通過在芯片管腳和芯片內(nèi)部邏輯電路之間増加邊界掃描単元，實(shí)現(xiàn)對(duì)芯片管腳狀態(tài)的串行設(shè)定和讀取，主要解決電路板級(jí)數(shù)字電路的測(cè)試問題。IEEE 1149.4標(biāo)準(zhǔn)兼容IEEE 1149.1標(biāo)準(zhǔn)，此外還要通過在芯片內(nèi)部新增的模擬測(cè)試總線以及相關(guān)的控制模塊，實(shí)現(xiàn)對(duì)混合信號(hào)電路板中的模擬信號(hào)進(jìn)行監(jiān)測(cè)及模擬元件的參數(shù)測(cè)量。該技術(shù)標(biāo)準(zhǔn)為混合信號(hào)電路可測(cè)性設(shè)計(jì)提供了一種解決方案。主要因?yàn)閿?shù)?；旌闲盘?hào)電路較數(shù)字信號(hào)電路要復(fù)雜的得多，其測(cè)試難度、復(fù)雜性和不可預(yù)知性也是數(shù)字電路測(cè)試中不可比擬的。故目前雖然支持IEEE 1149.1商品化的測(cè)試系統(tǒng)已有上百種，但支持IEEE 1149.4模擬信號(hào)電路測(cè)試的商品化的測(cè)試系統(tǒng)尚未見至IJ。主要原因首先是缺少智能化的IEEE1149.4模擬信號(hào)電路測(cè)試平臺(tái)，多數(shù)研究者只能采用現(xiàn)有的獨(dú)立的測(cè)試儀器組合進(jìn)行模擬信號(hào)電路的邊界掃描測(cè)試。另外因混合信號(hào)電路邊界掃描測(cè)試中模擬信號(hào)電路測(cè)試矢量生成及故障診斷難度較大。還有模擬邊界掃描描述語言(ABSDL)正在發(fā)展中，未形成標(biāo)準(zhǔn)。因此目前在混合信號(hào)集成電路中，對(duì)模擬信號(hào)電路部分的測(cè)試普遍比對(duì)數(shù)字信號(hào)電路部分的測(cè)試?yán)щy得多，并已成為混合信號(hào)電路測(cè)試的“瓶頸”。據(jù)國(guó)外報(bào)道，在ー個(gè)混合信號(hào)芯片內(nèi)，僅占硅片面積5%的模擬信號(hào)電路部分的測(cè)試成本卻占了整個(gè)芯片測(cè)試成本的95%。故現(xiàn)市場(chǎng)需要混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)及測(cè)試方法。

實(shí)用新型內(nèi)容本實(shí)用新型要解決技術(shù)問題是設(shè)計(jì)ー種混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，包括微機(jī)、微處理器、混合信號(hào)電路邊界掃描測(cè)試控制器和模擬儀器平臺(tái)，混合信號(hào)電路邊界掃描測(cè)試控制器直接控制模擬儀器平臺(tái)輸出模擬測(cè)試激勵(lì)電壓/電流信號(hào)，并采集被測(cè)電路電壓響應(yīng)結(jié)果，解決了數(shù)字矢量施加、模擬測(cè)試激勵(lì)施加及電壓采集之間的同步問題。本實(shí)用新型設(shè)計(jì)的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，包括微機(jī)、微處理器和模擬儀器平臺(tái)，還有混合信號(hào)電路邊界掃描測(cè)試控制器。所述微機(jī)為本測(cè)試系統(tǒng)軟件平臺(tái)，其含有混合信號(hào)電路的邊界掃描測(cè)試軟件并接有人機(jī)界面，通過人機(jī)界面實(shí)現(xiàn)混合信號(hào)電路的邊界掃描測(cè)試操作，編譯電路板的網(wǎng)絡(luò)連接及器件信息、生成相關(guān)測(cè)試任務(wù)的測(cè)試指令和測(cè)試矢量，并對(duì)測(cè)試結(jié)果進(jìn)行分析，對(duì)被測(cè)電路中的故障進(jìn)行診斷與定位。微機(jī)與微處理器連接，經(jīng)微處理器發(fā)送測(cè)試命令和測(cè)試數(shù)據(jù)，接收測(cè)試結(jié)果。所述微機(jī)與微處理器經(jīng)USB接口連接。所述微處理器的輸入/輸出口連接混合信號(hào)電路邊界掃描測(cè)試控制器的處理器接口。微處理器接收微機(jī)測(cè)試系統(tǒng)軟件生成的測(cè)試指令和測(cè)試矢量，并按數(shù)據(jù)格式進(jìn)行解析，送入混合信號(hào)電路邊界掃描測(cè)試控制器的相應(yīng)寄存器進(jìn)行讀寫操作，并將混合信號(hào)電路邊界掃描測(cè)試控制器的測(cè)試結(jié)果轉(zhuǎn)送到微機(jī)。所述混合信號(hào)電路邊界掃描測(cè)試控制器包括主機(jī)模塊及經(jīng)讀寫數(shù)據(jù)總線與主機(jī)模塊連接的計(jì)數(shù)模塊、命令模塊、測(cè)試時(shí)鐘分頻器、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺(tái)控制模塊；所述串行掃描模塊用于產(chǎn)生符合IEEE 1149.1標(biāo)準(zhǔn)的JTAG (聯(lián)合測(cè)試行動(dòng)組,Joint Test Action Group的縮寫)測(cè)試信號(hào)并接收被測(cè)電路的響應(yīng)結(jié)果。所述模擬儀器平臺(tái)控制模塊配有混合信號(hào)控制接口，該接口連接模擬儀器平臺(tái)。所述模擬儀器平臺(tái)包括程控信號(hào)源和電壓采集模塊。所述程控信號(hào)源產(chǎn)生被測(cè)電路的交/直流電壓或電流激勵(lì)信號(hào)，其輸出端連接被測(cè)電路的激勵(lì)端口 ATl。程控信號(hào)源產(chǎn)生的激勵(lì)信號(hào)的電壓或電流信號(hào)幅度，交流電壓或電流的頻率由程控信號(hào)源接收的混合信號(hào)電路邊界掃描測(cè)試控制器的控制信號(hào)設(shè)定，電壓或電流幅度以及交流電壓或電流的頻率設(shè)定后在負(fù)載范圍內(nèi)保持恒定。所述電壓采集模塊采集被測(cè)電路電壓響應(yīng)信號(hào)，配置有交直流電壓切換電路和自動(dòng)量程切換電路。所述電壓采集模塊的輸入端連接被測(cè)電路的采集端口 AT2。所述混合信號(hào)控制接口為串行外設(shè)接口(SPI)，所述串行外設(shè)接口包括時(shí)鐘線(SCK)、從機(jī)選擇線(SS )、主機(jī)輸出從機(jī)輸入線(MOSI)和主機(jī)輸入從機(jī)輸出線(MIS0)?；旌闲盘?hào)電路邊界掃描測(cè)試控制器作為從機(jī)，其串行外設(shè)接口(SPI)工作于從模式，模擬儀器平臺(tái)作為主機(jī)，其串行外設(shè)接口(SPI)工作于主模式，模擬儀器平臺(tái)與混合信號(hào)電路邊界掃描測(cè)試控制器以串行外設(shè)接口連接，混合信號(hào)電路邊界掃描測(cè)試控制器通過串行外設(shè)接口(SPI)向模擬儀器平臺(tái)傳送測(cè)試命令和程控信號(hào)源激勵(lì)信號(hào)的幅度和頻率控制信息，并接收電壓采集模塊采集的被測(cè)電路電壓響應(yīng)信號(hào)。所述串行掃描模塊配有2組JTAG接口，I組JTAG接口連接所述被測(cè)電路的I條獨(dú)立的掃描鏈路，或者2組JTAG接口同時(shí)連接所述被測(cè)電路的兩條獨(dú)立的掃描鏈路。所述JTAG接口包括測(cè)試復(fù)位線(TRST )、測(cè)試時(shí)鐘線(TCK)、測(cè)試模式選擇線(TMS)、測(cè)試數(shù)據(jù)輸出線(TDO)和測(cè)試數(shù)據(jù)輸入線(TDI)。所述串行掃描模塊根據(jù)IEEE 1149.1標(biāo)準(zhǔn)生成測(cè)試模式選擇信號(hào)(TMS)，在被測(cè)電路的測(cè)試訪問端口(TAP)控制器移位指令寄存狀態(tài)和移位數(shù)據(jù)寄存狀態(tài)通過測(cè)試數(shù)據(jù)輸出線(TDO)發(fā)送測(cè)試指令和測(cè)試矢量到被測(cè)電路，同時(shí)經(jīng)測(cè)試數(shù)據(jù)輸入線(TDI)接收被測(cè)電路的串行測(cè)試結(jié)果。使用本混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)時(shí)，測(cè)試前混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)中的混合信號(hào)電路邊界掃描測(cè)試控制器的串行掃描模塊的JTAG接ロ連接被測(cè)電路的JTAG接ロ，模擬儀器平臺(tái)的程控信號(hào)源的輸出端連接被測(cè)電路的激勵(lì)端ロ AT1，電壓采集模塊的輸入端連接被測(cè)電路的采集端ロ AT2。所述被測(cè)電路的多個(gè)芯片均為只支持IEEE 1149.1標(biāo)準(zhǔn)時(shí)，該被測(cè)電路為支持IEEE 1149.1標(biāo)準(zhǔn)的電路，支持IEEE 1149.1標(biāo)準(zhǔn)的芯片必須支持旁路指令(BYPASS)、采樣/預(yù)裝指令(SAMPLE/PRELOAD)和外測(cè)試指令(EXTEST)等必備指令，而功能測(cè)試指令(INTESET),內(nèi)建自測(cè)試指令(RUNBIST)、器件識(shí)別碼指令(IDCODE)和器件用戶碼指令(USERC0DE)等為可選指令。對(duì)其的測(cè)試為數(shù)字電路邊界掃描測(cè)試，此類被測(cè)電路配有JTAG接ロ；所述被測(cè)電路的多個(gè)芯片均支持IEEE 1149.1標(biāo)準(zhǔn)，且其中還有支持IEEE 1149.4標(biāo)準(zhǔn)的芯片時(shí)，被測(cè)電路為支持IEEE 1149.4標(biāo)準(zhǔn)的電路，支持IEEE 1149.4標(biāo)準(zhǔn)的芯片除了支持IEEE 1149.1標(biāo)準(zhǔn)規(guī)定的必備指令外，還必須支持探針指令(PROBE)。對(duì)其的全面測(cè)試為數(shù)字電路邊界掃描測(cè)試和模擬電路邊界掃描測(cè)試，此類被測(cè)電路也配有JTAG接ロ，還配有模擬測(cè)試總線接ロ，模擬測(cè)試總線接ロ包括激勵(lì)端ロ ATl和采集端ロ AT2。所述的兩類被測(cè)電路各芯片上的JTAG接ロ的連接方式如下:各芯片JTAG接ロ中的測(cè)試數(shù)據(jù)輸入線(TDI)和測(cè)試數(shù)據(jù)輸出線(TDO)依次串聯(lián)，首尾兩端芯片的測(cè)試數(shù)據(jù)輸出線(TDO)和測(cè)試數(shù)據(jù)輸入線(TDI)分別連接該被測(cè)電路JTAG接ロ的測(cè)試數(shù)據(jù)輸入線(TDI)和測(cè)試數(shù)據(jù)輸出線(TDO);各芯片JTAG接口中的測(cè)試模式選擇線(TMS)并聯(lián)、連接該被測(cè)電路JTAG接ロ的測(cè)試模式選擇線(TMS)。各芯片JTAG接口中的測(cè)試時(shí)鐘線(TCK)并聯(lián)、連接該被測(cè)電路JTAG接ロ的測(cè)試時(shí)鐘線(TCK)，從而構(gòu)成該被測(cè)電路的一條邊界掃描鏈。支持IEEE 1149.4標(biāo)準(zhǔn)的被測(cè)電路，將所有支持IEEEl 149.4標(biāo)準(zhǔn)芯片的激勵(lì)端ロ ATl，采集端ロ AT2分別并聯(lián)與該被測(cè)電路的模擬測(cè)試總線接ロ的激勵(lì)端ロ ATl和采集端ロ AT2相連。本系統(tǒng)與被測(cè)電路的JTAG接ロ的具體連接方式為:所述被測(cè)電路JTAG接ロ連接本系統(tǒng)的混合信號(hào)電路邊界掃描測(cè)試控制器的JTAG接ロ。本系統(tǒng)與被測(cè)電路的模擬測(cè)試總線接ロ的具體連接方式為:所述本系統(tǒng)模擬測(cè)試平臺(tái)的程控信號(hào)源的輸出端連接被測(cè)電路模擬測(cè)試總線接ロ的激勵(lì)端ロ ATl ;所述本系統(tǒng)模擬測(cè)試平臺(tái)的電壓采集模塊的輸入端連接被測(cè)電路模擬測(cè)試總線接ロ的采集端ロ AT2。本混合信號(hào)電路邊界掃描測(cè)試方法主要包括數(shù)字信號(hào)電路邊界掃描測(cè)試方法和模擬信號(hào)電路邊界掃描測(cè)試方法。所述數(shù)字信號(hào)電路邊界掃描測(cè)試方法主要包括掃描鏈測(cè)試，互連測(cè)試和功能測(cè)試，根據(jù)測(cè)試任務(wù)選擇相應(yīng)的邊界掃描測(cè)試指令，所述掃描鏈測(cè)試指邊界掃描鏈路中各芯片的JTAG接ロ信號(hào)的連接故障測(cè)試，采用采樣/預(yù)裝指令(SAMPLE/PRELOAD);所述互連測(cè)試指邊界掃描鏈路中各芯片之間的信號(hào)線連接故障測(cè)試，包括短路故障、開路故障和固定型故障，采用外測(cè)試指令(EXTEST);所述功能測(cè)試指邊界掃描鏈中的芯片的功能故障測(cè)試，采用功能測(cè)試指令(INTEST)。用本實(shí)用新型混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)對(duì)數(shù)字信號(hào)電路邊界掃描測(cè)試方法與現(xiàn)有技術(shù)相同。所述模擬信號(hào)電路邊界掃描測(cè)試方法主要包括模擬器件參數(shù)測(cè)試和性能指標(biāo)測(cè)試，采用探針指令(PR0BE)，所述模擬器件參數(shù)測(cè)試包括邊界掃描鏈中芯片間電阻、電容、電感、二極管、三極管等模擬器件的參數(shù)測(cè)試；所述性能指標(biāo)測(cè)試包括指邊界掃描鏈中放大器增益和濾波器幅頻特性等指標(biāo)的測(cè)試。用本實(shí)用新型混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)對(duì)模擬信號(hào)電路進(jìn)行邊界掃描測(cè)試方法主要步驟如下:步驟1:配置信息微機(jī)經(jīng)微處理器向混合信號(hào)電路邊界掃描測(cè)試控制器發(fā)送配置信息，主要包括測(cè)試時(shí)鐘頻率、測(cè)試模式選擇(TMS)輸出模式、測(cè)試數(shù)據(jù)輸出(TDO)輸出模式和電路模式選擇四種配置信息；步驟I1:測(cè)試指令微機(jī)經(jīng)微處理器向混合信號(hào)電路邊界掃描測(cè)試控制器發(fā)送邊界掃描測(cè)試指令長(zhǎng)度和邊界掃描測(cè)試指令。所述邊界掃描測(cè)試指令長(zhǎng)度為被測(cè)電路掃描鏈中的各個(gè)芯片的邊界掃描測(cè)試指令長(zhǎng)度的和；所述邊界掃描測(cè)試指令為被測(cè)電路邊界掃描鏈中的各個(gè)芯片的邊界掃描測(cè)試指令按該芯片在被測(cè)電路邊界掃描鏈中的順序串行連接構(gòu)成。步驟II1:測(cè)試矢量微機(jī)經(jīng)微處理器依次向混合信號(hào)電路邊界掃描測(cè)試控制器發(fā)送邊界掃描測(cè)試矢量長(zhǎng)度和一個(gè)邊界掃描測(cè)試矢量。所述邊界掃描測(cè)試矢量長(zhǎng)度為被測(cè)電路邊界掃描鏈中的各個(gè)芯片的邊界掃描單元數(shù)的總和；所述邊界掃描測(cè)試矢量由二進(jìn)制數(shù)構(gòu)成，一個(gè)邊界掃描測(cè)試矢量通過混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)的JTAG接口的測(cè)試數(shù)據(jù)輸出線(TDO)全部串行移入被測(cè)電路邊界掃描鏈的所有邊界掃描單元，所述二進(jìn)制數(shù)的數(shù)值用于控制被測(cè)電路邊界掃描鏈中支持IEEE 1149.4標(biāo)準(zhǔn)的芯片內(nèi)部的測(cè)試總線接口電路(TBIC)和模擬邊界掃描單元(ABM)的開關(guān)矩陣的導(dǎo)通和關(guān)閉狀態(tài)，以使被測(cè)電路激勵(lì)端口 ATl和采集端口 AT2連接到邊界掃描鏈中被測(cè)芯片的測(cè)試點(diǎn)。根據(jù)支持IEEE 1149.4標(biāo)準(zhǔn)的芯片的內(nèi)部開關(guān)真值表和開關(guān)的導(dǎo)通和關(guān)閉狀態(tài)即可得到該芯片對(duì)應(yīng)的邊界掃描測(cè)試矢量，多個(gè)芯片的邊界掃描測(cè)試矢量一起構(gòu)成被測(cè)電路掃描鏈的邊界掃描測(cè)試矢量。步驟IV:模擬激勵(lì)控制微機(jī)經(jīng)微處理器向混合信號(hào)電路邊界掃描測(cè)試控制器發(fā)送模擬激勵(lì)控制信息，控制模擬儀器平臺(tái)的程控信號(hào)源輸出相應(yīng)的激勵(lì)信號(hào)到被測(cè)電路的激勵(lì)端口 ATl ;若為直流測(cè)試，所述模擬激勵(lì)信號(hào)為電壓幅度U的直流電壓或電流幅度I的直流電流信號(hào)；若為交流測(cè)試，所述模擬激勵(lì)信號(hào)為電壓幅度U和頻率f的交流電壓信號(hào)，或者為電流幅度I和頻率f的交流電流信號(hào)。微機(jī)對(duì)模擬激勵(lì)電壓幅度U、電流幅度I和頻率f的控制信息由模擬儀器平臺(tái)的程控信號(hào)源的電壓、電流輸出范圍和頻率控制方式，以及被測(cè)電路中芯片的測(cè)試要求確定。步驟V:電壓采集模擬儀器平臺(tái)的電壓采集模塊采集被測(cè)電路的采集端口 AT2的直流電壓或交流電壓有效值，模擬儀器平臺(tái)將電壓響應(yīng)結(jié)果V通過混合信號(hào)控制接口發(fā)送到混合信號(hào)電路邊界掃描測(cè)試控制器，微機(jī)經(jīng)微處理器從混合信號(hào)電路邊界掃描測(cè)試控制器讀取電壓響應(yīng)結(jié)果。針對(duì)被測(cè)電路中的測(cè)試模型，需要返回步驟III，改變邊界掃描測(cè)試矢量，以使被測(cè)電路激勵(lì)端ロ ATl和采集端ロ AT2連接到邊界掃描鏈中的被測(cè)芯片其它測(cè)試點(diǎn)；重復(fù)步驟IV，發(fā)送修改的模擬激勵(lì)信號(hào)控制信息，當(dāng)模擬激勵(lì)信號(hào)控制信息無改變吋、模擬儀器平臺(tái)的程控信號(hào)源將持續(xù)輸出原來的激勵(lì)信號(hào)，無需重復(fù)步驟IV ;重復(fù)步驟V，獲取被測(cè)電路的采集端ロ AT2的交流電壓有效值或直流電壓。當(dāng)被測(cè)電路含有多個(gè)不同的測(cè)試模型吋，對(duì)各個(gè)測(cè)試模型多次重復(fù)步驟III 步驟V，逐個(gè)進(jìn)行測(cè)試。如T型電阻模型測(cè)試，重復(fù)步驟III 步驟V至少2次；n型電阻模型測(cè)試，重復(fù)步驟III 步驟V至少3次；三極管放大倍數(shù)測(cè)試，重復(fù)步驟III 步驟V至少I次。根據(jù)測(cè)試模型，由測(cè)試激勵(lì)信號(hào)的幅度，頻率及電壓響應(yīng)結(jié)果建立相應(yīng)方程組，求解模擬信號(hào)電路的參數(shù)或繪制性能指標(biāo)的特性曲線，完成模擬信號(hào)電路邊界掃描測(cè)試。與現(xiàn)有技術(shù)相比，本實(shí)用新型的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)具有以下優(yōu)點(diǎn):1、不僅支持IEEE 1149.1標(biāo)準(zhǔn)的數(shù)字信號(hào)電路的邊界掃描測(cè)試，還支持IEEE 1149.4標(biāo)準(zhǔn)的混合信號(hào)電路的邊界掃描測(cè)試，方便準(zhǔn)確；2、支持模擬儀器平臺(tái)的混合信號(hào)電路邊界掃描測(cè)試控制器，解決了混合信號(hào)邊界掃描測(cè)試中的JTAG測(cè)試矢量施加、模擬測(cè)試激勵(lì)施加及電壓采集的同步問題；可實(shí)現(xiàn)混合信號(hào)電路參數(shù)和功能的在線測(cè)試；3、本實(shí)用新型組合了程控信號(hào)源和電壓采集模塊，省去了通用儀器的高昂費(fèi)用，使本測(cè)試系統(tǒng)有較高的性價(jià)比，且體積小，易于使用。

圖1本混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)實(shí)施例結(jié)構(gòu)框圖。圖中標(biāo)號(hào)為:1、處理器接ロ，2、混合信號(hào)控制接ロ，3、JTAG接ロ。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)ー步描述:混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)實(shí)施例如圖1所示，包括微機(jī)、微處理器、模擬儀器平臺(tái)和混合信號(hào)電路邊界掃描測(cè)試控制器。所述微機(jī)為本測(cè)試系統(tǒng)軟件平臺(tái)，其含有混合信號(hào)電路的邊界掃描測(cè)試軟件并接有人機(jī)界面，通過人機(jī)界面實(shí)現(xiàn)混合信號(hào)電路的邊界掃描測(cè)試操作，編譯電路板的網(wǎng)絡(luò)連接及器件信息、生成相關(guān)測(cè)試任務(wù)的測(cè)試指令和測(cè)試矢量，并對(duì)測(cè)試結(jié)果進(jìn)行分析，對(duì)被測(cè)電路中的故障進(jìn)行診斷與定位。微機(jī)與微處理器連接，經(jīng)微處理器發(fā)送測(cè)試命令和測(cè)試數(shù)據(jù)，接收測(cè)試結(jié)果。所述微機(jī)與微處理器經(jīng)USB接ロ連接。所述微處理器的輸入/輸出口連接混合信號(hào)電路邊界掃描測(cè)試控制器的處理器接ロ I。微處理器接收微機(jī)測(cè)試系統(tǒng)軟件生成的測(cè)試指令和測(cè)試矢量，并按數(shù)據(jù)格式進(jìn)行解析，送入混合信號(hào)電路邊界掃描測(cè)試控制器的相應(yīng)寄存器進(jìn)行讀寫操作，并將混合信號(hào)電路邊界掃描測(cè)試控制器的測(cè)試結(jié)果轉(zhuǎn)送到微機(jī)。[0052]所述混合信號(hào)電路邊界掃描測(cè)試控制器包括主機(jī)模塊及經(jīng)讀寫數(shù)據(jù)總線與主機(jī)模塊連接的計(jì)數(shù)模塊、命令模塊、測(cè)試時(shí)鐘分頻器、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺(tái)控制模塊；所述串行掃描模塊產(chǎn)生符合IEEE 1149.1標(biāo)準(zhǔn)的JTAG測(cè)試信號(hào)并接收被測(cè)電路的響應(yīng)結(jié)果。所述模擬儀器平臺(tái)控制模塊配有混合信號(hào)控制接口 2，該接口連接模擬儀器平臺(tái)。所述模擬儀器平臺(tái)包括程控信號(hào)源和電壓采集模塊。所述程控信號(hào)源產(chǎn)生被測(cè)電路的交/直流電壓或電流激勵(lì)信號(hào)，其輸出端連接被測(cè)電路的激勵(lì)端口 ATl。程控信號(hào)源產(chǎn)生的激勵(lì)信號(hào)的電壓或電流信號(hào)幅度，交流電壓或電流的頻率由程控信號(hào)源接收的混合信號(hào)電路邊界掃描測(cè)試控制器發(fā)送的控制信息設(shè)定，電壓或電流幅度以及交流電壓或電流的頻率設(shè)定后在負(fù)載范圍內(nèi)保持恒定。所述電壓采集模塊采集被測(cè)電路電壓響應(yīng)信號(hào)，配置有交直流電壓切換電路和自動(dòng)量程切換電路。所述電壓采集模塊的輸入端連接被測(cè)電路的采集端口 AT2。所述混合信號(hào)控制接口 2為串行外設(shè)接口(SPI)，所述串行外設(shè)接口包括時(shí)鐘線(SCK)、從機(jī)選擇線($ )、主機(jī)輸出從機(jī)輸入線(MOSI)和主機(jī)輸入從機(jī)輸出線(MIS0)?；旌闲盘?hào)電路邊界掃描測(cè)試控制器作為從機(jī)，其串行外設(shè)接口(SPI)工作于從模式，模擬儀器平臺(tái)作為主機(jī)，其外設(shè)接口(SPI)工作于主模式，模擬儀器平臺(tái)與混合信號(hào)電路邊界掃描測(cè)試控制器以串行外設(shè)接口連接，混合信號(hào)電路邊界掃描測(cè)試控制器通過串行外設(shè)接口向模擬儀器平臺(tái)傳送測(cè)試命令和程控信號(hào)源激勵(lì)信號(hào)的幅度和頻率控制信息，并接收電壓采集模塊采集的被測(cè)電路電壓響應(yīng)信號(hào)。所述串行掃描模塊配有2組JTAG接口 3，I組JTAG接口 3連接所述被測(cè)電路的I條獨(dú)立的掃描鏈路，或者2組JTAG接口 3同時(shí)連接所述被測(cè)電路的兩條獨(dú)立的掃描鏈路。所述JTAG接口 3主要包括測(cè)試復(fù)位線(^iST )、測(cè)試時(shí)鐘線(TCK)、測(cè)試模式選擇線(TMS)、測(cè)試數(shù)據(jù)輸出線(TDO)和測(cè)試數(shù)據(jù)輸入線(TDI)。
所述串行掃描模塊根據(jù)IEEE 1149.1標(biāo)準(zhǔn)生成測(cè)試模式選擇信號(hào)(TMS)，在被測(cè)電路的測(cè)試訪問端口(TAP)控制器移位指令寄存狀態(tài)和移位數(shù)據(jù)寄存狀態(tài)通過測(cè)試數(shù)據(jù)輸出線(TDO)發(fā)送測(cè)試指令和測(cè)試矢量到被測(cè)電路，同時(shí)經(jīng)測(cè)試數(shù)據(jù)輸入線(TDI)接收被測(cè)電路的串行測(cè)試結(jié)果。上述實(shí)施例，僅為對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)一步詳細(xì)說明的具體個(gè)例，本實(shí)用新型并非限定于此。凡在本實(shí)用新型的公開的范圍之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，包括微機(jī)、微處理器和模擬儀器平臺(tái)，其特征在于: 還有混合信號(hào)電路邊界掃描測(cè)試控制器； 所述微機(jī)接有人機(jī)界面，微機(jī)與微處理器連接； 所述微處理器的輸入/輸出口連接混合信號(hào)電路邊界掃描測(cè)試控制器的處理器接口(1); 所述混合信號(hào)電路邊界掃描測(cè)試控制器包括主機(jī)模塊及經(jīng)讀寫數(shù)據(jù)總線與主機(jī)模塊連接的計(jì)數(shù)模塊、命令模塊、測(cè)試時(shí)鐘分頻器、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺(tái)控制模塊；所述串行掃描模塊為產(chǎn)生符合IEEE1149.1標(biāo)準(zhǔn)的JTAG測(cè)試信號(hào)并接收被測(cè)電路響應(yīng)結(jié)果的模塊；所述模擬儀器平臺(tái)控制模塊配有混合信號(hào)控制接口(2)，該接口連接模擬儀器平臺(tái)； 所述模擬儀器平臺(tái)包括程控信號(hào)源和電壓采集模塊。
2.據(jù)權(quán)利要求1所述的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，其特征在于: 所述產(chǎn)生被測(cè)電路的交/直流電壓或電流激勵(lì)信號(hào)的程控信號(hào)源，其輸出端連接被測(cè)電路的激勵(lì)端口 ATI。
3.據(jù)權(quán)利要求1所述的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，其特征在于: 所述采集被測(cè)電路電壓響應(yīng)信號(hào)的電壓采集模塊，配置有交直流電壓切換電路和自動(dòng)量程切換電路；所述電壓采集模塊連接被測(cè)電路的采集端口 AT2。
4.據(jù)權(quán)利要求1所述的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，其特征在于: 所述混合信號(hào)控制接口(2)為串行外設(shè)接口，所述串行外設(shè)接口包括時(shí)鐘線、從機(jī)選擇線、主機(jī)輸出從機(jī)輸入線和主機(jī)輸入從機(jī)輸出線；混合信號(hào)電路邊界掃描測(cè)試控制器作為從機(jī)，其串行外設(shè)接口工作于從模式，模擬儀器平臺(tái)作為主機(jī)，其串行外設(shè)接口工作于主模式，模擬儀器平臺(tái)與混合信號(hào)電路邊界掃描測(cè)試控制器以串行外設(shè)接口連接。
5.據(jù)權(quán)利要求1所述的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，其特征在于: 所述串行掃描模塊配有2組JTAG接口(3)，I組JTAG接口(3)連接所述被測(cè)電路的I條獨(dú)立的掃描鏈路，或者2組JTAG接口(3)同時(shí)連接所述被測(cè)電路的兩條獨(dú)立的掃描鏈路；所述JTAG接口(3)包括測(cè)試復(fù)位線、測(cè)試時(shí)鐘線、測(cè)試模式選擇線、測(cè)試數(shù)據(jù)輸出線和測(cè)試數(shù)據(jù)輸入線。
6.據(jù)權(quán)利要求1所述的混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，其特征在于: 所述微機(jī)與微處理器經(jīng)USB接口連接。
專利摘要本實(shí)用新型為混合信號(hào)電路邊界掃描測(cè)試系統(tǒng)，本系統(tǒng)微機(jī)經(jīng)微處理器連接混合信號(hào)電路邊界掃描測(cè)試控制器的處理器接口。混合信號(hào)電路邊界掃描測(cè)試控制器包括主機(jī)模塊及經(jīng)讀寫數(shù)據(jù)總線與之連接的多個(gè)功能模塊，其中模擬儀器平臺(tái)的混合信號(hào)控制接口連接包括程控信號(hào)源和電壓采集模塊的模擬儀器平臺(tái)。程控信號(hào)源按微機(jī)發(fā)送的控制信息產(chǎn)生被測(cè)電路的交/直流電壓或電流激勵(lì)信號(hào)。電壓采集模塊采集被測(cè)電路電壓響應(yīng)信號(hào)。本系統(tǒng)可用于數(shù)字信號(hào)電路和IEEE 1149.4混合信號(hào)電路的邊界掃描測(cè)試，方便準(zhǔn)確；解決了矢量施加、激勵(lì)施加及電壓采集的同步；實(shí)現(xiàn)混合信號(hào)電路在線測(cè)試。性價(jià)比較高，且體積小，易于使用。
文檔編號(hào)G05B19/042GK202929169SQ20122041398
公開日2013年5月8日 申請(qǐng)日期2012年8月20日 優(yōu)先權(quán)日2012年8月20日
發(fā)明者顏學(xué)龍, 黃新, 雷加, 陳壽宏, 李延平, 何峰, 尚玉玲, 馬峻, 談恩民 申請(qǐng)人:桂林電子科技大學(xué)