專利名稱：一種適用于智能保護(hù)單元的fpga應(yīng)用平臺的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及應(yīng)用于智能保護(hù)單元的應(yīng)用平臺，特別是一種適用于智能保護(hù)單元的FPGA應(yīng)用平臺。
背景技術(shù)：
目前應(yīng)用于智能保護(hù)單元的應(yīng)用平臺存在以下不足(I)目前智能保護(hù)單元中DSP對外設(shè)通訊普遍使用低速串行總線，對于數(shù)據(jù)高速吞吐形成瓶頸；(2)目前智能保護(hù)單元B碼通常使用DSP解碼后獲取時間信息，DSP存在固有的指令周期時間導(dǎo)致解碼后時間存在滯后，多裝置使用B碼同步工作時，導(dǎo)致同步性能下降。
發(fā)明內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)不足，提供一種適用于智能保護(hù)單元的FPGA應(yīng)用平臺，解決現(xiàn)有應(yīng)用平臺對數(shù)據(jù)高速吞吐形成瓶頸、多裝置使用B碼同步工作時同步性能下降的問題。為解決上述技術(shù)問題，本實(shí)用新型所采用的技術(shù)方案是一種適用于智能保護(hù)單元的FPGA應(yīng)用平臺，包括FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊、FPGA數(shù)據(jù)配置模塊和電源模塊，其特征在于，所述FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊均與所述電源模塊、FPGA數(shù)據(jù)配置模塊連接，所述FPGA通訊接口模塊與所述多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊連接。與現(xiàn)有技術(shù)相比，本實(shí)用新型所具有的有益效果為本實(shí)用新型以全站信息數(shù)字化、通信平臺網(wǎng)絡(luò)化、信息共享標(biāo)準(zhǔn)化為基本要求，自動完成信息采集、測量、控制、保護(hù)、計(jì)量和監(jiān)測等基本功能，并可根據(jù)需要支持電網(wǎng)實(shí)時自動控制、智能調(diào)節(jié)、在線分析決策、協(xié)同互動等高級功能，實(shí)現(xiàn)智能設(shè)備間信息共享和互操作，本實(shí)用新型解決了現(xiàn)有應(yīng)用平臺對數(shù)據(jù)高速吞吐形成瓶頸、多裝置使用B碼同步工作時同步性能下降的問題。
圖1為本實(shí)用新型一實(shí)施例結(jié)構(gòu)示意圖。
具體實(shí)施方式
如圖1所示，本實(shí)用新型一實(shí)施例包括FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊、FPGA數(shù)據(jù)配置模塊和電源模塊，所述FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊均與所述電源模塊、FPGA數(shù)據(jù)配置模塊連接，所述FPGA通訊接口模塊與所述多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊連接。FPGA通訊接口模塊使用XINTF通訊模式與智能保護(hù)單元交互數(shù)據(jù)。FPGA通訊接口模塊使用了兩塊芯片，兩塊芯片型號分別為SN74AVC20T24OTGG、SN74AVC16T245DGG。多通道RMII接口模塊采用RTL8208芯片。 B碼通訊模塊采用ACPL-W60L芯片。多通道RMII接口模塊遵循IEEE 802. 3u標(biāo)準(zhǔn)，同時支持四路100Base-FX光纖以太網(wǎng)接口通訊。SPI接口模塊遵循Motorola公司的同步串行通訊方式。B碼通訊模塊使用PS2501、ACPL-W60L兩級光耦做數(shù)據(jù)隔離，B碼解碼遵循IRIGSTANDARD 200-04 FORMAT B 標(biāo)準(zhǔn)。FPGA數(shù)據(jù)配置模塊采用S25FL032 FLASH芯片。
權(quán)利要求1.一種適用于智能保護(hù)單元的FPGA應(yīng)用平臺，包括FPGA通訊接口模塊、多通道RMII 接口模塊、SPI接口模塊、B碼通訊模塊、FPGA數(shù)據(jù)配置模塊和電源模塊，其特征在于，所述 FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊均與所述電源模塊、 FPGA數(shù)據(jù)配置模塊連接，所述FPGA通訊接口模塊與所述多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊連接。
2.根據(jù)權(quán)利要求1所述的適用于智能保護(hù)單元的FPGA應(yīng)用平臺，其特征在于，所述 FPGA數(shù)據(jù)配置模塊采用S25FL032FLASH芯片。
專利摘要本實(shí)用新型公開了一種適用于智能保護(hù)單元的FPGA應(yīng)用平臺，包括FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊、FPGA數(shù)據(jù)配置模塊和電源模塊，所述FPGA通訊接口模塊、多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊均與所述電源模塊、FPGA數(shù)據(jù)配置模塊連接，所述FPGA通訊接口模塊與所述多通道RMII接口模塊、SPI接口模塊、B碼通訊模塊連接。本實(shí)用新型解決了現(xiàn)有應(yīng)用平臺對數(shù)據(jù)高速吞吐形成瓶頸、多裝置使用B碼同步工作時同步性能下降的問題。
文檔編號G05B19/05GK202837949SQ20122051916
公開日2013年3月27日 申請日期2012年10月11日 優(yōu)先權(quán)日2012年10月11日
發(fā)明者王冠星, 桂勇華, 羅虎, 周貴平 申請人:華自科技股份有限公司