專(zhuān)利名稱(chēng)：Ldo電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及芯片電源管理領(lǐng)域，特別是涉及一種低功耗LDO (LOW DROP-OUT線性穩(wěn)壓器)電路。
背景技術(shù)：
近些年來(lái)，如何降低芯片的功耗成為芯片設(shè)計(jì)中的重要課題。在芯片的使用中，很多情況下芯片會(huì)處于低功耗待機(jī)狀態(tài)。此時(shí)就需要一個(gè)低功耗的LDO電路為芯片提供電源。傳統(tǒng)的LDO電路由帶隙參考電路，運(yùn)算放大器和電阻等部分組成，其結(jié)構(gòu)如

圖1所示。帶隙參考電路產(chǎn)生一個(gè)與溫度及電壓無(wú)關(guān)的參考電壓VREF，運(yùn)算放大器與功率管MP3組成的反饋回路用來(lái)保持輸出電壓的穩(wěn)定。在傳統(tǒng)LDO電路結(jié)構(gòu)中，帶隙參考電路和運(yùn)算放大器均需要消耗功耗，因此降低傳統(tǒng)結(jié)構(gòu)的LDO電路功耗存在限制。芯片在低功耗狀態(tài)工作時(shí)所需要的電流會(huì)很小，如果在這種情況下采用傳統(tǒng)LDO電路為其供電，可能會(huì)出現(xiàn)LDO電路本身消耗的靜態(tài)電流大于芯片本身消耗電流的情況。另外傳統(tǒng)的LDO電路結(jié)構(gòu)還需要進(jìn)行補(bǔ)償以保證環(huán)路的穩(wěn)定性，從而使得電路的設(shè)計(jì)復(fù)雜度增加。

實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種LDO電路，可以降低電路的功耗和實(shí)現(xiàn)的復(fù)雜度，且可減小芯片面積。為解決上述技術(shù)問(wèn)題，本實(shí)用新型的LDO電路，包括:一功率管，為所述功率管提供偏置電壓的一偏置電壓產(chǎn)生電路，為所述偏置電壓產(chǎn)生電路提供偏置電流的一偏置電流產(chǎn)生電路。本實(shí)用新型沒(méi)有采用運(yùn)算放大器和帶隙參考電路，電路運(yùn)行穩(wěn)定，可以有效降低電路功耗；電路結(jié)構(gòu)簡(jiǎn)單，電路的設(shè)計(jì)復(fù)雜度降低，能減小芯片的面積。
以下結(jié)合附圖與具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明:圖1是傳統(tǒng)的LDO電路原理圖；圖2是本實(shí)用新型的低功耗LDO電路一實(shí)施例原理圖。
具體實(shí)施方式
參見(jiàn)圖2所示，本實(shí)用新型所述的低功耗LDO電路在下面的實(shí)施例中包括:一偏置
電流產(chǎn)生電路，一偏置電壓產(chǎn)生電路，一功率管。所述偏置電流產(chǎn)生電路，由多個(gè)串聯(lián)的PMOS晶體管PMOSC和第一NMOS晶體管麗I組成，其中，多個(gè)串聯(lián)的PMOS晶體管PMOSC中，所有PMOS管的柵極均接地GND，第一個(gè)PMOS管的源極與電源電壓VDD相連接，最后一個(gè)PMOS管的漏極與第一 NMOS晶體管麗I的漏極和柵極相連接，第一 NMOS晶體管麗I的源極接地GND。多個(gè)串聯(lián)的PMOS晶體管PMOSC用來(lái)產(chǎn)生大的電阻，該電阻與第一NMOS晶體管麗I結(jié)合可以產(chǎn)生一個(gè)偏置電流，偏置電流的大小可以通過(guò)改變PMOS管的個(gè)數(shù)和寬長(zhǎng)比來(lái)調(diào)節(jié)。所述偏置電壓產(chǎn)生電路，由第二NMOS晶體管麗2、第一PMOS晶體管MPl，第二PMOS晶體管MP2和多個(gè)采用二極管連接方式串聯(lián)連接的MOS管MOSC構(gòu)成，通過(guò)調(diào)整串聯(lián)的MOS管個(gè)數(shù)、類(lèi)型、寬長(zhǎng)比以及偏置電流的大小來(lái)產(chǎn)生不同的偏置電壓。第一 PMOS晶體管MPl和第二 PMOS晶體管MP2的源極與電源電壓VDD相連接，第一 PMOS晶體管MPl的柵極和漏極、第二 PMOS晶體管MP2的柵極與第二 NMOS晶體管麗2的漏極相連接；第二 NMOS晶體管MN2的柵極與所述偏置電流產(chǎn)生電路中的第一 NMOS晶體管麗I的柵極相連接，第二 NMOS晶體管麗2的源極接地GND。第二 PMOS晶體管MP2的漏極與多個(gè)采用二極管連接方式串聯(lián)連接的MOS管MOSC中的第一個(gè)NMOS晶體管的漏極和柵極相連接，多個(gè)采用二極管連接方式串聯(lián)連接的MOS晶體管MOSC中最后一個(gè)PMOS晶體管的漏極接地GND。在本實(shí)施例中，所述偏置電壓產(chǎn)生電路的多個(gè)采用二極管連接方式串聯(lián)連接的MOS管M0SC，由兩個(gè)采用二極管連接方式的NMOS晶體管和一個(gè)采用二極管連接方式的PMOS晶體管組成。這樣產(chǎn)生的偏置電壓Vbias約為2Vgsn+|Vgs|，Vgsn, Vgsp分別為NMOS晶體管和PMOS晶體管的柵源電壓，由此，本實(shí)用新型所述的低功耗LDO電路的輸出電壓為Vgsn+1 Vgsp I，可以確保輸出電壓VOUT滿足數(shù)字電路的要求。所述功率管，由第三NMOS晶體管麗3構(gòu)成。第三NMOS晶體管麗3的漏極與電源電壓VDD相連接，其柵極與所述偏置電壓產(chǎn)生電路中第二 PMOS晶體管MP2的漏極相連接，其源極與負(fù)載電路LOAD和電容Cl的一端相連接，負(fù)載電路LOAD和電容Cl的另一端接地GND。第三NMOS晶體管麗3的源極作為電路的輸出端輸出電壓V0UT。所述偏置電流通過(guò)電流鏡電路(第一 NMOS管MNl和第二 NMOS管MN2，第一 PMOS晶體管MPI和第二 PMOS晶體管MP2)加到采用二極管方式串聯(lián)連接的多個(gè)MOS晶體管MOSC上，從而為功率管麗3的柵極提供偏置電壓Vbias，這樣LDO電路的輸出電壓值為Vbias-Vgs，Vgs為功率管的柵源電壓值；通過(guò)調(diào)節(jié)偏置電壓Vbias的大小可以改變LDO電路的輸出電壓 VOUT。雖然本實(shí)用新型利用具體的實(shí)施例進(jìn)行說(shuō)明，但是對(duì)實(shí)施例的說(shuō)明并不限制本實(shí)用新型的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過(guò)參考本實(shí)用新型的說(shuō)明，在不背離本實(shí)用新型的精神和范圍的情況下，容易進(jìn)行各種修改或者可以對(duì)實(shí)施例進(jìn)行組合。
權(quán)利要求1.一種線性穩(wěn)壓器LDO電路，其特征在于，包括:一功率管，為所述功率管提供偏置電壓的一偏置電壓產(chǎn)生電路，為所述偏置電壓產(chǎn)生電路提供偏置電流的一偏置電流產(chǎn)生電路。
2.如權(quán)利要求1所述的電路，其特征在于:所述偏置電流產(chǎn)生電路，由多個(gè)串聯(lián)的PMOS晶體管和第一 NMOS晶體管組成，其中，多個(gè)串聯(lián)的PMOS晶體管中，所有PMOS管的柵極均接地，第一個(gè)PMOS管的源極與電源電壓相連接，最后一個(gè)PMOS管的漏極與第一 NMOS晶體管的漏極和柵極相連接，第一 NMOS晶體管的源極接地。
3.如權(quán)利要求2所述的電路，其特征在于:通過(guò)改變所述多個(gè)串聯(lián)的PMOS晶體管的個(gè)數(shù)和寬長(zhǎng)比來(lái)調(diào)節(jié)偏置電流的大小。
4.如權(quán)利要求1或2所述的電路，其特征在于:所述偏置電壓產(chǎn)生電路，由第二NMOS晶體管、第一 PMOS晶體管，第二 PMOS晶體管和多個(gè)采用二極管連接方式串聯(lián)連接的MOS晶體管構(gòu)成； 第一 PMOS晶體管和第二 PMOS晶體管的源極與電源電壓相連接，第一 PMOS晶體管的柵極和漏極、第二 PMOS晶體管的柵極與第二 NMOS晶體管的漏極相連接；第二 NMOS晶體管的柵極與所述偏置電流產(chǎn)生電路中的第一 NMOS晶體管的柵極相連接，第二 NMOS晶體管的源極接地； 第二 PMOS晶體管的漏極與多個(gè)采用二極管連接方式串聯(lián)連接的MOS晶體管中的第一個(gè)NMOS晶體管的漏極和柵極相連接，多個(gè)采用二極管連接方式串聯(lián)連接的MOS晶體管中最后一個(gè)PMOS晶體管的漏極接地GND。
5.如權(quán)利要求4所述的電路，其特征在于:所述功率管，由第三NMOS晶體管構(gòu)成；第三NMOS晶體管的漏極與電源電壓相連接，其柵極與所述偏置電壓產(chǎn)生電路中第二 PMOS晶體管的漏極相連接，負(fù)載電路連接在第三NMOS晶體管的源極與地之間。
6.如權(quán)利要求4所述的電路，其特征在于:通過(guò)調(diào)整所述多個(gè)采用二極管連接方式串聯(lián)連接的MOS晶體管個(gè)數(shù)、類(lèi)型、寬長(zhǎng)比和/或偏置電流的大小來(lái)產(chǎn)生不同的偏置電壓。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種低功耗線性穩(wěn)壓器LDO電路，包括一功率管，為所述功率管提供偏置電壓的一偏置電壓產(chǎn)生電路，為所述偏置電壓產(chǎn)生電路提供偏置電流的一偏置電流產(chǎn)生電路。本實(shí)用新型可以降低電路的功耗和實(shí)現(xiàn)的復(fù)雜度，且可減小芯片面積。
文檔編號(hào)G05F1/56GK203025598SQ201220646410
公開(kāi)日2013年6月26日 申請(qǐng)日期2012年11月29日 優(yōu)先權(quán)日2012年11月29日
發(fā)明者徐家雷, 蘇威和, 武潔 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司