專(zhuān)利名稱(chēng)：基準(zhǔn)電壓生成電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型的各實(shí)施方式總體上涉及電路領(lǐng)域，并且更具體地，本實(shí)用新型的各實(shí)施方式涉及一種基準(zhǔn)電壓生成電路。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的飛速發(fā)展，各種集成電路(IC)在工業(yè)生產(chǎn)以及人們的日常生活中得到了普遍應(yīng)用。但在IC(尤其是高電壓IC)中，經(jīng)常需要生成相對(duì)于電壓源的高精確度基準(zhǔn)電壓。為了生成該高精確度基準(zhǔn)電壓，目前業(yè)界的傳統(tǒng)基準(zhǔn)電壓生成電路是通過(guò)串聯(lián)電阻器來(lái)實(shí)現(xiàn)。然而，由于電路中電流以及電阻器的值在不同的工藝角以及溫度下會(huì)發(fā)生變化，因此很難生成高精確度基準(zhǔn)電壓。

實(shí)用新型內(nèi)容為了解決上述問(wèn)題，在本上下文中，本實(shí)用新型各實(shí)施方式的目的之一在于提供一種基準(zhǔn)電壓生成電路。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:鏡像恒流源，其具有第一支路和第二支路，其中所述第一支路上的第一電流與所述第二支路上的第二電流成比例；其中所述第一支路上具有第一電阻性元件，并且所述第二支路上具有串聯(lián)的兩個(gè)第二電阻性元件；以及供電端子，其位于所述第二支路上的所述兩個(gè)第二電阻性元件之間。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述第一支路上的所述第一電流與所述第二支路上的所述第二電流的比例為M: N，其中M和N是大于或等于I的整數(shù)。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述第一支路上具有第一 NPN型雙極晶體管，所述第二支路上具有第二 NPN型雙極晶體管，并且所述第一 NPN型雙極晶體管與所述第二 NPN型雙極晶體管是相互匹配的，其中基極與發(fā)射極之間的電壓為Vbe ;其中所述第一 NPN型雙極晶體管的基極與所述第二 NPN型雙極晶體管的基極連接并且與其自身的集電極連接；所述第一 NPN型雙極晶體管的發(fā)射極與所述第二 NPN型雙極晶體管的發(fā)射極連接；所述第一 NPN型雙極晶體管的集電極通過(guò)所述第一電阻性元件與高精確度基準(zhǔn)電壓VR連接；以及所述第二NPN型雙極晶體管的集電極通過(guò)所述兩個(gè)第二電阻性元件與電壓源Vddh連接。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述兩個(gè)第二電阻性元件與所述電壓源Vddh之間包括以下至少一種:第三NPN型雙極晶體管與所述第一 NPN型雙極晶體管或所述第二 NPN型雙極晶體管是相互匹配的，其中基極與發(fā)射極之間的電壓為Vbe，并且其基極與集電極與所述電壓源Vddh連接，其發(fā)射極與所述兩個(gè)第二電阻性元件連接；以及二極管與所述第一 NPN型雙極晶體管或所述第二 NPN型雙極晶體管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述第一支路上具有第一 N型MOS管，所述第二支路上具有第二 N型MOS管，并且所述第一 N型MOS管與所述第二 N型MOS管是相互匹配的，其中柵極與源極之間的電壓為Vgs ;其中所述第一 N型MOS管的柵極與所述第二 N型MOS管的柵極連接并且與其自身的漏極連接；所述第一 N型MOS管的源極與所述第二 N型MOS管的源極連接；所述第一 N型MOS管的漏極通過(guò)所述第一電阻性元件與高精確度基準(zhǔn)電壓Vk連接；以及所述第二N型MOS管的漏極通過(guò)所述兩個(gè)第二電阻性元件與電壓源Vddh連接。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述兩個(gè)第二電阻性元件與所述電壓源Vddh之間包括以下至少一種:P型MOS管與所述第一 N型MOS管或所述第二 N型MOS管是相互匹配的，其中柵極與源極之間的電壓為Vgs，并且其源極與所述電壓源Vddh連接，其柵極與漏極與所述兩個(gè)第二電阻性元件連接；以及二極管與所述第一 N型MOS管或所述第二 N型MOS管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:進(jìn)一步包括通過(guò)調(diào)節(jié)所述第二支路上的所述兩個(gè)第二電阻性元件分別與所述第一支路上的所述第一電阻性元件的比率，在所述供電端子處生成期望的相對(duì)于電壓源Vddh的基準(zhǔn)電壓Vkef。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述調(diào)節(jié)包括:調(diào)節(jié)所述第二支路上所述電壓源Vddh與所述基準(zhǔn)電壓之間的第二電阻性元件與所述第一支路上的所述第一電阻性元件的比率，使之等于所述Vddh與所述Vkef和Vd/Vbe/Vgs的差同Vr與vd/vbyvgs的差的比率；以及調(diào)節(jié)所述第二支路上的另一第二電阻性元件與所述第一支路上的所述第一電阻性元件的比率，使之等于所述Vkef與Vd/Vbe/Vgs的差同Vk與Vd/Vbe/Vgs的差的比率。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述基準(zhǔn)電壓生成電路位于集成電路相同區(qū)域的基底上。根據(jù)本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:其中所述電阻性元件是電阻器。本實(shí)用新型一個(gè)方面的某些實(shí)施方式，提供了一種集成電路，該集成電路例如可以包括:其具有上文所述的基準(zhǔn)電壓生成電路。本實(shí)用新型示例性實(shí)施方式提供的示例性解決方案至少可以帶來(lái)如下顯著的技術(shù)效果:通過(guò)鏡像恒流源產(chǎn)生兩條電流相等或成比例的支路，隨后通過(guò)調(diào)節(jié)第二支路上與第一支路上電阻的比率，從而可以在供電端子處得到高精確度基準(zhǔn)電壓，并且該高精確度基準(zhǔn)電壓可以是所需或期望的任意值。這對(duì)于高電壓IC而言非常重要并且在實(shí)際應(yīng)用中具有靈活性。

通過(guò)基準(zhǔn)附圖閱讀下文的詳細(xì)描述，本實(shí)用新型示例性實(shí)施方式的上述以及其他目的、特征和優(yōu)點(diǎn)將變得易于理解。在附圖中，以示例性而非限制性的方式示出了本實(shí)用新型的若干實(shí)施方式，其中:圖1示意性示出了根據(jù)現(xiàn)有技術(shù)的基準(zhǔn)電壓生成電路；圖2示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的基準(zhǔn)電壓生成電路；圖3示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的另一基準(zhǔn)電壓生成電路；圖4示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的又一基準(zhǔn)電壓生成電路；以及圖5示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的又一基準(zhǔn)電壓生成電路。在附圖中，相同或?qū)?yīng)的標(biāo)號(hào)表不相同或?qū)?yīng)的部分。
具體實(shí)施方式
本文將基準(zhǔn)若干示例性實(shí)施方式來(lái)描述本實(shí)用新型的原理和精神。應(yīng)當(dāng)理解，給出這些實(shí)施方式僅僅是為了使本領(lǐng)域技術(shù)人員能夠更好地理解進(jìn)而實(shí)現(xiàn)本實(shí)用新型，而并非以任何方式限制本實(shí)用新型的范圍。
以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式
進(jìn)行描述。圖1示意性示出了根據(jù)現(xiàn)有技術(shù)的基準(zhǔn)電壓生成電路。如圖1所示，該電路中串聯(lián)有電阻器R，根據(jù)歐姆定律可以得到:Vddh-Vref — Ib*R其中IbS電流，R為電阻。然而，由于電路中電流以及電阻器的值在不同的工藝角以及溫度下會(huì)發(fā)生變化(即，Ib與R的值是粗糙的)，因此在供電端子處生成的Vddh-Vkef為低精確度基準(zhǔn)電壓。為了消除電路中電流以及電阻器的值在不同的工藝角以及溫度下會(huì)發(fā)生變化的影響，本實(shí)用新型的各示例性實(shí)施方式提供了一種基準(zhǔn)電壓生成電路，該電路例如可以包括:鏡像恒流源，其可以具有第一支路和第二支路，其中所述第一支路上的第一電流可以與所述第二支路上的第二電流成比例；其中所述第一支路上可以具有第一電阻性元件，并且所述第二支路上可以具有串聯(lián)的兩個(gè)第二電阻性元件；以及供電端子，其可以位于所述第二支路上的所述兩個(gè)第二電阻性元件之間。具體地，所述第一支路上的第一電流與所述第二支路上的第二電流的比例可以為M: N，其中M和N是大于或等于I的整數(shù)，它們的值取決于鏡像恒流源的第一支路和第二支路中晶體管的結(jié)面積比值或者M(jìn)OS管的溝道寬長(zhǎng)比值。圖2示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的基準(zhǔn)電壓生成電路。在圖2所示的例子中，第一支路上的第一電流與第二支路上的第二電流的比例為1: 1(即，第一電流值與第二電流值相等)。如圖2所示，其中第一支路上可以具有第一 NPN型雙極晶體管，第二支路上可以具有第二 NPN型雙極晶體管，并且第一 NPN型雙極晶體管與第二 NPN型雙極晶體管可以是相互匹配的(例如，相同)，其中基極與發(fā)射極之間的電壓為Vbe ;其中第一 NPN型雙極晶體管的基極可以與第二 NPN型雙極晶體管的基極連接并且可以與其自身的集電極連接；第一NPN型雙極晶體管的發(fā)射極可以與第二NPN型雙極晶體管的發(fā)射極連接；第一 NPN型雙極晶體管的集電極可以通過(guò)第一電阻性元件與高精確度基準(zhǔn)電壓Vk連接；以及第二 NPN型雙極晶體管的集電極可以通過(guò)兩個(gè)第二電阻性元件與電壓源Vddh連接。[0030]由于圖2中所示NPN型雙極晶體管是相互匹配的(例如，相同)并且位于集成電路相同區(qū)域的基底上，因此Iki = Ir2 = IK3。其中，Vk是可以通過(guò)帶隙基準(zhǔn)源或激光切割的低壓電源提供的高精確度基準(zhǔn)電壓。如果圖2中所示NPN型雙極晶體管的基極與發(fā)射極之間的電壓Vbe相等，則可以得到:(VDDH-VEEF-Vbe) /R2 = (VK-Vbe) /R1 ；以及(VEEF-Vbe)/R3 = (VVbe)A1因此，R2A1 = (VDDH-VEEF-Vbe)/(VE-Vbe);以及VR1 = (V--Vbe)/(VVbe)例如，如果\e = 0.7V，Vddh = 35V以及Vk = 5V，并且期望得到基準(zhǔn)電壓(Vddh-Vkef)=5V，則可以調(diào)節(jié)兩個(gè)支路中電阻性元件的比率使得R2ZiR1 = 1，并且R3Z^R1 = 6.8。附加的或備選的，例如，如果期望得到基準(zhǔn)電壓(Vddh-Vkef) =6V，則可以調(diào)節(jié)兩個(gè)支路中電阻性元件的比率使得R^R1 = 1.2，并且R3ZiR1 = 6.6。優(yōu)選地，在同一工藝流程中，將它們實(shí)現(xiàn)在同一塊集成電路的同一區(qū)域中，從而使R2AjPIVR1的值受環(huán)境(如，電壓、工藝、溫度)影響較小，達(dá)到較高的精度。另外，基準(zhǔn)電壓Vk可以通過(guò)帶隙基準(zhǔn)源或激光切割的低壓電源提供，所以Vk是高精確度的。因此，可以在供電端子處得到高精確度基準(zhǔn)電壓，并且該高精確度基準(zhǔn)電壓可以是所需或期望的任意值。這對(duì)于高電壓IC而言非常重要并且在實(shí)際應(yīng)用中具有靈活性。圖3示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的另一基準(zhǔn)電壓生成電路。其中，第一支路上的第 一電流與第二支路上的第二電流的比例為1: 1(即，第一電流值與第二電流值相等)。備選地，R2與電壓源Vddh之間可以包括二極管，其與圖2中所示第一 NPN型雙極晶體管或第二NPN型雙極晶體管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。NPN型雙極晶體管的基極與發(fā)射極之間是一個(gè)PN結(jié)二極管，因此其電壓差Vbe是和圖3中所示二極管正極與負(fù)極之間的電壓％近似相等，則根據(jù)上文基準(zhǔn)圖2所示的公式，可以在供電端子處得到高精確度基準(zhǔn)電壓，并且該高精確度基準(zhǔn)電壓可以是所需或期望的任意值。圖4示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的又一基準(zhǔn)電壓生成電路。在一個(gè)例子中，第一支路上的第一電流與第二支路上的第二電流的比例為1: 1(即，第一電流值第二電流值相等)。如圖4所示，其中第一支路上可以具有第一 N型MOS管，第二支路上可以具有第二 N型MOS管，并且第一 N型MOS管與第二 N型MOS管是相互匹配的，其中柵極與源極之間的電壓為Vgs ;其中第一 N型MOS管的柵極可以與第二 N型MOS管的柵極連接并且可以與其自身的漏極連接；第一 N型MOS管的源極可以與第二 N型MOS管的源極連接；第一 N型MOS管的漏極可以通過(guò)第一電阻性元件與高精確度基準(zhǔn)電壓Vk連接；以及第二 N型MOS管的漏極可以通過(guò)兩個(gè)第二電阻性元件與電壓源Vddh連接。由于圖4中所示N型MOS管與P型MOS管是相互匹配的(例如，相同)并且位于集成電路相同區(qū)域的基底上，因此Iki = Ir2 = IK3。其中，Vk是可以通過(guò)帶隙基準(zhǔn)源或激光切割的低壓電源提供的高精確度基準(zhǔn)電壓。[0042]如果圖4中所示N型MOS管與P型MOS管的柵極與源極之間的電壓Vgs近似相等，則根據(jù)上文基準(zhǔn)圖2所示的公式，可以在供電端子處得到高精確度基準(zhǔn)電壓，并且該高精確度基準(zhǔn)電壓可以是所需或期望的任意值。圖5示意性示出了根據(jù)本實(shí)用新型示例性實(shí)施方式的又一基準(zhǔn)電壓生成電路。其中，第一支路上的第一電流與第二支路上的第二電流的比例為1: 1(即，第一電流值與第二電流值相等)。備選地，R2與電壓源Vddh之間可以包括二極管，其與所述第一 N型MOS管或所述第二 N型MOS管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。如果圖5中所示二極管正極與負(fù)極之間的電壓Vd與N型MOS管的柵極與源極之間的電壓Vgs近似相等，則根據(jù)上文基準(zhǔn)圖2所示的公式，可以在供電端子處得到高精確度基準(zhǔn)電壓，并且該高精確度基準(zhǔn)電壓可以是所需或期望的任意值。本實(shí)用新型的各實(shí)施方式還提供了一種集成電路，其具有上文所述的基準(zhǔn)電壓生成電路。本領(lǐng)域技術(shù)人員可以理解，本實(shí)用新型各示例性實(shí)施方式中所述電阻性元件可以是電阻器。從上述描述應(yīng)當(dāng)理解，在不脫離本實(shí)用新型真實(shí)精神的情況下，可以對(duì)本實(shí)用新型各實(shí)施方式進(jìn)行修改和變更。本說(shuō)明書(shū)中的描述僅僅是用于說(shuō)明性的，而不應(yīng)被認(rèn)為是限制性的。雖然已經(jīng)基準(zhǔn)若干具體實(shí)施方式
描述了本實(shí)用新型，但是應(yīng)該理解，本實(shí)用新型并不限于所公開(kāi)的具體實(shí)施方式
。本實(shí)用新型旨在涵蓋在所附權(quán)利要求的精神和范圍內(nèi)所包括的各種修改和等同布置。所附權(quán)利要求的范圍符合最寬泛的解釋?zhuān)瑥亩羞@樣的修改及等同結(jié)構(gòu)和功能。
權(quán)利要求1.一種基準(zhǔn)電壓生成電路，其特征在于包括: 鏡像恒流源，其具有第一支路和第二支路，其中所述第一支路上的第一電流與所述第二支路上的第二電流成比例； 其中所述第一支路上具有第一電阻性元件，并且所述第二支路上具有串聯(lián)的兩個(gè)第二電阻性元件；以及 供電端子，其位于所述第二支路上的所述兩個(gè)第二電阻性元件之間。
2.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于所述第一支路上的所述第一電流與所述第二支路上的所述第二電流的比例為M: N，其中M和N是大于或等于I的整數(shù)。
3.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于所述第一支路上具有第一NPN型雙極晶體管，所述第二支路上具有第二 NPN型雙極晶體管，并且所述第一 NPN型雙極晶體管與所述第二 NPN型雙極晶體管是相互匹配的，其中基極與發(fā)射極之間的電壓為Vbe ； 其中所述第一 NPN型雙極晶體管的基極與所述第二 NPN型雙極晶體管的基極連接并且與其自身的集電極連接； 所述第一 NPN型雙極晶體管的發(fā)射極與所述第二 NPN型雙極晶體管的發(fā)射極連接； 所述第一 NPN型雙極晶體管的集電極通過(guò)所述第一電阻性元件與高精確度基準(zhǔn)電壓Vk連接；以及 所述第二 NPN型雙極晶體管的集電極通過(guò)所述兩個(gè)第二電阻性元件與電壓源Vddh連接 。
4.根據(jù)權(quán)利要求3所述的基準(zhǔn)電壓生成電路，其特征在于所述兩個(gè)第二電阻性元件與所述電壓源Vddh之間包括以下至少一種: 第三NPN型雙極晶體管與所述第一 NPN型雙極晶體管或所述第二 NPN型雙極晶體管是相互匹配的，其中基極與發(fā)射極之間的電壓為Vbe，并且其基極與集電極與所述電壓源Vddh連接，其發(fā)射極與所述兩個(gè)第二電阻性元件連接；以及 二極管與所述第一 NPN型雙極晶體管或所述第二 NPN型雙極晶體管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。
5.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于所述第一支路上具有第一N型MOS管，所述第二支路上具有第二 N型MOS管，并且所述第一 N型MOS管與所述第二 N型MOS管是相互匹配的，其中柵極與源極之間的電壓為Vgs ； 其中所述第一 N型MOS管的柵極與所述第二 N型MOS管的柵極連接并且與其自身的漏極連接； 所述第一 N型MOS管的源極與所述第二 N型MOS管的源極連接； 所述第一 N型MOS管的漏極通過(guò)所述第一電阻性元件與高精確度基準(zhǔn)電壓Vk連接；以及 所述第二 N型MOS管的漏極通過(guò)所述兩個(gè)第二電阻性元件與電壓源Vddh連接。
6.根據(jù)權(quán)利要求5所述的基準(zhǔn)電壓生成電路，其特征在于所述兩個(gè)第二電阻性元件與所述電壓源Vddh之間包括以下至少一種: P型MOS管與所述第一 N型MOS管或所述第二 N型MOS管是相互匹配的，其中柵極與源極之間的電壓為Vgs，并且其源極與所述電壓源Vddh連接，其柵極與漏極與所述兩個(gè)第二電阻性元件連接；以及 二極管與所述第一 N型MOS管或所述第二 N型MOS管是相互匹配的，其中正極與負(fù)極之間的電壓為Vd，并且其正極與所述電壓源Vddh連接，其負(fù)極與所述兩個(gè)第二電阻性元件連接。
7.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于進(jìn)一步包括通過(guò)調(diào)節(jié)所述第二支路上的所述兩個(gè)第二電阻性元件分別與所述第一支路上的所述第一電阻性元件的比率，在所述供電端子處生成期望的相對(duì)于電壓源Vddh的基準(zhǔn)電壓VKEF。
8.根據(jù)權(quán)利要求7所述的基準(zhǔn)電壓生成電路，其特征在于所述調(diào)節(jié)包括: 調(diào)節(jié)所述第二支路上所述電壓源Vddh與所述基準(zhǔn)電壓之間的第二電阻性元件與所述第一支路上的所述第一電阻性元件的比率，使之等于所述Vddh與所述Vkef和Vd/Vbe/Vgs的差同Ve與Vd/Vbe/Vgs的差的比率；以及 調(diào)節(jié)所述第二支路上的另一第二電阻性元件與所述第一支路上的所述第一電阻性元件的比率，使之等于所述Vkef與Vd/Vbe/Vgs的差同Vk與Vd/Vbe/Vgs的差的比率。
9.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于所述基準(zhǔn)電壓生成電路位于集成電路相同區(qū)域的基底上。
10.根據(jù)權(quán)利要求1所述的基準(zhǔn)電壓生成電路，其特征在于所述電阻性元件是電阻器。
11.一種集成電路，其特征在于具有權(quán)利要求1至10所述的基準(zhǔn)電壓生成電路。
專(zhuān)利摘要本實(shí)用新型的各實(shí)施方式涉及一種基準(zhǔn)電壓生成電路。具體地，所述電路例如可以包括鏡像恒流源，其具有第一支路和第二支路，其中所述第一支路上的第一電流與所述第二支路上的第二電流成比例；其中所述第一支路上具有第一電阻性元件，并且所述第二支路上具有串聯(lián)的兩個(gè)第二電阻性元件；以及供電端子，其位于所述第二支路上的所述兩個(gè)第二電阻性元件之間。通過(guò)使用本實(shí)用新型的各實(shí)施方式提供的電路能夠在供電端子處提供相對(duì)于電壓源的高精確度基準(zhǔn)電壓。
文檔編號(hào)G05F3/26GK203084596SQ20122067687
公開(kāi)日2013年7月24日 申請(qǐng)日期2012年12月5日 優(yōu)先權(quán)日2012年12月5日
發(fā)明者黃維海, 王洪來(lái) 申請(qǐng)人:艾爾瓦特集成電路科技(天津)有限公司