專利名稱：一種超低功耗的低壓差穩(wěn)壓電源電路與射頻識別標(biāo)簽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻識別技術(shù)領(lǐng)域，具體是指一種超低功耗的低壓差穩(wěn)壓電源電路，以及包含該低壓差穩(wěn)壓電源電路的射頻識別標(biāo)簽。
背景技術(shù)：
低壓差穩(wěn)壓電源(LDO:Low Dropout Regulator)電路模塊廣泛運用在集成電路芯片領(lǐng)域，其主要作用是通過一個高增益的糾錯差分放大器，一個功率管，和一個負(fù)反饋環(huán)路對輸入的電源電壓進行穩(wěn)壓，并輸出穩(wěn)壓后的電源電壓，并在負(fù)反饋環(huán)路單位增益帶寬的頻率范圍內(nèi)對輸入電源所帶來的擾動以及噪音進行有效的抑制，從而提供較為理想的電源給芯片上的負(fù)載，其電路結(jié)構(gòu)圖如圖1所示。低壓差穩(wěn)壓電源的特點是當(dāng)輸入電源電壓降低到與輸出電源電壓相差很小時，因為負(fù)反饋環(huán)路的環(huán)路增益作用，輸出電源電壓能夠保持較好的穩(wěn)定性而不隨輸入電壓的變化而變化，這對于用電池供電的移動設(shè)備來說尤為重要。低壓差穩(wěn)壓電源電路輸出的電壓值(Vout)由糾錯差分放大器負(fù)輸入端所輸入的參考基準(zhǔn)電壓(Vref)，和低壓差穩(wěn)壓電源電路輸出端到糾錯差分放大器正輸入端的電阻值(Rl)與糾錯差分放大器正輸入端的電阻值到地線的電阻值(R2)的比值所決定，即Vout = Vref.(1+R1/R2)低壓差穩(wěn)壓電源電路是無源RFID標(biāo)簽芯片中不可或缺的一部分。無源RFID (Radio Frequency Identification:射頻識別)標(biāo)簽本身不帶電池,其依靠讀卡器發(fā)送的電磁能量工作。由于它結(jié)構(gòu)簡單、經(jīng)濟實用，因而其在物流管理、資產(chǎn)追蹤以及移動醫(yī)療領(lǐng)域獲得了廣泛的應(yīng)用。無源RFID標(biāo)簽工作時，其會從周圍環(huán)境中吸收讀卡器發(fā)送的電磁能量。無源RFID標(biāo)簽在吸收能量之后，將一部分能量整流為直流電源，該直流電源作為輸入信號輸入到低壓差穩(wěn)壓電源電路模塊中，穩(wěn)壓之后的電源輸出供無源RFID標(biāo)簽內(nèi)部電路工作；無源RFID標(biāo)簽還將另一部分能量輸入內(nèi)部的調(diào)制解調(diào)電路。調(diào)制解調(diào)電路會對該能量中攜帶的幅度調(diào)制信號進行解調(diào)，并將解調(diào)后的信號發(fā)送給無源RFID標(biāo)簽的數(shù)字基帶部分處理。由于無源RFID標(biāo)簽沒有電池供電的特點，其消耗的功耗需要達到極其微小的程度才可以工作，這對無源RFID標(biāo)簽芯片上所有電路模塊的設(shè)計提出了較高的低功耗設(shè)計要求。低壓差穩(wěn)壓電源電路的功耗大致消耗在糾錯差分放大器，以及分壓電阻(Rl和R2)上。當(dāng)該低壓差穩(wěn)壓電源電路驅(qū)動的負(fù)載電流達到最小，即零負(fù)載的情況下，上述兩個部分的功率消耗仍然存在。糾錯差分放大器本身的低功耗設(shè)計不在本申請所公開的技術(shù)所解決的問題范疇。本申請?zhí)岢隽艘环N降低低壓差穩(wěn)壓電源電路中分壓電阻上消耗的功率的實施方案。低壓差穩(wěn)壓電源電路在分壓電阻上的功率消耗是由參考基準(zhǔn)電壓Vref和糾錯差分放大器正輸入端的電阻值到地線的電阻值(R2)來決定的。R2上流過的電流為:IE2 = Vref/R2
其中Vref選取的典型值為1.0V，在無源RFID標(biāo)簽中為了達到低功耗的要求，如果在這條支路上設(shè)定的電流值為ΙΟΟηΑ，那么需要的電阻R2會是l.0V/lOOnA= 10兆歐姆。例如在0.18微米的邏輯工藝上，普通的多晶硅電阻的方塊阻值為10歐姆/方塊，R2 = 10兆歐姆的電阻將會占用100萬個方塊。如果該低壓差穩(wěn)壓電源的輸出電壓設(shè)定在1.8伏，Rl=8兆歐姆，即Rl電阻需要超過80萬個方塊。根據(jù)0.18微米工藝的電阻最小寬度500納米，上述180萬個方塊的總和將會占用0.5um*0.5um*1800000 = 0.45平方毫米的面積。如果考慮到消除工藝偏差帶來的非理想因素，上述180萬個方塊的單位尺寸會選取比最小的500納米更大的尺寸，那么在兩個電阻上的面積總和將會成倍增加，使得該低壓差穩(wěn)壓電源電路的設(shè)計達不到低成本的設(shè)計要求。

發(fā)明內(nèi)容
本發(fā)明實施例所要解決的技術(shù)問題在于，提供一種超低功耗的低壓差穩(wěn)壓電源電路，以及包含該低壓差穩(wěn)壓電源電路的射頻識別標(biāo)簽，在滿足現(xiàn)有的用純電阻器件所能達到的電路性能前提下，實現(xiàn)了低壓差穩(wěn)壓電源電路所需要達到的低功耗和低成本要求。為實現(xiàn)上述目的，本發(fā)明所采取的技術(shù)方案為:一種超低功耗的低壓差穩(wěn)壓電源電路，包括糾錯差分放大器、MOS管以及第一分壓電阻和第二分壓電阻，所述糾錯差分放大器負(fù)輸入端連接至帶隙基準(zhǔn)電壓，其正輸入端通過第二分壓電阻接地，其輸出端連接至MOS管柵極，所述MOS管源極與糾錯差分放大器電源輸入端分別連接至輸入電源，MOS管漏極通過第一分壓電阻連接至糾錯差分放大器正輸入端，所述低壓差穩(wěn)壓電源電路還包括連接至糾錯差分放大器正輸入端與第一分壓電阻之間的第一閾值單元，用于降低糾錯差分放大器正輸入端到電壓輸出端的電壓差；及糾錯差分放大器正輸入端與第二分壓電阻之間的第二閾值單元，用于降低糾錯差分放大器正輸入端到地線端的電壓差。所述第一閾值單元與第二閾值單元分別為串接的二極管，或P型MOS管，又或者是N型MOS管，且所述第一閾值單元與第二閾值單元內(nèi)串接的二極管，或P型MOS管，或N型MOS管數(shù)量相同。本發(fā)明實施例的另一目的在于提供一種包括上述低壓差穩(wěn)壓電源電路的射頻識別標(biāo)簽。本發(fā)明所述一種超低功耗的低壓差穩(wěn)壓電源電路通過在第一分壓電阻和第二分壓電阻支路分別串接第一閾值單元和第二閾值單元，利用閾值單元內(nèi)單向?qū)ǖ亩O管或MOS管所固有的閾值特性，糾錯差分放大器正輸入端到電壓輸出端以及糾錯差分放大器正輸入端到地線端的電壓差分別被該閾值所承擔(dān)，則在與其串聯(lián)的電阻上所剩的電壓可以達到較小的數(shù)值，使得電阻上消耗的功耗得到了有效的降低。同時，在功耗相同的條件下，采用本申請所提出的在電阻支路上串接二極管或MOS管的結(jié)構(gòu)較之常規(guī)的單獨使用電阻的結(jié)構(gòu)，可大大縮小芯片的整體面積，從而達到降低成本的目的。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。 圖1是現(xiàn)有低壓差穩(wěn)壓電源電路結(jié)構(gòu)圖；圖2是現(xiàn)有低壓差穩(wěn)壓電源電路輸入-輸出特性曲線圖；圖3是本發(fā)明采用的低壓差穩(wěn)壓電源電路結(jié)構(gòu)圖；圖4是本發(fā)明采用的低壓差穩(wěn)壓電源電路實施例一結(jié)構(gòu)圖；圖5是本發(fā)明采用的低壓差穩(wěn)壓電源電路實施例二結(jié)構(gòu)圖；圖6是本發(fā)明采用的低壓差穩(wěn)壓電源電路實施例三結(jié)構(gòu)圖；圖7是本發(fā)明采用的低壓差穩(wěn)壓電源電路實施例四結(jié)構(gòu)圖；圖8是本發(fā)明采用的低壓差穩(wěn)壓電源電路實施例五結(jié)構(gòu)圖；圖9是本發(fā)明采用的低壓差穩(wěn)壓電源電路輸入-輸出特性曲線圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。如圖1所示為現(xiàn)有低壓差穩(wěn)壓電源電路結(jié)構(gòu)圖，該低壓差穩(wěn)壓電源電路包括糾錯差分放大器AMP、P型MOS管PMl以及第一分壓電阻Rl和第二分壓電阻R2，所述糾錯差分放大器AMP電源端連接至輸入電源Vin，其負(fù)輸入端連接至帶隙基準(zhǔn)電壓VMf，正輸入端通過第二分壓電阻R2接地，輸出端連接至P型MOS管PMl柵極，所述P型MOS管PMl源極連接至輸入電源Vin，漏極通過第一分壓電阻Rl連接至糾錯差分放大器AMP正輸入端，同時，該P型MOS管的漏極連接至該低壓差穩(wěn)壓電源電路的電源輸出端Vwt。低壓差穩(wěn)壓電源的特點是當(dāng)輸入電源電壓降低到與輸出電源電壓相差很小時，因為負(fù)反饋環(huán)路的環(huán)路增益作用，輸出電源電壓能夠保持較好的穩(wěn)定性而不隨輸入電壓的變化而變化，其工作原理為:當(dāng)輸入電壓Vin升高時，流過P型MOS管PMl的電流升高，則第一分壓電阻Rl兩端的電壓升高，使糾錯差分放大器AMP正輸入端的電壓值升高，經(jīng)過該糾錯差分放大器AMP放大作用后其輸出端的電壓升高，即P型MOS管PMl的柵極電壓升高，使P型MOS管PMl的柵源電壓Ves降低，則流過P型MOS管PMl的電流降低，輸出電壓Vrat降低，即輸出電壓不隨輸入電壓升高而升高；同理，當(dāng)輸入電壓Vin降低時，經(jīng)過該負(fù)反饋環(huán)路的作用，使輸出電壓Vwt升高，即輸出電壓不隨輸入電壓降低而降低，即輸出電源電壓保持較好的穩(wěn)定性而不隨輸入電壓的變化而變化，其輸入輸出特性曲線如圖2所示。該低壓差穩(wěn)壓電源電路中，第二分壓電阻R2上的電流為:IK2 = Vref/R2,電阻R2 的功率為:PK2 = Vref2/R2,第一分壓電阻Rl上的電流為:IK1 = IE2 = Vref/R2,電阻Rl 的功率為:PK1 = Iei2.Rl = Vref2.R1/R22。由上述可以看出，若要降低第二分壓電阻R2的功耗，則必須增大電阻R2的阻抗。根據(jù)Vout = Vref.(1+R1/R2),在Vout和Vref保持不變的前提下,增大電阻R2的阻抗,則必須增大第一分壓電阻Rl的阻抗，增大電阻Rl及電阻R2的阻抗導(dǎo)致的直接原因就是增大了芯片的整體面積，導(dǎo)致生產(chǎn)成本增加。本發(fā)明所述一種超低功耗的低壓差穩(wěn)壓電源電路，該電路還包括連接至糾錯差分放大器AMP正輸入端與第一分壓電阻Rl之間的第一閾值單兀，及糾錯差分放大器AMP正輸入端與第二分壓電阻R2之間的第二閾值單元，如圖3所示，利用閾值單元內(nèi)單向?qū)ㄔ骷逃械拈撝堤匦裕m錯差分放大器AMP正輸入端到電壓輸出端Vwt以及糾錯差分放大器AMP正輸入端到地線端的電壓差分別被該閾值所承擔(dān)，則在與其串聯(lián)的電阻上所剩的電壓差可以達到較小的數(shù)值，即電阻上消耗的功耗得到了有效的降低，而無需通過增大電阻阻抗的方式來達到降低功耗的目的。上述理論用公式表述如下:第二分壓電阻R2上的電流為:IK2 = (Vref-Vth)/R2,電阻R2 的功率為:PK2 = (Vref-Vth) 2/R2,第一分壓電阻Rl 上的電流為:IK1 = IE2 = (Vref-Vth) /R2,電阻Rl 的功率為:PK1 = Iei2.Rl = (Vref-Vth)2.R1/R22。所述閾值單元可采用具有單向?qū)üδ艿亩O管或MOS管串聯(lián)連接于糾錯差分放大器AMP正輸入端與第一分壓電阻Rl和第二分壓電阻R2之間，為消除單向?qū)ㄆ骷拈撝惦妷弘S工藝參數(shù)波動和溫度漂移所帶來的影響，所述第一閾值單元與第二閾值單元內(nèi)所連接的單向?qū)ㄆ骷?yīng)保持嚴(yán)格的對稱性，即不但要求單向?qū)ㄆ骷念愋拖嗤?，還需保證兩個閾值單元內(nèi)單向?qū)ㄆ骷臄?shù)量也相同。當(dāng)所述閾值單元采用的單向?qū)ㄆ骷橹辽僖粋€二極管時，其連接結(jié)構(gòu)如圖4所
/Jn ο所述第一閾值單元為至少一個二極管，所述至少一個二極管陰極端與相鄰二極管陽極端連接形成串聯(lián)結(jié)構(gòu)，第一個二極管陽極端連接至第一分壓電阻Rl為所述第一閾值單元的輸入端，最后一個二極管陰極端連接至糾錯差分放大器AMP正輸入端為所述第一閾值單元的輸出端；所述第二閾值單元為至少一個二極管，所述至少一個二極管陰極端與相鄰二極管陽極端連接形成串聯(lián)結(jié)構(gòu)，第一個二極管陽極端連接至糾錯差分放大器AMP正輸入端為所述第二閾值單元的輸入端，最后一個二極管陰極端連接至第二分壓電阻R2為所述第二閾值單元的輸出端。所述第一閾值單元的二極管數(shù)量與第二閾值單元的二極管數(shù)量相同。由于典型的Vref值為1.2伏，很高的Vref數(shù)值是很不常見的，并且二極管的閾值電壓典型的值為0.7伏，當(dāng)串接的二極管數(shù)量等于或多于兩個時，便會出現(xiàn)Vref值低于閾值單元的導(dǎo)通電壓的情況，導(dǎo)致閾值單元無法導(dǎo)通。所以多于兩個二極管數(shù)量的形式僅僅存在于不多見的Vref數(shù)值很高的情況，本發(fā)明實施例以分別在第一閾值單元及第二閾值單元串接一個二極管Dl和D2為例，如圖4。當(dāng)所述閾值單元采用的單向?qū)ㄆ骷橹辽僖粋€P型MOS管時，其連接結(jié)構(gòu)如圖5所示。 所述第一閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，各P型MOS管的柵極連接至其漏極，第一個所述P型MOS管的源極連接至第一分壓電阻Rl為所述第一閾值單元的輸入端，最后一個P型MOS管的漏極連接至糾錯差分放大器AMP正輸入端為所述第一閾值單元的輸出端；所述第二閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，各P型MOS管的柵極連接至其漏極，第一個所述P型MOS管的源極連接至糾錯差分放大器AMP正輸入端為所述第二閾值單元的輸入端，最后一個P型MOS管的漏極連接至第二分壓電阻R2為所述第二閾值單元的輸出端。所述第一閾值單元的P型MOS管數(shù)量與第二閾值單元的P型MOS管數(shù)量相同。由于典型的Vref值為1.2伏，很高的Vref數(shù)值是很不常見的，并且P型MOS管的閾值電壓典型的值為0.7伏，當(dāng)串接的P型MOS管數(shù)量等于或多于兩個時，便會出現(xiàn)Vref值低于閾值單元的導(dǎo)通電壓的情況，導(dǎo)致閾值單元無法導(dǎo)通。所以多于兩個P型MOS管數(shù)量的形式僅僅存在于不多見的Vref數(shù)值很高的情況，本發(fā)明實施例以分別在第一閾值單元及第二閾值單元串接一個P型MOS管PM2和PM3為例，如圖5。作為本發(fā)明的又一實施例，當(dāng)?shù)谝婚撝祮卧獌?nèi)串接多個P型MOS管時，各P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述P型MOS管的源極連接至第一分壓電阻Rl為所述第一閾值單元的輸入端，最后一個P型MOS管的漏極連接至糾錯差分放大器AMP正輸入端為所述第一閾值單元的輸出端，各P型MOS管的柵極均連接至最后一個P型MOS管的漏極；當(dāng)?shù)诙撝祮卧獌?nèi)串接多個P型MOS管時，各P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述P型MOS管的源極連接至糾錯差分放大器AMP正輸入端為所述第二閾值單元的輸入端，最后一個P型MOS管的漏極連接至第二分壓電阻R2為所述第二閾值單元的輸出端，各P型MOS管的柵極均連接至最后一個P型MOS管的漏極。上述采用多個P型MOS管源漏極串接，所有MOS管柵極連接至最后一個P型MOS管漏極的連接結(jié)構(gòu)，實際上是形成了一個超長溝道尺寸的MOS管，其閾值電壓仍然只有0.7伏，但是其電阻值得以增加，從而使得電流值變小，達到降低功耗的目的。并且，所述第一閾值單元的P型MOS管數(shù)量與第二閾值單元的P型MOS管數(shù)量相同，如圖6所示。當(dāng)所述閾值單元采用的單向?qū)ㄆ骷橹辽僖粋€N型MOS管時，其連接結(jié)構(gòu)如圖7所示。所述第一閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，各N型MOS管的柵極連接至其漏極，第一個所述N型MOS管的漏極連接至第一分壓電阻Rl為所述第一閾值單元的輸入端，最后一個N型MOS管的源極連接至糾錯差分放大器AMP正輸入端為所述第一閾值單元的輸出端；所述第二閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，各N型MOS管的柵極連接至其漏極，第一個所述N型MOS管的漏極連接至糾錯差分放大器AMP正輸入端為所述第二閾值單元的輸入端，最后一個N型MOS管的源極連接至第二分壓電阻R2為所述第二閾值單元的輸出端。所述第一閾值單元的N型MOS管數(shù)量與第二閾值單元的N型MOS管數(shù)量相同。由于典型的Vref值為1.2伏，很高的Vref數(shù)值是很不常見的，并且N型MOS管的閾值電壓典型的值為0.7伏，當(dāng)串接的N型MOS管數(shù)量等于或多于兩個時，便會出現(xiàn)Vref值低于閾值單元的導(dǎo)通電壓的情況，導(dǎo)致閾值單元無法導(dǎo)通。所以多于兩個N型MOS管數(shù)量的形式僅僅存在于不多見的Vref數(shù)值很高的情況，本發(fā)明實施例以分別在第一閾值單元及第二閾值單元串接一個N型MOS管匪I和匪2為例，如圖7。作為本發(fā)明的又一實施例，當(dāng)?shù)谝婚撝祮卧獌?nèi)串接多個N型MOS管時，各N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述N型MOS管的漏極連接至第一分壓電阻Rl為所述第一閾值單元的輸入端，最后一個N型MOS管的源極連接至糾錯差分放大器AMP正輸入端為所述第一閾值單元的輸出端，各N型MOS管的柵極均連接至第一個N型MOS管的漏極；當(dāng)?shù)诙撝祮卧獌?nèi)串接多個N型MOS管時，各N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述N型MOS管的漏極連接至糾錯差分放大器AMP正輸入端為所述第二閾值單元的輸入端，最后一個N型MOS管的源極連接至第二分壓電阻R2為所述第二閾值單元的輸出端，各N型MOS管的柵極均連接至第一個N型MOS管的漏極； 上述采用多個N型MOS管源漏極串接，所有MOS管柵極連接至第一個N型MOS管漏極的連接結(jié)構(gòu)，實際上是形成了一個超長溝道尺寸的MOS管，其閾值電壓仍然只有0.7伏，但是其電阻值得以增加，從而使得電流值變小，達到降低功耗的目的。并且，所述第一閾值單元的N型MOS管數(shù)量與第二閾值單元的N型MOS管數(shù)量相同，如圖8所示。圖9是本發(fā)明采用的低壓差穩(wěn)壓電源電路的輸入-輸出特性曲線圖，由該輸入-輸出特性曲線可看出，當(dāng)Vref值高于閾值單元的導(dǎo)通電壓使閾值單元導(dǎo)通時，本發(fā)明采用的低壓差穩(wěn)壓電源電路的輸入-輸入特性曲線完全相同于圖2中示出的現(xiàn)有低壓差穩(wěn)壓電源電路的輸入-輸出特性曲線，即在第一分壓電阻和第二分壓電阻支路分別串接第一閾值單元和第二閾值單元的結(jié)構(gòu)對低壓差穩(wěn)壓電源電路的性能不會產(chǎn)生任何的影響。根據(jù)單向?qū)ㄆ骷?如二極管或者三極管)的閾值特性，當(dāng)有外部恒定電流流過該閾值單元器件時，根據(jù)該外部恒定電流的大小，可使閾值單元器件進入亞閾值區(qū)、線性區(qū)和飽和區(qū)三種不同的工作區(qū)域。本申請所涉及的領(lǐng)域為超低功耗射頻識別標(biāo)簽芯片領(lǐng)域，電路中電流為小于IuA的數(shù)量級，在該數(shù)量級的電流環(huán)境下，閾值單元器件處于亞閾值區(qū)。以下分析重點闡述閾值單元器件在亞閾值區(qū)的阻抗等效性。以二極管為例，二極管的等效電阻為其P-N結(jié)兩端的電壓差除以流過P-N結(jié)的電流。本申請所用的二極管連接方式中，P-N結(jié)流過的電流為P-N結(jié)外部輸入的恒定電流，超低功耗的無源射頻識別標(biāo)簽芯片中一個支路的典型電流為ΙΟΟηΑ。當(dāng)外部電流流過P-N結(jié)的時候，其造成P-N結(jié)兩端的電壓差即為該P-N結(jié)的閾值導(dǎo)通電壓，典型值為0.7V，則該二極管的等效電阻為0.7V/100nA = 7兆歐姆。在0.18微米的邏輯工藝上，該7兆歐姆電阻值的二極管的尺寸可以為2微米見方，即4平方微米的面積。作為對比，如果用普通的多晶硅材料做的電阻，要達到7兆歐姆的電阻值，以其典型的10歐姆/方塊的方塊電阻值,必須有70萬個電阻方塊。如果取500納米作為電阻方塊的邊長尺寸，70萬個電阻方塊將占用700000*500納米*500納米=1.75X105平方微米，即阻值為7兆歐姆的二極管所占用的面積相對于阻值為7兆歐姆的電阻所占用的面積幾乎可以忽略不計。由此可以得出，在分別采用二極管和電阻實現(xiàn)相同的功能，消耗相同大小的功耗的前提下，用二極管所占用的電路面積將被大大縮小，從而降低了芯片整體的生產(chǎn)成本。以三極管為例，三極管的等效電阻為其源極漏極端的電壓差除以源極漏極之間形成的溝道中所流過的電流值。本申請中，三極管的柵極與漏極短接，即三極管采用的是二極管形式的連接方式，則三極管源極漏極之間形成的溝道中所流過的電流為外部輸入的恒定電流，超低功耗的無源射頻識別標(biāo)簽芯片中一個支路的典型電流為ΙΟΟηΑ。當(dāng)外部電流流過溝道時，由于其特殊的二極管形式的連接方式，源極與漏極之間的電壓差即為該MOS管的閾值導(dǎo)通電壓，典型值為0.7V。于是該MOS管的等效電阻即為0.7V/100nA = 7兆歐姆。在
0.18微米的邏輯工藝上，該7兆歐姆三極管的溝道尺寸可以為I微米X0.18微米，即0.18平方微米的面積。作為對比，如果用普通的多晶硅材料做的電阻，要達到7兆歐姆的電阻值，將占用1.75X105平方微米，即阻值為7兆歐姆的三極管所占用的面積相對于阻值為7兆歐姆的電阻所占用的面積幾乎可以忽略不計。由此可以得出，在分別采用三極管和電阻實現(xiàn)相同的功能，消耗相同大小的功耗的前提下，用三極管所占用的電路面積將被大大縮小，從而降低了芯片整體的生產(chǎn)成本。
權(quán)利要求
1.一種超低功耗的低壓差穩(wěn)壓電源電路，包括糾錯差分放大器、MOS管以及第一分壓電阻和第二分壓電阻，所述糾錯差分放大器負(fù)輸入端連接至帶隙基準(zhǔn)電壓，其正輸入端通過第二分壓電阻接地，其輸出端連接至MOS管柵極，所述MOS管源極與糾錯差分放大器電源輸入端分別連接至輸入電源，MOS管漏極通過第一分壓電阻連接至糾錯差分放大器正輸入端，其特征在于， 所述低壓差穩(wěn)壓電源電路還包括連接至糾錯差分放大器正輸入端與第一分壓電阻之間的第一閾值單兀，用于降低糾錯差分放大器正輸入端到電壓輸出端的電壓差； 及糾錯差分放大器正輸入端與第二分壓電阻之間的第二閾值單元，用于降低糾錯差分放大器正輸入端到地線端的電壓差。
2.根據(jù)權(quán)利要求1所述的超低功耗的低壓差穩(wěn)壓電源電路，其特征在于，所述第一閾值單元為至少一個二極管，所述至少一個二極管陰極端與相鄰二極管陽極端連接形成串聯(lián)結(jié)構(gòu)，第一個二極管陽極端連接至第一分壓電阻為所述第一閾值單元的輸入端，最后一個二極管陰極端連接至糾錯差分放大器正輸入端為所述第一閾值單元的輸出端； 所述第二閾值單元為至少一個二極管，所述至少一個二極管陰極端與相鄰二極管陽極端連接形成串聯(lián)結(jié)構(gòu)，第一個二極管陽極端連接至糾錯差分放大器正輸入端為所述第二閾值單元的輸入端，最后一個二極管陰極端連接至第二分壓電阻為所述第二閾值單元的輸出端; 且所述第一閾值單元的二極管數(shù)量與第二閾值單元的二極管數(shù)量相同。
3.根據(jù)權(quán)利要求1所述的超低功耗的低壓差穩(wěn)壓電源電路，其特征在于，所述第一閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，各P型MOS管的柵極連接至其漏極，第一個所述P型MOS管的源極連接至第一分壓電阻為所述第一閾值單元的輸入端，最后一個P型MOS管的漏極連接至糾錯差分放大器正輸入端為所述第一閾值單兀的輸出端； 所述第二閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，各P型MOS管的柵極連接至其漏極，第一個所述P型MOS管的源極連接至糾錯差分放大器正輸入端為所述第二閾值單元的輸入端，最后一個P型MOS管的漏極連接至第二分壓電阻為所述第二閾值單元的輸出端； 且所述第一閾值單元的P型MOS管數(shù)量與第二閾值單元的P型MOS管數(shù)量相同。
4.根據(jù)權(quán)利要求1所述的超低功耗的低壓差穩(wěn)壓電源電路，其特征在于，所述第一閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述P型MOS管的源極連接至第一分壓電阻為所述第一閾值單元的輸入端，最后一個P型MOS管的漏極連接至糾錯差分放大器正輸入端為所述第一閾值單元的輸出端，各P型MOS管的柵極均連接至最后一個P型MOS管的漏極； 所述第二閾值單元為至少一個P型MOS管，所述至少一個P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述P型MOS管的源極連接至糾錯差分放大器正輸入端為所述第二閾值單元的輸入端，最后一個P型MOS管的漏極連接至第二分壓電阻為所述第二閾值單元的輸出端，各P型MOS管的柵極均連接至最后一個P型MOS管的漏極； 且所述第一閾值單元的P型MOS管數(shù)量與第二閾值單元的P型MOS管數(shù)量相同。
5.根據(jù)權(quán)利要求1所述的超低功耗的低壓差穩(wěn)壓電源電路，其特征在于，所述第一閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，各N型MOS管的柵極連接至其漏極，第一個所述N型MOS管的漏極連接至第一分壓電阻為所述第一閾值單元的輸入端，最后一個N型MOS管的源極連接至糾錯差分放大器正輸入端為所述第一閾值單兀的輸出端； 所述第二閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，各N型MOS管的柵極連接至其漏極，第一個所述N型MOS管的漏極連接至糾錯差分放大器正輸入端為所述第二閾值單元的輸入端，最后一個N型MOS管的源極連接至第二分壓電阻為所述第二閾值單元的輸出端； 且所述第一閾值單元的N型MOS管數(shù)量與第二閾值單元的N型MOS管數(shù)量相同。
6.根據(jù)權(quán)利要求1所述的超低功耗的低壓差穩(wěn)壓電源電路，其特征在于，所述第一閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述N型MOS管的漏極連接至第一分壓電阻為所述第一閾值單元的輸入端，最后一個N型MOS管的源極連接至糾錯差分放大器正輸入端為所述第一閾值單元的輸出端，各N型MOS管的柵極均連接至第一個N型MOS管的漏極； 所述第二閾值單元為至少一個N型MOS管，所述至少一個N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯(lián)結(jié)構(gòu)，第一個所述N型MOS管的漏極連接至糾錯差分放大器正輸入端為所述第二閾值單元的輸入端，最后一個N型MOS管的源極連接至第二分壓電阻為所述第二閾值單元的輸出端，各N型MOS管的柵極均連接至第一個N型MOS管的漏極； 且所述第一閾值單元的N型M OS管數(shù)量與第二閾值單元的N型MOS管數(shù)量相同。
7.一種射頻識別標(biāo)簽，其特征在于，所述射頻識別標(biāo)簽包括如權(quán)利要求1-6中任一所述的低壓差穩(wěn)壓電源電路。
全文摘要
本發(fā)明所述一種超低功耗的低壓差穩(wěn)壓電源電路通過在第一分壓電阻和第二分壓電阻支路分別串接第一閾值單元和第二閾值單元，利用閾值單元內(nèi)單向?qū)ǖ亩O管或MOS管所固有的閾值特性，糾錯差分放大器正輸入端到電壓輸出端以及糾錯差分放大器正輸入端到地線端的電壓差分別被該閾值所承擔(dān)，則在與其串聯(lián)的電阻上所剩的電壓可以達到較小的數(shù)值，使得電阻上消耗的功耗得到了有效的降低。同時，在功耗相同的條件下，采用本發(fā)明所提出的在電阻支路上串接二極管或MOS管的結(jié)構(gòu)較之常規(guī)的單獨使用電阻的結(jié)構(gòu)，可大大縮小芯片的整體面積，從而達到降低成本的目的。
文檔編號G05F1/56GK103092245SQ20131000938
公開日2013年5月8日 申請日期2013年1月9日 優(yōu)先權(quán)日2013年1月9日
發(fā)明者吳邊, 徐偉, 韓富強, 漆射虎 申請人:卓捷創(chuàng)芯科技(深圳)有限公司