一種基于native NMOS晶體管的高電源抑制LDO穩(wěn)壓器的制造方法
【專利摘要】一種基于native?NMOS晶體管的高電源抑制LDO穩(wěn)壓器，屬于集成電路領(lǐng)域，本發(fā)明為解決LDO穩(wěn)壓器降落電壓和效率與高頻電源抑制之間的矛盾。本發(fā)明包括誤差放大器A1、電阻R1、電阻R2、濾波電阻RF、濾波電容CF、第一native?NMOS晶體管MNA1和第二native?NMOS晶體管MNA2；A1的同相輸入端連接參考電壓的輸出端，A1的反相輸入端連接反饋節(jié)點，電阻R1和電阻R2的公共節(jié)點作為反饋節(jié)點VF1；誤差放大器的輸出端連接MNA1的柵極；MNA1的漏極連接電源VDD，MNA1的源極連接電阻R1的一端；電阻R1的另一端連接電阻R2的一端；MNA2的源極為LDO穩(wěn)壓器輸出端VOUT。
【專利說明】—種基于native NMOS晶體管的高電源抑制LDO穩(wěn)壓器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于native NMOS晶體管的高電源抑制LDO穩(wěn)壓器，屬于集成電路領(lǐng)域。
【背景技術(shù)】
[0002]隨著半導(dǎo)體加工技術(shù)的日益發(fā)展，集成電路的規(guī)模和集成度不斷提高，包括模擬、數(shù)字和射頻等多個電路模塊的片上系統(tǒng)(SOC)得到了廣泛的應(yīng)用，并且向著日益低成本、高集成度、小型化和手持式的方向發(fā)展。但是，這些SOC的性能也容易受到高頻數(shù)字開關(guān)、射頻模塊等噪聲的干擾，降低了電路的信噪比而影響系統(tǒng)的性能。為了降低環(huán)境中高頻噪聲對SOC性能的影響，在系統(tǒng)中應(yīng)用LDO穩(wěn)壓器已經(jīng)成為了一種主流趨勢。
[0003]傳統(tǒng)LDO穩(wěn)壓器結(jié)構(gòu)如圖1所示，其片內(nèi)電路結(jié)構(gòu)由誤差放大器Ap PMOS晶體管MP、補償電容C1和反饋電阻Rp R2組成，片外電容C2和負(fù)載電阻&分別為該LDO穩(wěn)壓器應(yīng)用電路的等效負(fù)載電容和等效負(fù)載電阻。其中誤差放大器A1將參考電壓Vkef與反饋節(jié)點Vf的電壓差進行放大，誤差放大器A1輸出\—kl用來驅(qū)動PMOS晶體管Mp的柵極。該LDO穩(wěn)壓器的輸出電壓Vqut可以表不為
【權(quán)利要求】
1.一種基于native NMOS晶體管的高電源抑制LDO穩(wěn)壓器，其特征在于，它包括誤差放大器A1、電阻R1、電阻R2、濾波電阻Rf、濾波電容Cf、第一 native NMOS晶體管Mnai和第二native NMOS 晶體管 Mna2 ； 誤差放大器A1的同相輸入端連接參考電壓Vkef的輸出端，誤差放大器A1的反相輸入端連接反饋節(jié)點Vfi，電阻R1和電阻R2的公共節(jié)點作為反饋節(jié)點Vfi ； 誤差放大器A1的輸出端Vo—A1連接第一 native NMOS晶體管Mnai的柵極；第一 nativeNMOS晶體管Mnai的漏極連接電源VDD，第一 native NMOS晶體管Mnai的源極連接電阻R1的一端；電阻R1的另一端連接電阻R2的一端，電阻R2的另一端連接GND ； 誤差放大器A1的輸出端\—kl還連接濾波電阻Rf的一端，濾波電阻Rf的另一端連接濾波電容Cf的一端，濾波電容Cf的另一端連接GND ;濾波電阻Rf和濾波電容Cf的公共端Vf連接第二 native NMOS晶體管Mna2的柵極,第二 native NMOS晶體管Mna2的漏極連接電源Vdd ；第二 native NMOS晶體管Mna2的源極為LDO穩(wěn)壓器輸出端VoUT。
【文檔編號】G05F1/56GK103455076SQ201310414627
【公開日】2013年12月18日 申請日期:2013年9月12日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】李景虎, 張遠(yuǎn)燚, 劉德佳 申請人:福建一丁芯光通信科技有限公司